JP2733282B2 - Semiconductor device and wire bonding method thereof, and wire bonding device and manufacturing method of the semiconductor device - Google Patents

Semiconductor device and wire bonding method thereof, and wire bonding device and manufacturing method of the semiconductor device

Info

Publication number
JP2733282B2
JP2733282B2 JP1037669A JP3766989A JP2733282B2 JP 2733282 B2 JP2733282 B2 JP 2733282B2 JP 1037669 A JP1037669 A JP 1037669A JP 3766989 A JP3766989 A JP 3766989A JP 2733282 B2 JP2733282 B2 JP 2733282B2
Authority
JP
Japan
Prior art keywords
wire
semiconductor chip
bonding
wires
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1037669A
Other languages
Japanese (ja)
Other versions
JPH02216840A (en
Inventor
進 沖川
利宣 平島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1037669A priority Critical patent/JP2733282B2/en
Publication of JPH02216840A publication Critical patent/JPH02216840A/en
Application granted granted Critical
Publication of JP2733282B2 publication Critical patent/JP2733282B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0613Square or rectangular array
    • H01L2224/06133Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0615Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554Coating
    • H01L2224/45565Single coating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554Coating
    • H01L2224/45599Material
    • H01L2224/4569Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4943Connecting portions the connecting portions being staggered
    • H01L2224/49431Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4943Connecting portions the connecting portions being staggered
    • H01L2224/49433Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/786Means for supplying the connector to be connected in the bonding apparatus
    • H01L2224/78621Holding means, e.g. wire clampers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7865Means for transporting the components to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009Pre-treatment of the connector or the bonding area
    • H01L2224/8503Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85053Bonding environment
    • H01L2224/85054Composition of the atmosphere
    • H01L2224/85075Composition of the atmosphere being inert
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518Translational movements
    • H01L2224/85181Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92142Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/1016Shape being a cuboid
    • H01L2924/10161Shape being a cuboid with a rectangular active surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

PURPOSE:To efficiently prevent short-circuit between wires, etc., and to improve bonding efficiency by forming a wire, which is straddling a lead arranged above a semiconductor chip in a resin-sealed semiconductor device, of a covered wire. CONSTITUTION:In a lead-on chip type semiconductor device 1, a pair of inner leads 4A and 4B, which extend along the center in the longitudinal direction of a semiconductor chip 2, are inner leads for Vcc and Vss, and the inner leads 4A and 4B, the inner leads 4 (external electrodes), being arranged on both sides of this inner lead 4, and the bonding pads 4 are connected respectively by wires. Among these wires, wires which are straddling the inner lead 4A for Vcc and the inner lead 4B for Vss are made of covered wires 6 that the metallic wires such as Au, Cu, Al, etc., are covered with insulating films. And by these wires 6, short circuits between the inner lead 4A for Vcc or the inner lead 4b for Vss and the wires straddling them are prevented surely.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置およびそのワイヤボンディング
技術ならびに半導体装置の製造技術に関し、特に、半導
体チップとインナーリードとが絶縁膜で被覆されたワイ
ヤによって結線される半導体装置の各技術に適用して有
効な技術に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, a wire bonding technology thereof, and a semiconductor device manufacturing technology, and more particularly, to a semiconductor device in which a semiconductor chip and inner leads are covered with an insulating film. The present invention relates to a technology effective when applied to each technology of a semiconductor device to be connected.

〔従来の技術〕[Conventional technology]

たとえば、半導体装置として、半導体チップとインナ
ーリード間のワイヤの短絡を防止するために、該ワイヤ
が絶縁性の被覆膜で被覆された被覆ワイヤによって形成
されているものがある(たとえば、特開昭53−96669
号、特開昭61−3420号、実開昭58−155852号、実開昭60
−66029号公報記載)。
For example, as a semiconductor device, in order to prevent a short circuit of a wire between a semiconductor chip and an inner lead, there is a device in which the wire is formed by a covered wire covered with an insulating covering film (see, for example, Japanese Unexamined Patent Application, First Publication No. H11-163873). Showa 53-96669
No., JP-A-61-3420, JP-A-58-155852, JP-A-60
-66029).

また、本出願人は、互いに交差し合うワイヤなどが被
覆ワイヤによって形成されている半導体装置やその製造
技術などを提案している(特願昭63−69436号、特願昭6
3−190163号、特願昭63−265526号明細書記載)。
In addition, the present applicant has proposed a semiconductor device in which wires crossing each other are formed by a covering wire and a manufacturing technique thereof (Japanese Patent Application Nos. 63-69436 and 6
3-190163, Japanese Patent Application No. 63-265526).

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかしながら、前記した半導体装置技術においては、
下記のような解決すべき課題の残存していることが本発
明者によって明らかにされた。
However, in the semiconductor device technology described above,
The present inventors have clarified that the following problems to be solved remain.

すなわち、被覆ワイヤのボンディング技術において
は、通常の裸ワイヤのボンディング技術と異なり、ボン
ディングツールから導出される被覆ワイヤの被覆膜の一
部を加熱などによって破壊・除去する工程が必要とさ
れ、あるいは被覆ワイヤの滑りの悪さからその繰り出し
速度が遅く、このため、ワイヤの全てを被覆ワイヤで形
成すると、ボンディング効率が低下する。
That is, in the covering wire bonding technique, unlike the ordinary bare wire bonding technique, a step of breaking / removing a part of the covering film of the covering wire derived from the bonding tool by heating or the like is required, or The unwinding speed of the coated wire is low due to poor slippage of the coated wire. Therefore, if all the wires are formed of the coated wire, the bonding efficiency is reduced.

したがって、ボンディング効率の向上を図るために
は、短絡のおそれの多いワイヤのみに被覆ワイヤを用い
るべきであることが本発明者によって明らかにされた。
Therefore, it has been clarified by the present inventor that in order to improve the bonding efficiency, the coated wire should be used only for the wire that is likely to cause a short circuit.

ところで、たとえば、このような短絡のおそれは、短
距離のワイヤに比べ、長距離のワイヤのほうがその変形
量の大きさからして生じやすいが、このような長距離の
ワイヤとしては、一のワイヤが他のワイヤの上方に位置
するが故にその他のワイヤより長距離に形成される場合
が考えられる。
By the way, for example, the risk of such a short-circuit is more likely to occur in a long-distance wire than in a short-distance wire because of the magnitude of the deformation amount. It is conceivable that the wire is formed at a longer distance than the other wires because it is located above the other wires.

すなわち、たとえば、一のワイヤが他のワイヤ上を跨
ぐようにしてボンディングされることにより、その一の
ワイヤが長距離に形成されるような場合である。
That is, for example, there is a case where one wire is formed over a long distance by bonding one wire over another wire.

この場合に、長距離のワイヤを被覆ワイヤとしてその
長距離の被覆ワイヤのボンディング工程後に短距離の裸
ワイヤのボンディング工程が行われるようにすると、長
距離の被覆ワイヤが短距離の裸ワイヤのボンディング時
の障害となってワイヤボンディングが困難となる。
In this case, if the long-distance wire is used as the covering wire and the short-distance bare wire bonding step is performed after the long-distance covering wire bonding step, the long-distance covered wire can be bonded to the short-distance bare wire. It becomes an obstacle at the time and wire bonding becomes difficult.

したがって、ワイヤの一部に被覆ワイヤが用いられた
半導体装置のワイヤボンディング技術においては、前記
した点を考慮する必要性があることが本発明者によって
明らかにされた。
Therefore, it has been clarified by the present inventors that it is necessary to consider the above points in a wire bonding technique of a semiconductor device in which a covered wire is used as a part of the wire.

本発明の目的は、被覆ワイヤを用いたボンディング技
術において、ワイヤ間などの短絡を効率良く防止するこ
とができ、またボンディング効率の向上を図ることがで
きる半導体装置およびそのワイヤボンディング技術並び
に半導体装置の製造技術を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device capable of efficiently preventing a short circuit between wires and the like in a bonding technique using a covered wire and improving the bonding efficiency, a wire bonding technique for the semiconductor device, and a semiconductor device. It is to provide a manufacturing technology.

本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
The above and other objects and novel features of the present invention are as follows.
It will be apparent from the description of this specification and the accompanying drawings.

〔課題を解決するための手段〕[Means for solving the problem]

本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、概ね次のとおりである。
The outline of a typical invention among the inventions disclosed in the present application will be briefly described as follows.

第1に、半導体チップ上に形成された電極とこの電極
に対応した外部電極とを夫々結線する複数のワイヤのう
ち、一部のワイヤが絶縁性の被覆膜で被覆された被覆ワ
イヤによって形成されている樹脂封止形の半導体装置で
あって、前記半導体チップの上側に配置されたリード上
を跨いでいる前記ワイヤが前記被覆ワイヤによって形成
されている構造の半導体装置である。
First, among a plurality of wires connecting an electrode formed on a semiconductor chip and an external electrode corresponding to the electrode, a part of the wires is formed by a covered wire covered with an insulating covering film. The semiconductor device is a resin-encapsulated semiconductor device having a structure in which the wire extending over a lead disposed above the semiconductor chip is formed by the covering wire.

第2に、半導体チップ上に形成される電極が少なくと
も該半導体チップの一側縁に沿って千鳥状に交互に2列
配置され、この半導体チップの内側の列および外側の列
の電極と、この電極に夫々対応して前記半導体チップの
一側縁に沿ってその外側に配置された外部電極とがワイ
ヤによって夫々結線されている半導体装置であって、前
記内側の列の電極と前記外部電極とを結線するワイヤが
絶縁性の被覆膜で被覆された被覆ワイヤによって形成さ
れ、前記外側の列の電極と前記外部電極とを結線するワ
イヤが絶縁性の被覆膜で被覆されていない裸ワイヤによ
って形成されている構造の半導体装置である。
Second, electrodes formed on the semiconductor chip are alternately arranged in two rows in a staggered manner along at least one side edge of the semiconductor chip, and electrodes in an inner row and an outer row of the semiconductor chip, An external electrode disposed outside the semiconductor chip along one side edge thereof corresponding to each of the electrodes, wherein the external electrodes are connected by wires, and the electrodes in the inner row, the external electrodes, Is formed by a coated wire coated with an insulating coating film, and a wire connecting the outer row of electrodes and the external electrodes is not coated with an insulating coating film. This is a semiconductor device having a structure formed by:

第3に、半導体チップ上に形成される電極が少なくと
も該半導体チップの一側縁に沿って配置され、この半導
体チップの電極に夫々対応して前記半導体チップの一側
縁に沿ってその外側に配置された外部電極の先端が前記
半導体チップの一側縁に沿ってその外側に千鳥状に交互
に配置され、前記半導体チップの電極と前記外部電極の
先端とがワイヤによって結線されている半導体装置であ
って、前記ワイヤのうち、長距離のワイヤが絶縁性の被
覆膜で被覆された被覆ワイヤによって形成され、短距離
のワイヤが絶縁性の被覆膜で被覆されていない裸ワイヤ
によって形成されている構造の半導体装置である。
Third, the electrodes formed on the semiconductor chip are arranged at least along one side edge of the semiconductor chip, and correspond to the electrodes of the semiconductor chip, and are arranged on the outside along the one side edge of the semiconductor chip. A semiconductor device in which the tips of the arranged external electrodes are alternately arranged outside the semiconductor chip along one side edge in a staggered manner, and the electrodes of the semiconductor chip and the tips of the external electrodes are connected by wires. Wherein the long-distance wire is formed by a coated wire coated with an insulating coating film, and the short-distance wire is formed by a bare wire not coated with an insulating coating film. The semiconductor device has a structure as described above.

第4に、単一の樹脂封止体内に封止されている第1半
導体チップおよび第2半導体チップを備えた樹脂封止形
の半導体装置であって、前記第1半導体チップの電極お
よび第2半導体チップの電極が互いに対向的に複数配置
され、互いに近接するワイヤの一方が絶縁性の被覆膜で
被覆された被覆ワイヤによって形成され、他方が絶縁性
の被覆膜で被覆されていない裸ワイヤによって形成され
ている構造の半導体装置である。
Fourth, a resin-encapsulated semiconductor device including a first semiconductor chip and a second semiconductor chip sealed in a single resin-encapsulated body, wherein the first semiconductor chip has an electrode and a second semiconductor chip. A plurality of electrodes of a semiconductor chip are arranged to face each other, one of the wires adjacent to each other is formed by a covered wire covered with an insulating coating film, and the other is a bare wire not covered with an insulating coating film. This is a semiconductor device having a structure formed by wires.

第5に、タブに搭載された半導体チップ上に形成され
た電極とこの電極に対応した外部電極とを結線する複数
のワイヤのうち、一部のワイヤが絶縁性の被覆膜で被覆
された被覆ワイヤによって形成されている樹脂封止形の
半導体装置であって、タブ吊りリード上を跨ぐ前記ワイ
ヤが前記被覆ワイヤによって形成されている構造の半導
体装置である。
Fifth, of the plurality of wires connecting the electrodes formed on the semiconductor chip mounted on the tab and the external electrodes corresponding to the electrodes, some of the wires were covered with an insulating coating film. A resin-sealed semiconductor device formed by a covering wire, wherein the wire straddling a tab suspension lead is formed by the covering wire.

第6に、半導体チップの電極とこの電極に対応した外
部電極とを結線する複数のワイヤのうち、一部のワイヤ
が絶縁性の被覆膜で被覆された被覆ワイヤによって形成
されている樹脂封止形の半導体装置であって、前記半導
体チップ上の一辺側に配置された電極と、前記半導体チ
ップ上の一辺側に隣接する他辺側に配置された外部電極
とを結線するワイヤが前記被覆ワイヤによって形成され
ている構造の半導体装置である。
Sixth, among a plurality of wires connecting the electrodes of the semiconductor chip and the external electrodes corresponding to the electrodes, a resin seal formed by a covered wire in which some of the wires are covered with an insulating covering film. A stationary type semiconductor device, wherein a wire connecting an electrode disposed on one side of the semiconductor chip and an external electrode disposed on another side adjacent to one side of the semiconductor chip is covered with the coating. This is a semiconductor device having a structure formed by wires.

第7に、半導体チップ上に形成された電極とこの電極
に対応した電極とを結線するワイヤが絶縁性の被覆膜で
被覆された被覆ワイヤと絶縁性の被覆膜で被覆されてい
ない裸ワイヤとによって形成される半導体装置のワイヤ
ボンディング方法ないしワイヤボンディング装置であっ
て、前記裸ワイヤのボンディング工程後に、前記被覆ワ
イヤのボンディング工程を行うワイヤボンディング方法
ないしワイヤボンディング装置である。
Seventh, the wire connecting the electrode formed on the semiconductor chip and the electrode corresponding to this electrode is covered with an insulative coating film and uncoated with an insulative coating film. A wire bonding method or a wire bonding apparatus for a semiconductor device formed by using a wire, wherein the bonding step of the covering wire is performed after the bonding step of the bare wire.

第8に、半導体チップに形成された電極とこの電極に
対応した外部電極とを結線するワイヤが絶縁性の被覆膜
で被覆された被覆ワイヤと絶縁性の被覆膜で被覆されて
いない裸ワイヤとによって形成される半導体装置の製造
方法であって、前記裸ワイヤのボンディング工程後に、
前記被覆ワイヤのボンディング工程を行い、次いで、前
記半導体チップと前記電極と前記外部電極と前記ワイヤ
とを樹脂封止して半導体装置を製造する半導体装置の製
造方法である。
Eighth, a wire connecting the electrode formed on the semiconductor chip and an external electrode corresponding to this electrode is covered with an insulating coating film and bare and not covered with an insulating coating film. A method of manufacturing a semiconductor device formed by a wire, after the bonding step of the bare wire,
A method of manufacturing a semiconductor device, comprising performing a bonding step of the covered wire, and then sealing the semiconductor chip, the electrode, the external electrode, and the wire with a resin to manufacture a semiconductor device.

〔作用〕[Action]

前記した第1の手段によれば、複数のワイヤのうち、
一部のワイヤが絶縁性の被覆膜で被覆された被覆ワイヤ
によって形成され、その被覆ワイヤが半導体チップの上
側に配置されたリード上を跨いでいるワイヤ、すなわち
そのリード上を跨いでいるが故に、通常、他のワイヤよ
り上方に位置され長距離で変形量が大きくされるワイヤ
が被覆ワイヤとされているので、その短絡のおそれの多
い個所の短絡を確実に防止することができる。
According to the first means, among the plurality of wires,
A part of the wire is formed by a covered wire covered with an insulating covering film, and the covered wire straddles a lead disposed above the semiconductor chip, i.e., straddles the lead. Therefore, since the wire which is located above the other wires and whose deformation amount is increased over a long distance is usually used as the covering wire, it is possible to surely prevent the short-circuit at a place where the short-circuit is likely to occur.

第2の手段によれば、半導体チップ上にその一側縁に
沿って千鳥状に交互に2列配置された電極と、その外部
電極とがワイヤによって夫々結線され、前記ワイヤのう
ち、前記内側の列の電極と前記外部電極間のワイヤ、す
なわち前記内側の列の電極に結線されるが故に、通常、
長距離で変形量が大きくされるワイヤが被覆ワイヤとさ
れているので、千鳥状の電極配列におけるワイヤ間など
の短絡を確実に防止することができるとともに、その千
鳥状の電極配列と短絡の防止とにより電極間の狭小化を
図ることができる。
According to the second means, electrodes arranged alternately in two rows in a zigzag pattern on the semiconductor chip along one side edge thereof and the external electrodes are connected by wires, respectively. Because the wires between the electrodes of the row and the external electrodes are connected to the electrodes of the inner row,
Since the wire whose deformation is increased over a long distance is a covered wire, it is possible to reliably prevent a short circuit between the wires in the staggered electrode arrangement, and to prevent the staggered electrode arrangement and the short circuit. Thus, the distance between the electrodes can be reduced.

第3の手段によれば、半導体チップ上にその一側縁に
沿って配置された電極と、この半導体チップの一側縁に
沿ってその外側に千鳥状に交互に配置された外部電極の
先端とがワイヤによって結線され、前記ワイヤのうち、
前記ワイヤのうち、長距離のワイヤが絶縁性の被覆膜で
被覆された被覆ワイヤによって形成されているので、千
鳥状の外部電極配列におけるワイヤ間などの短絡を確実
に防止することができるとともに、その千鳥状の外部電
極配列と短絡の防止とにより外部電極間の狭小化を図る
ことができる。
According to the third means, the electrodes arranged on the semiconductor chip along one side edge thereof and the tips of the external electrodes alternately arranged in a staggered shape outside the semiconductor chip along one side edge thereof Are connected by a wire, and among the wires,
Among the wires, the long-distance wire is formed by the coated wire coated with the insulating coating film, so that a short circuit between the wires in the staggered external electrode array can be reliably prevented. In addition, the staggered arrangement of the external electrodes and the prevention of short-circuit can reduce the distance between the external electrodes.

第4の手段によれば、前記第1半導体チップ上の一側
縁に沿って配置された第1電極と、この第1電極に所定
の間隔をおいて対向して前記第2半導体チップ上の一側
縁に沿って配置された第2電極とが結線され、互いに近
接するワイヤの一方が被覆ワイヤに、他方が裸ワイヤに
よって形成されていることにより、インナーリードなど
の外部電極相互間やこの外部電極に接続される前記半導
体チップの電極相互間の間隔に比べ、通常、間隔が狭小
とされる第1電極および第2電極に結線されるが故に、
短絡のおそれの多い前記ワイヤ間などの短絡を確実に防
止することができる。
According to the fourth means, the first electrode arranged along one side edge on the first semiconductor chip is opposed to the first electrode at a predetermined interval on the second semiconductor chip. The second electrode disposed along one side edge is connected, and one of the wires adjacent to each other is formed by the covering wire, and the other is formed by the bare wire. Compared to the distance between the electrodes of the semiconductor chip connected to the external electrodes, since the connection is usually made to the first electrode and the second electrode whose distance is narrowed,
It is possible to reliably prevent a short circuit between the wires or the like, which is likely to cause a short circuit.

第5の手段によれば、半導体チップ上の電極とこの電
極に対応した外部電極とを結線する複数のワイヤのう
ち、一部のワイヤが被覆ワイヤによって形成され、その
被覆ワイヤがタブ吊りリード上を跨ぐワイヤ、すなわち
そのタブ吊りリード上を跨いでいるが故に、通常、他の
ワイヤより長距離で変形量が大きくされるワイヤが被覆
ワイヤとされているので、その短絡のおそれの多い個所
の短絡を確実に防止することができる。
According to the fifth means, of the plurality of wires connecting the electrodes on the semiconductor chip and the external electrodes corresponding to the electrodes, some of the wires are formed by the covering wires, and the covering wires are formed on the tab suspension leads. Since the wire that straddles the wire, that is, straddles the tab suspension lead, the wire whose deformation is larger over a longer distance than the other wires is usually used as the covering wire. Short circuits can be reliably prevented.

前記した第6の手段によれば、半導体チップ上の電極
とこの電極に対応した外部電極とを結線する複数のワイ
ヤのうち、一部のワイヤが被覆ワイヤによって形成さ
れ、その被覆ワイヤが半導体チップ上の一辺側に配置さ
れた電極と、前記半導体チップの他辺側の外側に配置さ
れた電極とを結線するワイヤ、すなわち半導体チップの
一辺側と他辺側の外側とわたるが故に、通常、他のワイ
ヤより長距離で変形量が大きくされるワイヤが被覆ワイ
ヤとされているので、その短絡のおそれの多い個所の短
絡を確実に防止することができる。
According to the above-described sixth means, of the plurality of wires connecting the electrodes on the semiconductor chip and the external electrodes corresponding to the electrodes, some of the wires are formed by covered wires, and the covered wires are An electrode arranged on one side of the upper side and a wire connecting the electrode arranged on the outside of the other side of the semiconductor chip, that is, because the wire extends between the one side and the outside of the other side of the semiconductor chip, usually, Since the wire whose deformation is increased over a longer distance than the other wires is the covered wire, it is possible to reliably prevent a short circuit at a location where the short circuit is likely to occur.

また、前記した第1〜第6の各手段によれば、その各
手段におけるワイヤが被覆ワイヤと裸ワイヤとによって
形成されているので、その裸ワイヤのボンディング工程
において、被覆膜の破壊・除去工程が不要とされ、その
繰り出し速度も被覆ワイヤに比べ速いため、ボンディン
グ作業性やボンディング効率の向上を図ることができ
る。
Further, according to the first to sixth means, since the wire in each means is formed by the covering wire and the bare wire, the coating film is broken / removed in the bare wire bonding step. Since a process is not required and the feeding speed is higher than that of the coated wire, it is possible to improve bonding workability and bonding efficiency.

第7と第8との手段によれば、裸ワイヤのボンディン
グ工程後に、前記被覆ワイヤのボンディング工程が行わ
れることにより、たとえば、下方のワイヤを裸ワイヤ、
その上方のワイヤを被覆ワイヤとしてボンディングする
場合に、その下方の裸ワイヤのボンディング工程時にお
いて被覆ワイヤが障害となることがないので、下方のワ
イヤを裸ワイヤ、その上方のワイヤを被覆ワイヤとした
効率的な短絡の防止を図ることができる。
According to the seventh and eighth means, the bonding step of the covering wire is performed after the bonding step of the bare wire, so that, for example, the lower wire is
When bonding the upper wire as a covered wire, the covered wire does not hinder the bonding process of the lower bare wire, so the lower wire is a bare wire and the upper wire is a covered wire. An efficient short circuit can be prevented.

第9の手段によれば、裸ワイヤのボンディング工程後
に、前記被覆ワイヤのボンディング工程が行われ、次い
で、樹脂封止工程が行われることにより、たとえば、下
方のワイヤを裸ワイヤ、その上方のワイヤを被覆ワイヤ
としてボンディングする場合に、その下方の裸ワイヤの
ボンディング工程時において被覆ワイヤが障害となるこ
とがないので、下方のワイヤを裸ワイヤ、その上方のワ
イヤを被覆ワイヤとして効率的な短絡の防止を図った半
導体装置を製造することができる。
According to the ninth means, after the bonding step of the bare wire, the bonding step of the covering wire is performed, and then the resin sealing step is performed. When bonding as a covered wire, the covered wire does not become an obstacle during the bonding step of the bare wire below, so that the lower wire is used as a bare wire and the wire above is used as a A semiconductor device in which prevention is achieved can be manufactured.

〔実施例1〕 第1図は本発明の一実施例である半導体装置を一部切
欠して示す斜視図、第2図のその半導体装置に用いられ
るリードフレームを示す平面図、第3図は本発明の一実
施例であるワイヤボンディング装置の説明図、第4図は
そのワイヤボンディング装置の第2ボンディング機構を
示す概略図、第5図は本実施例のインナーリードの表面
状態を示す拡大部分斜視図、第6図は半導体装置の構造
を示す断面説明図、第7図は被覆ワイヤの構造を示す断
面斜視図、第8図は磨耗試験の説明図、第9図はワイヤ
供給系統を示す斜視図、第10図は実施例のエアバックテ
ンショナの要部を示す拡大斜視図、第11図はそのエアバ
ックテンショナの正面図、第12図はボンディングツール
近傍の各機構の配置状態を示す説明図、第13図はボンデ
ィングツールに対する超音波エネルギーの印加状態を示
す説明図である。
Embodiment 1 FIG. 1 is a perspective view showing a semiconductor device according to an embodiment of the present invention with a part cut away, FIG. 2 is a plan view showing a lead frame used in the semiconductor device, and FIG. FIG. 4 is an explanatory view of a wire bonding apparatus according to an embodiment of the present invention, FIG. 4 is a schematic view showing a second bonding mechanism of the wire bonding apparatus, and FIG. 5 is an enlarged portion showing a surface state of an inner lead of the embodiment. FIG. 6 is a sectional explanatory view showing the structure of the semiconductor device, FIG. 7 is a sectional perspective view showing the structure of the covering wire, FIG. 8 is an explanatory view of a wear test, and FIG. 9 shows a wire supply system. FIG. 10 is a perspective view, FIG. 10 is an enlarged perspective view showing a main part of the airbag tensioner of the embodiment, FIG. 11 is a front view of the airbag tensioner, and FIG. 12 is an explanation showing an arrangement state of each mechanism near the bonding tool. Figure 13 shows the bonding tool It is an explanatory view showing a state of application of ultrasonic energy to Le.

第1図に示すように、本実施例の半導体装置は、いわ
ゆるリード オン チップ(Lead on Chip)形の半導体
装置1とされ、半導体チップ2の上面には、ポリミイド
フィルムなどからなる一対の絶縁体3が熱硬化性のエポ
キシ系の接合材などによって張り合わされている。
As shown in FIG. 1, the semiconductor device of the present embodiment is a so-called Lead-on-Chip (Lead-on-Chip) type semiconductor device 1. On the upper surface of the semiconductor chip 2, a pair of polyimide films or the like is provided. The insulator 3 is bonded with a thermosetting epoxy-based bonding material or the like.

また、一対の絶縁体3上には、インナーリード4,4A,4
Bが熱硬化性のエポキシ系の接合剤などによって接合さ
れて配置されている。
Also, on the pair of insulators 3, the inner leads 4, 4A, 4
B is arranged by being joined by a thermosetting epoxy-based joining agent or the like.

前記一対の絶縁体3間および絶縁体3の長手方向の両
端側における半導体チップ2の上面には、ボンディング
パッド5(電極)が配置されている。
Bonding pads 5 (electrodes) are arranged between the pair of insulators 3 and on the upper surface of the semiconductor chip 2 at both ends in the longitudinal direction of the insulators 3.

前記半導体チップ2の長手方向の中央に沿って延在す
る一対のインナーリード4A,4Bは、Vcc用とVss用のイン
ナーリードとされ、インナーリード4A,4Bおよびこのイ
ンナーリード4A,4Bの両側に配置されているインナーリ
ード4(外部電極)とボンディングパッド5とが夫々ワ
イヤによって結線されている。
A pair of inner leads 4A and 4B extending along the center in the longitudinal direction of the semiconductor chip 2 are Vcc and Vss inner leads, and are provided on the inner leads 4A and 4B and on both sides of the inner leads 4A and 4B. The disposed inner leads 4 (external electrodes) and the bonding pads 5 are respectively connected by wires.

前記ワイヤのうち、Vcc用のインナーリード4AおよびV
ss用のインナーリード4B上を跨いているワイヤは、たと
えば金(Au),銅(Cu),アルミニウム(Al)などから
なる金属線に絶縁膜が被覆された被覆ワイヤ6で形成さ
れていて、この被覆ワイヤ6により、ワイヤ流れなどに
よるVcc用のインナーリード4AないしVss用のインナーリ
ード4Bとこれらを跨ぐワイヤとの短絡が確実に防止され
ている。
Of the wires, inner leads 4A and V for Vcc
The wire extending over the inner lead 4B for ss is formed of a coated wire 6 in which an insulating film is coated on a metal wire made of, for example, gold (Au), copper (Cu), aluminum (Al), and the like. The covering wire 6 reliably prevents a short circuit between the inner lead 4A for Vcc or the inner lead 4B for Vss and a wire straddling the inner lead 4A for Vcc or the inner lead 4B for Vss due to a wire flow or the like.

Vcc用のインナーリード4AないしVss用のインナーリー
ド4Bを跨いでいる被覆ワイヤ6以外のワイヤは、前記と
同様な金属線のみからなる裸ワイヤ7で形成されてい
る。
The wires other than the covering wire 6 straddling the inner lead 4A for Vcc and the inner lead 4B for Vss are formed of bare wires 7 made of only the same metal wires as described above.

この場合に、被覆ワイヤ6は、インナーリード4A,4B
上を跨いでいるため、裸ワイヤ7より上方に位置され、
また裸ワイヤ7に比べ、長距離に形成されている。
In this case, the covering wire 6 is connected to the inner leads 4A, 4B
Because it straddles above, it is located above the bare wire 7,
In addition, it is formed longer than the bare wire 7.

このように、本実施例の半導体装置1のワイヤは、被
覆ワイヤ6と裸ワイヤ7とによって形成されている。
As described above, the wires of the semiconductor device 1 of the present embodiment are formed by the covering wires 6 and the bare wires 7.

これは、後述するように、被覆ワイヤ6のボンディン
グに際しては、ボンディングツールから導出される被覆
ワイヤ6の被覆膜の一部を加熱などによって破壊・除去
する工程が必要とされ、あるいは被覆ワイヤ6の滑りの
悪さからその繰り出し速度が遅く、このため、ワイヤの
全てを被覆ワイヤ6で形成すると、ボンディングの作業
性やボンディング効率が低下するので、これを防止する
ためである。
This requires a step of breaking or removing a part of the coating film of the coating wire 6 derived from the bonding tool by heating or the like, as described later, when bonding the coating wire 6. This is to prevent the workability and bonding efficiency of the wire from being reduced if the entire wire is formed of the coated wire 6 because of the poor slip of the wire.

また、本実施例においては、インナーリード4A,4B上
を跨いでいるワイヤが被覆ワイヤ6とされている。
In this embodiment, a wire straddling the inner leads 4A and 4B is the covering wire 6.

これは、インナーリード4A,4B上を跨いでいるワイヤ
は、そのインナーリード4A,4B上を跨いでいるが故に、
他のワイヤより上方に位置され長距離に形成されるの
で、他のワイヤより変形量が大きく変形し易く、このた
め、ワイヤ流れなどによる短絡のおそれが多いためであ
る。
This is because the wire straddling the inner leads 4A, 4B straddles the inner leads 4A, 4B,
This is because the wire is located above the other wire and is formed at a long distance, so that the wire is more easily deformed than the other wire, and therefore, there is a high possibility of a short circuit due to a wire flow or the like.

すなわち、本実施例における半導体装置1は、そのよ
うな短絡のおそれの多いワイヤにのみ被覆ワイヤ6を用
いることにより、前記したボンディングの作業性やボン
ディング効率の低下の防止を図りつつ、ワイヤに伴う短
絡の防止が効率的に図られ、またワイヤのコストの低減
化が図られている。
That is, in the semiconductor device 1 according to the present embodiment, by using the covering wire 6 only for the wire that is likely to be short-circuited, it is possible to prevent the above-described reduction in the workability and the bonding efficiency of the bonding and to reduce the accompanying wire. Prevention of short circuit is efficiently achieved, and reduction of wire cost is achieved.

このように構成された半導体チップ2,そのボンディン
グパッド5,被覆ワイヤ6,裸ワイヤ7,インナーリード4,4
A,4Bは、トランスファモールドにより樹脂封止されてパ
ッケージ本体8が形成され、このパッケージ本体8の外
周面からインナーリード4,4A,4Bの各延設上にあるアウ
ターリード9が突出されて折り曲げ成形されている。
Semiconductor chip 2, bonding pad 5, covering wire 6, bare wire 7, inner leads 4, 4 thus configured
A and 4B are resin-sealed by transfer molding to form a package body 8. Outer leads 9 on each extension of the inner leads 4, 4A and 4B are projected from the outer peripheral surface of the package body 8 and bent. Is molded.

本実施例においては、特に、このようなパッケージ本
体8の形成の際におけるワイヤ流れによる短絡、すなわ
ちワイヤ相互間の短絡,ワイヤとインナーリード4,4A,4
B間の短絡,ワイヤと半導体チップ2間の短絡が被覆ワ
イヤ6によって防止されている。
In this embodiment, in particular, a short circuit due to a wire flow during the formation of such a package body 8, that is, a short circuit between the wires, the wires and the inner leads 4, 4A, 4
The short circuit between B and the short circuit between the wire and the semiconductor chip 2 is prevented by the covering wire 6.

なお、本実施例の半導体装置に用いられるリードフレ
ーム10は、第2図に示すように搬送用などのガイド孔10
Aを有する単位フレームが同図の横方向に複数連接され
て形成されているものである。
The lead frame 10 used in the semiconductor device according to the present embodiment has a guide hole 10 for transportation or the like as shown in FIG.
A plurality of unit frames having A are connected in the horizontal direction in FIG.

次に、前記した半導体装置1のワイヤボンディングに
用いられる本実施例のワイヤボンディング装置11につい
て説明する。
Next, the wire bonding apparatus 11 of the present embodiment used for the wire bonding of the semiconductor device 1 will be described.

本実施例の半導体装置におけるワイヤは、前記したよ
うに被覆ワイヤ6と裸ワイヤ7とによって形成されてい
る。
The wire in the semiconductor device of the present embodiment is formed by the covering wire 6 and the bare wire 7 as described above.

このため、本実施例のワイヤボンディング装置11は、
たとえば第3図に示すように、裸ワイヤ7をボンディン
グする第1ボンディング機構11Aと、被覆ワイヤ6をボ
ンディングする第2ボンディング機構11Bとが、ワイヤ
ボンディングされるリードフレーム10の搬送ライン12に
沿って並設されて構成されているが、その双方の構造は
基本的に一致するため、第2ボンディング機構11Bにつ
いて説明し、第1ボンディング機構11Aについては省略
する。
For this reason, the wire bonding apparatus 11 of the present embodiment
For example, as shown in FIG. 3, a first bonding mechanism 11A for bonding the bare wire 7 and a second bonding mechanism 11B for bonding the covering wire 6 are arranged along the transport line 12 of the lead frame 10 to be wire-bonded. Although they are arranged side by side, the two structures are basically the same, so the second bonding mechanism 11B will be described, and the first bonding mechanism 11A will be omitted.

ワイヤボンディング装置11における第2ボンディング
機構11Bの概略的な構成は、第4図に示す通りであり、
駆動機構としてのボンディングヘッド13が搭載されたXY
ステージ14と、リードフレーム10の載置されるボンディ
ングステージ15と、これらの作動を制御する制御部16と
を有している。
The schematic configuration of the second bonding mechanism 11B in the wire bonding apparatus 11 is as shown in FIG.
XY with bonding head 13 as drive mechanism
It has a stage 14, a bonding stage 15 on which the lead frame 10 is mounted, and a control unit 16 for controlling the operation of these.

制御部16は、前記ワイヤボンディング装置11の総合的
な制御を行い、例えばマイクロプロセッサおよびメモリ
を備えたマイコンシステムで構成され、オペレータによ
って設定された作動条件に従ってボンディング作業が可
能なシステムとなっている。
The control unit 16 performs overall control of the wire bonding apparatus 11, and is configured by, for example, a microcomputer system including a microprocessor and a memory, and is a system capable of performing a bonding operation according to operating conditions set by an operator. .

ボンディングステージ15は上下動可能に形成され、ま
たこのボンディングステージ15に載置されるリードフレ
ーム10が図示しない加熱源によって所定温度に高められ
るようになっている。
The bonding stage 15 is formed so as to be movable up and down, and the lead frame 10 mounted on the bonding stage 15 is heated to a predetermined temperature by a heating source (not shown).

前記ボンディングステージ15上には、第3図および第
4図に示すように、第1ボンディング機構11Aにより裸
ワイヤ7がボンディングされたリードフレーム10が図示
しない搬送機構によって供給されるようになっている。
As shown in FIGS. 3 and 4, the lead frame 10 to which the bare wire 7 is bonded by the first bonding mechanism 11A is supplied onto the bonding stage 15 by a transport mechanism (not shown). .

このボンディングステージ15に供給されるリードフレ
ーム10は、第2図に示す単位フレームが同図の横方向に
5〜6連接続された状態とされ、また半導体チップ2が
図示しないペレットボンディング装置によって既に装着
されているものである。
The lead frame 10 supplied to the bonding stage 15 is in a state where the unit frames shown in FIG. 2 are connected five to six in the horizontal direction in FIG. 2, and the semiconductor chip 2 is already connected by a pellet bonding device (not shown). It is the one that is attached.

このようなリードフレーム10は、たとえばコバール、
42アロイあるいはニッケル合金等の厚さ0.15mm程度の板
状部材をプレスあるいはエッチング処理を経て同図に示
す形状に加工して得られるものである。
Such a lead frame 10 is, for example, Kovar,
It is obtained by processing a plate-like member having a thickness of about 0.15 mm such as 42 alloy or nickel alloy into a shape shown in FIG.

前記インナーリード4,4A,4B(外部電極)の先端表面
の一部は第5図に示すように、凹凸面rで構成されてい
る。このような凹凸面rは、まず一旦第2図に示す形状
にリードフレーム10を加工した後、インナーリード4,4
A,4Bの先端表面に対して凹凸状のパンチでプレス加工を
施すことにより形成可能である。また、同図ではインナ
ーリード4,4A,4Bの先端表面の一部に切込みを模様状に
形成した場合を示しているが、このような凹凸をさらに
密度を高くすることによって、インナーリード4,4A,4B
の先端表面を粗面に構成してもよい。このような凹凸面
rの機能によって、後述の被覆ワイヤ6はその被覆膜6A
の破壊・除去が確実に行われるがその詳細は後述する。
As shown in FIG. 5, a part of the tip surface of each of the inner leads 4, 4A, 4B (external electrodes) is formed of an uneven surface r. Such an uneven surface r is formed by first processing the lead frame 10 into the shape shown in FIG.
It can be formed by pressing the tip surfaces of A and 4B with an uneven punch. Also, in the same figure, a case is shown in which a cut is formed in a pattern at a part of the tip surface of the inner leads 4, 4A, 4B, but by further increasing the density of such irregularities, the inner leads 4, 4A, 4B are formed. 4A, 4B
May be roughened. Due to the function of the uneven surface r, the coated wire 6 described later is coated with the coating film 6A.
Destruction / removal is surely performed, the details of which will be described later.

次に、前記リードフレーム10に装着された半導体チッ
プ2について説明する。
Next, the semiconductor chip 2 mounted on the lead frame 10 will be described.

第6図に示すように、半導体チップ2は、その上面に
ポリイミドフィルムなどからなる絶縁体3が熱硬化性の
エポキシ系の接合材17Aなどによって張り合わされ、こ
の半導体チップ2の絶縁体3上に、インナーリード4,4
A,4Bが熱硬化性のエポキシ系の接合材17Bなどによって
接合されて固定されている。
As shown in FIG. 6, an insulator 3 made of a polyimide film or the like is attached to the upper surface of the semiconductor chip 2 with a thermosetting epoxy-based bonding material 17A or the like. , Inner lead 4,4
A and 4B are joined and fixed by a thermosetting epoxy-based joining material 17B or the like.

このような半導体チップ2は、たとえば、単結晶引き
上げ法等の技術によって得られたシリコン(Si)からな
るインゴットを結晶方向にスライスしてウエハ状態と
し、該ウエハの表面にフォトレジスト技術を用いた酸化
・拡散工程を経てマイクロプロセッサ、あるいは論理回
路等を形成した後、四角形状に分断(ダイシング)して
得られる。
Such a semiconductor chip 2 is obtained by slicing an ingot made of silicon (Si) obtained by a technique such as a single crystal pulling method in a crystal direction into a wafer state, and using a photoresist technique on the surface of the wafer. It is obtained by forming a microprocessor or a logic circuit or the like through an oxidation / diffusion process and then dividing (dicing) into a square shape.

このような半導体チップ2の内部における各層の概略
構成について簡単に説明すると、厚さ40μm程度で形成
されたシリコン(Si)からなるチップ基板18の上層には
0.45μm程度のシリコン酸化膜19が形成され、さらにそ
の上層には層間絶縁膜としてのPSG膜20が0.3μm程度の
厚さで形成されている。その最上層には保護膜としての
パッシベーション膜21が1.2μm程度の厚さで被着され
ており、その一部は開口されてその下層において部分的
に設けられたアルミニウム(Al)からなる厚さ0.8μm
程度のボンディングパッド5がその上面を外部上方に露
出させた状態となっている。
The schematic configuration of each layer inside the semiconductor chip 2 will be briefly described. An upper layer of a chip substrate 18 made of silicon (Si) having a thickness of about 40 μm
A silicon oxide film 19 of about 0.45 μm is formed, and a PSG film 20 as an interlayer insulating film is formed thereon with a thickness of about 0.3 μm. A passivation film 21 as a protective film is deposited on the uppermost layer with a thickness of about 1.2 μm, a part of which is opened and has a thickness of aluminum (Al) partially provided in the lower layer. 0.8μm
The bonding pad 5 has a state in which the upper surface thereof is exposed to the upper outside.

第4図に示すように、XYステージ14上のボンディング
ヘッド13の内部には、上下動ブロック24がXYステージ14
に対して垂直方向に設けられた案内軸25によって昇降可
能に配設されており、当該上下動ブロック24の側面には
ボンディングヘッド13に固定されたサーボモータ26の回
転を上下方向の直線運動に変換するボールねじ機構27が
設けられている。したがって、サーボモータ26の回転に
伴って上下動ブロック24が所定量だけ上下方向に移動可
能とされている。
As shown in FIG. 4, inside the bonding head 13 on the XY stage 14, a vertical movement block 24 is provided.
The vertical movement block 24 is provided so as to be able to move up and down by a guide shaft 25 provided in the vertical direction. A conversion ball screw mechanism 27 is provided. Therefore, the vertical movement block 24 can be moved up and down by a predetermined amount in accordance with the rotation of the servomotor 26.

前記の上下動ブロック24内には回転軸28を中心に鉛直
平面内において回転可能なボンディングアーム30を有し
ており、該ボンディングアーム30の一端は、上下動ブロ
ック24に固定されたばね等の弾性手段32によって第4図
上方に付勢されており、上下動ブロック24の作動に伴っ
て、ボンディングアーム30に対して反時計方向の付勢力
が作用するように構成されている。この弾性手段32は、
ボンディングツール33が半導体チップ2のボンディング
パッド5に当接した時に、これらのボンディングパッド
5が必要以上に加圧されることを防止し、これらの損傷
・破壊の発生を防止するように構成されている。
The vertical movement block 24 has a bonding arm 30 rotatable in a vertical plane about a rotation shaft 28, and one end of the bonding arm 30 has an elasticity such as a spring fixed to the vertical movement block 24. It is urged upward by a means 32 in FIG. 4, so that a counterclockwise urging force acts on the bonding arm 30 with the operation of the up-down movement block 24. This elastic means 32
When the bonding tool 33 comes into contact with the bonding pads 5 of the semiconductor chip 2, these bonding pads 5 are prevented from being pressed more than necessary, and are prevented from being damaged or broken. I have.

ボンディングアーム30の上下動ブロック24の側の内端
には超音波発振子34を有しており、ボンディングアーム
30に対して所定の超音波エネルギーを供給可能となって
いる。本実施例において、当該超音波発振子34は制御部
16の制御信号に基づいて、その出力エネルギーを可変に
制御される構造となっており、制御部16は図示しない記
憶部に格納されたプログラムに基づいて超音波発振子34
に対して前記超音波エネルギーの出力制御を指示するよ
うになっている。
An ultrasonic oscillator 34 is provided at the inner end of the bonding arm 30 on the side of the vertical movement block 24, and the bonding arm 30
A predetermined ultrasonic energy can be supplied to 30. In the present embodiment, the ultrasonic oscillator 34 is a control unit.
The control unit 16 has a structure in which the output energy is variably controlled based on the control signal of the control unit 16.The control unit 16 controls the ultrasonic oscillator 34 based on a program stored in a storage unit (not shown).
Is instructed to output the ultrasonic energy.

前記超音波エネルギーの伝えられるボンディングアー
ム30の先端には、ボンディングツール33(キャピラリ)
が設けられている。このボンディングツール33には、ワ
イヤスプール35より供給された被覆ワイヤ6がその先端
を僅かに突出させた状態で挿通されている。
A bonding tool 33 (capillary) is provided at the tip of the bonding arm 30 to which the ultrasonic energy is transmitted.
Is provided. The covering wire 6 supplied from the wire spool 35 is inserted into the bonding tool 33 with its tip slightly projecting.

次に、本実施例で用いられる被覆ワイヤ6の構成につ
いて詳細する。
Next, the configuration of the covered wire 6 used in this embodiment will be described in detail.

被覆ワイヤ6は第7図に示すように、金属線6Bの周囲
に被覆膜6Aの被着された断面構造を有している。
As shown in FIG. 7, the covering wire 6 has a cross-sectional structure in which a covering film 6A is applied around a metal wire 6B.

前記被覆ワイヤ6の金属線6Bは、裸ワイヤ7と同様
に、金(Au)、銅(Cu)もしくはアルミニウム(Al)が
用いられている。
The metal wire 6B of the covering wire 6 is made of gold (Au), copper (Cu) or aluminum (Al), like the bare wire 7.

被覆膜6Aとしては、耐熱ポリウレタン樹脂が用いられ
ており、これはポリオール成分とイソシアネートとを反
応させて形成され、分子骨格にテレフタール酸から誘導
される構成単位を含むものである。被覆膜6Aとしてこの
ような組成の耐熱ポリウレタン樹脂を用いることは、被
覆膜6Aの熱劣化およびボンディング性、さらにはボンデ
ィングの剥がれ強度の向上等に極めて有用である。
As the coating film 6A, a heat-resistant polyurethane resin is used, which is formed by reacting a polyol component with an isocyanate, and has a molecular skeleton containing a structural unit derived from terephthalic acid. The use of a heat-resistant polyurethane resin having such a composition as the coating film 6A is extremely useful for improving the thermal degradation and bonding properties of the coating film 6A, and further improving the peeling strength of bonding.

前記被覆膜6Aの具体的な特性条件としては、温度サイ
クル試験あるいは第8図に示す実験条件における摩耗試
験等を通じて、150℃〜175℃の環境での100時間後にお
ける被覆膜6A破壊回数低減における劣化率が20%以内と
なる条件を満たす材料を被覆膜6Aの構成材料として選択
することが重要である。
As specific characteristics of the coating film 6A, the number of times the coating film 6A was destroyed after 100 hours in an environment of 150 ° C. to 175 ° C. through a temperature cycle test or a wear test under the experimental conditions shown in FIG. It is important to select a material that satisfies the condition that the deterioration rate in reduction is within 20% as the constituent material of the coating film 6A.

さらに、前記被覆ワイヤ6で実際のワイヤボンディン
グ作業を行った際に、ボンディング性に不具合を生じな
いことが必要である。この点について本発明者の研究結
果によれば、後述の金属ボール6C形成時における被覆膜
6Aの加熱除去の際に非炭化性を示す材料で構成すること
が望ましい。
Furthermore, when an actual wire bonding operation is performed with the covered wire 6, it is necessary that the bonding property does not cause a problem. According to the research results of the present inventors in this regard, the coating film at the time of forming the metal ball 6C described below.
It is desirable to use a material that is non-carbonizable when 6A is removed by heating.

その理由は以下の通りである。すなわち、後述の金属
ボール6Cの形成時の被覆膜6Aの加熱除去においては、被
覆膜6Aは前記金属ボール6Cの上方に溶け上がるが、この
ときに被覆膜6Aが炭化性である場合には、加熱温度、た
とえば1060℃程度の高温条件において被覆膜6Aが分解さ
れずに炭化してしまうことになる。その結果、炭化した
被覆膜6Aは前記金属ボール6Cの直上で金属線6Bを包み込
むようにして該金属線6Bの表面に付着残留するため、こ
れが吸着異物となって、後述のボンディングツール33内
の目詰まりの要因となり、最悪の場合にはワイヤカー
ル、さらには断線を引き起こすことにもなる。
The reason is as follows. That is, in the heating removal of the coating film 6A during the formation of the metal ball 6C described below, the coating film 6A melts above the metal ball 6C, but at this time, the coating film 6A is carbonized. In this case, the coating film 6A is carbonized without being decomposed at a heating temperature, for example, at a high temperature condition of about 1060 ° C. As a result, the carbonized coating film 6A adheres to and remains on the surface of the metal wire 6B so as to wrap the metal wire 6B immediately above the metal ball 6C. In the worst case, it may cause wire curl and even break.

このような事実を総合的に勘案考慮すると、被覆ワイ
ヤ6の被覆膜6Aとして、少なくとも下記の二つの条件を
満たすことが必要となる。
Considering such facts comprehensively, it is necessary for the coating film 6A of the coating wire 6 to satisfy at least the following two conditions.

すなわち、第1に、温度サイクル試験あるいは第11図
に示す実験条件における摩耗試験等を通じて、150℃〜1
75℃の温度条件で100時間後の被覆膜6A破壊回数低減に
おける劣化率が20%以下となること。
First, a temperature cycle test or a wear test under the experimental conditions shown in FIG.
Deterioration rate in reducing the number of times of destruction of the coating film 6A after 100 hours at a temperature of 75 ° C. must be 20% or less

第2に、金属ボール6Cの形成時における被覆膜6Aの加
熱除去の際に非炭化性を示す材料で構成すること。
Secondly, it should be made of a material that is non-carbonizable when the coating film 6A is removed by heating when forming the metal balls 6C.

以上の条件を満たす被覆膜6Aの構成材料としての耐熱
ポリウレタンについて、さらに具体的に説明すると、こ
の耐熱ポリウレタンは、活性水素を含んだテレフタール
酸系ポリオールを主成分とするポリマー成分と、イソシ
アネートとを用いて得られる。なお注記すると、ここで
「主成分とする」とは、全体が主成分のみからなる場合
も含める趣旨である。
The heat-resistant polyurethane as a constituent material of the coating film 6A satisfying the above conditions will be described more specifically.The heat-resistant polyurethane is a polymer component mainly containing a terephthalic acid-based polyol containing active hydrogen, and isocyanate. Is obtained by using It should be noted that “being a main component” here means that the case where the whole consists only of the main component is included.

前記活性水素を含んだテレフタール酸系ポリオール
は、テレフタール酸と多価アルコールとを用い、OH/COO
H=1.2〜30の範囲で、反応温度70℃〜250℃に設定し、
常法のエステル化学反応によって得ることができる。一
般に平均分子量が30〜10000の範囲で水酸基を100〜500
程度有するものであって、分子差の両末端に水酸基を有
するものが用いられている。
Terephthalic acid-based polyol containing active hydrogen, using terephthalic acid and polyhydric alcohol, OH / COO
In the range of H = 1.2-30, set the reaction temperature to 70 ° C-250 ° C,
It can be obtained by a conventional ester chemical reaction. Generally, the average molecular weight is in the range of 30 to 10,000 and the hydroxyl group is 100 to 500.
The one having a hydroxyl group at both ends of the molecular difference is used.

このようなテレフタール酸系ポリオールを構成する原
材料として、エチレングリコール、ジエチレングリコー
ル、プロピレングリコール、ジプロピレングリコール、
ヘキサングリコール、ブタングリコール、グリセリン、
トリメチロールプロパン、ヘキサントリオール、ペンタ
エリスリトール等の脂肪族系グリコールが挙げられる。
また前記以外にも、1,4−ジメチロールベンゼンのよう
な多価アルコールが挙げられる。前記中においては特
に、エチレングリコール、プロピレングリコール、グリ
セリンを用いることが好適である。
Raw materials constituting such a terephthalic acid-based polyol include ethylene glycol, diethylene glycol, propylene glycol, dipropylene glycol,
Hexane glycol, butane glycol, glycerin,
Aliphatic glycols such as trimethylolpropane, hexanetriol and pentaerythritol;
In addition to the above, polyhydric alcohols such as 1,4-dimethylolbenzene can be used. Among the above, it is particularly preferable to use ethylene glycol, propylene glycol, and glycerin.

ジカルボン酸としては、テレフタール酸が用いられる
が、必要に応じて、アミド酸、イミド酸を併用すること
ができる。
Terephthalic acid is used as the dicarboxylic acid. If necessary, amic acid and imidic acid can be used in combination.

また、耐熱性が低下しない程度において、イドフタル
酸、オルソフタル酸、コハク酸、アジビソ酸、セバシン
酸等の2塩基酸、あるいは1,2,3,4−ブタンテトラカル
ボン酸、シクロベンタンテトラカルボン酸、エチレンテ
トラカルボン酸、ピロメリット酸、トリメリット酸等の
多塩基酸を併用しても差し支えない。
Further, to the extent that the heat resistance is not reduced, diphthalic acid, orthophthalic acid, succinic acid, adivisic acid, dibasic acids such as sebacic acid, or 1,2,3,4-butanetetracarboxylic acid, cyclopentanetetracarboxylic acid, Polybasic acids such as ethylenetetracarboxylic acid, pyromellitic acid and trimellitic acid may be used in combination.

前記テレフタール酸系ポリオールと反応させるイソシ
アネートとしては、トルイレンジイソシアネート、キシ
リレンジイソシアネートのような一分子中に少なくとも
2個のイソシアネート基を有する多価イソシアネートの
イソシアネート基を、活性水素を有する化合物、たとえ
ばフェノール類、カプロラクタム、メチルエチルケトン
オキシムでブロック化したものを挙げることができる。
このようなイソシアネートは、安定化されている。ま
た、前記多価イソシアネート化合物をトリメチルロール
プロパン、ヘキサントリオール、ブタンジオール等の多
価アルコールと反応させ、活性水素を有する化合物でブ
ロック化してなるものも挙げられる。
As the isocyanate to be reacted with the terephthalic acid-based polyol, a compound having an active hydrogen, such as tolylene diisocyanate or xylylene diisocyanate, isocyanate group of a polyvalent isocyanate having at least two isocyanate groups in one molecule, such as phenol , Caprolactam and those blocked with methyl ethyl ketone oxime.
Such isocyanates are stabilized. Further, there may be mentioned those obtained by reacting the polyvalent isocyanate compound with a polyhydric alcohol such as trimethylolpropane, hexanetriol or butanediol, and blocking with a compound having active hydrogen.

前記イソシアネート化合物の例としては、日本ポリウ
レタン社製、ミリオネートMS−50、コロネート2501,250
3,2505,コロネートAP−St,デスモジュールCT−St等を挙
げることができる。そして、前記多価イソシアネートと
しては、分子量300〜10000程度のものを用いることが好
適である。
Examples of the isocyanate compound, manufactured by Nippon Polyurethane Co., Millionate MS-50, Coronate 2501,250
3,2505, Coronate AP-St, Death Module CT-St and the like. It is preferable to use a polyisocyanate having a molecular weight of about 300 to 10,000.

本発明は、前記のような原料を用いて塗料組成物をつ
くり、これをワイヤ本体の金属線6Bに塗装し、数μmの
膜厚の被覆膜化することにより、ワイヤ本体の金属線6B
の周囲を絶縁した被覆ワイヤ6を得るものである。
The present invention is to prepare a coating composition using the above-described raw materials, apply the coating composition to the metal wire 6B of the wire body, and form a coating film having a thickness of several μm, thereby forming the metal wire 6B of the wire body.
To obtain a coated wire 6 insulated from the periphery.

前記塗料組成物としては、ポリオール成分の水酸基1
当量につき、安定化イソシアネートのイソシアネート基
0.4〜4.0当量、好ましくは0.9〜2.0当量および所要量の
硬化促進触媒を加えて、さらに適量の有機溶剤(フェノ
ール類、グリコールエーテル類、ナフサ等)を加え、通
常、固型分含量10〜30重量%とすることにより得られる
ことができる。このとき必要に応じ、外観改良剤、染料
等の添加剤を適量配合することもできる。
The coating composition includes a hydroxyl group 1 of a polyol component.
Per equivalent, isocyanate groups of the stabilized isocyanate
0.4 to 4.0 equivalents, preferably 0.9 to 2.0 equivalents and a required amount of a curing accelerator are added, and an appropriate amount of an organic solvent (phenols, glycol ethers, naphtha, etc.) is further added. % By weight. At this time, if necessary, an appropriate amount of an additive such as an appearance improving agent and a dye can be blended.

本発明において、ポリオール成分の1水酸基当量につ
き、安定化イソシアネートのイソシアネート基を0.4〜
4.0当量加える理由は、まず、0.4当量未満では、得られ
る絶縁ワイヤのクレージング特性が低下し、一方4.0当
量を超える塗膜の耐摩耗性が劣るようになるためであ
る。塗料組成物調整時に加えられる硬化促進触媒は、ポ
リオール成分100重量部当たり、好ましくは0.1〜10重量
部である。また、これが、0.1重量部未満になると、硬
化促進効果が少なくなると共に塗膜形成能が悪くなる傾
向がみられ、逆に10重量部を超えると、得られる耐熱ウ
レタンボンディングワイヤの熱劣化特性の低下がみられ
るようになるためである。
In the present invention, the isocyanate group of the stabilized isocyanate is 0.4 to 0.4 per hydroxyl equivalent of the polyol component.
The reason for adding 4.0 equivalents is that if it is less than 0.4 equivalent, the crazing characteristics of the resulting insulated wire will decrease, while the wear resistance of the coating film exceeding 4.0 equivalents will deteriorate. The curing acceleration catalyst added at the time of preparing the coating composition is preferably 0.1 to 10 parts by weight per 100 parts by weight of the polyol component. Also, when it is less than 0.1 part by weight, the effect of curing promotion is reduced and the tendency to form a coating film tends to be deteriorated, and when it exceeds 10 parts by weight, the heat deterioration property of the obtained heat-resistant urethane bonding wire is reduced. This is because a decrease is observed.

前記硬化促進触媒としては、金属カルボン酸、アミノ
酸、フェノール類を挙げることができ、具体的にはナフ
テン酸、オクテン酸、パーサチック酸などの亜鉛塩、鉄
塩、銅塩、マンガン塩、コバルト塩、スズ塩、1,8ジア
ザビシクロ(5,4,0)ウンデセン−7,2,4,6トリス(ジメ
チルアミノメチル)フェノールが用いられる。
Examples of the curing accelerating catalyst include metal carboxylic acids, amino acids, and phenols.Specifically, naphthenic acid, octenoic acid, zinc salts such as persatic acid, iron salts, copper salts, manganese salts, cobalt salts, A tin salt, 1,8 diazabicyclo (5,4,0) undecene-7,2,4,6 tris (dimethylaminomethyl) phenol is used.

前記のような塗料組成物をワイヤ本体の金属線6Bの表
面上に塗布した後、常用の焼付塗装装置で焼き付けるこ
とにより得ることができる。
It can be obtained by applying the coating composition as described above on the surface of the metal wire 6B of the wire body and baking it with a conventional baking coating apparatus.

前記塗布焼付条件は、ポリオール成分、安定化イソシ
アネート、重合開始剤および硬化促進触媒の類の配合量
によっても異なるが、通常200〜300℃で4〜100秒程度
である。要は、塗料組成物の硬化反応をほぼ完了させう
るに足りる温度と時間で焼き付けがなされ本実施例の被
覆ワイヤ6が得られる。
The coating and baking conditions vary depending on the amounts of the polyol component, the stabilized isocyanate, the polymerization initiator, and the curing accelerator, but are usually at 200 to 300 ° C. for about 4 to 100 seconds. In short, the coating is baked at a temperature and for a time sufficient to substantially complete the curing reaction of the coating composition, and the coated wire 6 of this embodiment is obtained.

前記被覆膜6Aの膜厚に関しては、ボンディングツール
33の超音波エネルギーおよび熱圧着力等によって若干の
変化があるが、たとえば0.2〜3〔μm〕程度の膜厚が
望ましい。すなわち、膜厚が小さい場合には被覆膜6Aと
しての絶縁信頼性に欠けるし、逆に大きな場合にはボン
ディング時における被覆膜6Aの除去が困難となるためで
ある。
Regarding the thickness of the coating film 6A, a bonding tool
Although there is a slight change due to the ultrasonic energy and the thermocompression force of 33, for example, a film thickness of about 0.2 to 3 [μm] is desirable. That is, if the film thickness is small, the insulation reliability of the coating film 6A is lacking, and if the film thickness is large, it is difficult to remove the coating film 6A during bonding.

なお、本発明者等の検討結果によれば、被覆膜6Aの構
成材料として、前記した組成の耐熱ポリウレタンの他、
市販のポリウレタン、またホルマールは非炭化性の要件
は満たすが、150℃〜175℃で100時間後の被覆膜6Aの破
壊回数低減における前記条件での劣化率が20%を超える
ので、被覆膜6Aとしては不適当である。
According to the study results of the present inventors, as a constituent material of the coating film 6A, in addition to the heat-resistant polyurethane having the above-described composition,
Commercially available polyurethane and formal also satisfy the requirement of non-carbonization, but the deterioration rate under the above conditions in reducing the number of breakage of the coating film 6A after 100 hours at 150 ° C. to 175 ° C. exceeds 20%. It is not suitable as the film 6A.

他方、ポリイミド,ポリアミド,ナイロン,ポリエス
テル,ポリアミドイミド,ポリエステルイミドなどは金
属ボール6Cの形成時または被覆膜6Aの加熱除去時に炭化
性を示すので、被覆ワイヤ6の被覆膜6Aとして使用する
には不適当であることが明らかになった。
On the other hand, polyimide, polyamide, nylon, polyester, polyamide imide, polyester imide, etc. show carbonization when forming the metal balls 6C or when removing the coating film 6A by heating, so that it is used as the coating film 6A of the coating wire 6. Turned out to be inappropriate.

前記でその構成の一例を示した被覆ワイヤ6は、本実
施例のワイヤボンディング装置11において、第9図に示
すように、被覆ワイヤ6の巻回されるワイヤスプール3
5、エアバックテンショナ36、スプロケット37およびク
ランパ38を経てボンディングツール33に供給されてい
る。
As shown in FIG. 9, in the wire bonding apparatus 11 of the present embodiment, the covered wire 6 having the above-described configuration is connected to the wire spool 3 around which the covered wire 6 is wound.
5, is supplied to the bonding tool 33 via the airbag tensioner 36, the sprocket 37 and the clamper 38.

ワイヤスプール35は、たとえば円筒形状のアルミニウ
ム金属の表面にアルマイト処理を施して構成されてい
る。このアルマイト処理は、機械的強度の向上およびキ
ズの発生を防止するために施されているものである。た
だし、これに巻回される被覆ワイヤ6が帯電するのを防
止するために、クロム(Cr)メッキ等を施して表面処理
を行い、導電性を具備させてもよい。さらに、このワイ
ヤスプール35自体をステンレス合金で構成してもよい。
The wire spool 35 is formed by, for example, performing an alumite treatment on a surface of a cylindrical aluminum metal. This alumite treatment is performed to improve mechanical strength and prevent generation of scratches. However, in order to prevent the covering wire 6 wound therearound from being charged, chrome (Cr) plating or the like may be applied to perform a surface treatment to provide conductivity. Further, the wire spool 35 itself may be made of a stainless alloy.

前記ワイヤスプール35は、スプールホルダ35Aによっ
て支持されており、該スプールホルダ35Aの回転軸35Bは
ワイヤボンディング装置11の本体に固定されている。こ
のスプールホルダ35Aは、少なくともその一部に導電性
を有するように、たとえば接地された状態のステンレス
合金で構成されている。したがって、前記スプールホル
ダ35Aに巻回された被覆ワイヤ6において、その被覆膜6
Aに帯電された静電気は前記ステンレス合金部分を通じ
て放電される構造となっている。また、詳細な図示は省
略するが、巻回された被覆ワイヤ6の巻き始め部分の一
端は、被覆膜6Aが除去され金属線6Bが露出されており、
この露出状態の金属線6Bの部分がワイヤスプール35に接
合されている。したがって、第9図に示すように、巻回
状態の被覆ワイヤ6の金属線6Bは、前記ワイヤスプール
35、スプールホルダ35A、回転軸35Bおよびワイヤボンデ
ィング装置11の本体を通じて、基準電位GNDに接続され
ている。この基準電位GNDは、本実施例ではアーク発生
装置40の基準電位GNDと同値の電位となっている。この
ように、被覆ワイヤ6の金属線6Bが基準電位GNDに接続
されることにより、後述の金属ボール6Cの形成時におい
て、電気トーチ41と被覆ワイヤ6の金属線6Bとの電位差
を規定値に確保し、安定したアークAcの発生を実現でき
るため、金属ボール6Cの確実な形成が可能となる。
The wire spool 35 is supported by a spool holder 35A, and a rotation shaft 35B of the spool holder 35A is fixed to a main body of the wire bonding apparatus 11. The spool holder 35A is made of, for example, a grounded stainless alloy so that at least a part thereof has conductivity. Therefore, in the covering wire 6 wound around the spool holder 35A, the covering film 6
The static electricity charged to A is discharged through the stainless alloy part. Although not shown in detail, at one end of the winding start portion of the wound coated wire 6, the coating film 6A is removed and the metal wire 6B is exposed,
The exposed portion of the metal wire 6B is joined to the wire spool 35. Therefore, as shown in FIG. 9, the metal wire 6B of the covered wire 6 in the wound state is
35, the spool holder 35A, the rotating shaft 35B and the main body of the wire bonding apparatus 11 are connected to the reference potential GND. This reference potential GND has the same value as the reference potential GND of the arc generator 40 in this embodiment. In this manner, the metal wire 6B of the covered wire 6 is connected to the reference potential GND, so that the potential difference between the electric torch 41 and the metal wire 6B of the covered wire 6 is set to a specified value when forming a metal ball 6C described later. Since secure and stable generation of the arc Ac can be realized, the metal balls 6C can be reliably formed.

エアバックテンショナ36は、第10図および第11図に示
すように、その間を被覆ワイヤ6が通過可能な一対のガ
イド板36Aを有している。このガイド板36Aは、アルミニ
ウム合金の表面にアルマイト処理を施し、さらにその表
面にクロム(Cr)メッキを施したものであるが、ステン
レス合金等で構成されたものであってもよい。少なくと
も被覆ワイヤ6との接触時において被覆ワイヤ6の帯電
を防止できる構造であればよい。前記ガイド板36Aのワ
イヤ通路空間α側の面には第11図に示されるように、複
数状の突起36Bが設けられている。この突起36Bは前記ワ
イヤ通路空間αを通過する被覆ワイヤ6とガイド板36A
との接触部分を極力小さくするために設けられたもので
あり、この突起36Bの作用によって、ワイヤ通路空間α
を通過する被覆ワイヤ6は前記ガイド板36Aに対してほ
ぼ点接触状態となり、接触摩擦による被覆膜6Aへの帯電
を防止されている。したがって、前記突起36Bもその表
面が導電性を有している必要があり、表面がクロム(C
r)等のメッキ処理、あるいは突起36B自体がステンレス
合金等で構成されている。このような突起36Bの構造を
得る技術としては、プレス等の加工技術を用いてガイド
板36Aの内周面を突出させてもよいし、あるいは平坦に
形成されたガイド板36Aの内周面に接合あるいは接着等
の手段を用いて突起36Bを構成する棒状の部材を固定し
てもよい。
As shown in FIGS. 10 and 11, the airbag tensioner 36 has a pair of guide plates 36A through which the covering wire 6 can pass. The guide plate 36A is obtained by subjecting the surface of an aluminum alloy to an alumite treatment and further applying a chromium (Cr) plating to the surface thereof, but may be made of a stainless alloy or the like. Any structure can be used as long as the coating wire 6 can be prevented from being charged at least at the time of contact with the coating wire 6. As shown in FIG. 11, a plurality of projections 36B are provided on the surface of the guide plate 36A on the wire passage space α side. The projection 36B is formed between the covering wire 6 passing through the wire passage space α and the guide plate 36A.
The protrusion 36B acts to minimize the contact portion with the wire passage space α.
Is substantially in point contact with the guide plate 36A, thereby preventing the coating film 6A from being charged by contact friction. Therefore, the surface of the projection 36B also needs to have conductivity, and the surface thereof is made of chromium (C
The plating process such as r) or the protrusion 36B itself is made of a stainless alloy or the like. As a technique for obtaining such a structure of the projection 36B, the inner peripheral surface of the guide plate 36A may be projected using a processing technique such as pressing, or the inner peripheral surface of the guide plate 36A formed flat. The rod-shaped member constituting the protrusion 36B may be fixed by means of bonding or bonding.

前記両ガイド板36Aの長手方向の一端には流体供給管4
2に接続された金属性のアダプタ43が装着されており、
該アダプタ43の端面には流体吹出口44が開設されてい
る。流体吹出口44の周囲からは偏平状のスペーサ45が前
記長手方向に突出されており、このスペーサ45の厚さに
よって前記ワイヤ通路空間αの幅が決定されている。こ
のように決定されるワイヤ通路空間αの幅としては、使
用される被覆ワイヤ6の直径あるいは前記突起36Bの高
さ等によっても異なるが、一例として1mm前後に設定さ
れている。
A fluid supply pipe 4 is provided at one longitudinal end of the two guide plates 36A.
A metal adapter 43 connected to 2 is attached,
A fluid outlet 44 is provided at an end face of the adapter 43. A flat spacer 45 projects from the periphery of the fluid outlet 44 in the longitudinal direction. The thickness of the spacer 45 determines the width of the wire passage space α. The width of the wire passage space α determined in this way differs depending on the diameter of the covering wire 6 to be used or the height of the protrusion 36B, but is set to about 1 mm as an example.

前記アダプタ43に接続された流体供給管42は図示しな
い流体供給源に接続されている。この流体供給源には、
例えばコロナ放電手段を内蔵しており、これによりイオ
ン分離されたイオンガスが除電流体Gsとしてアダプタ43
の流体吹出口44より前記ワイヤ通路空間αに供給される
構造となっている。
The fluid supply pipe 42 connected to the adapter 43 is connected to a fluid supply source (not shown). This fluid source includes:
For example, a corona discharge means is built-in, and the ion gas separated by the ion is used as an electric current remover Gs in the adapter 43.
Is supplied from the fluid outlet 44 to the wire passage space α.

したがって、本実施例によればエアバックテンショナ
36の本来の目的である、被覆ワイヤ6へのバックテンシ
ョンの印加が可能であるとともに、除電流体Gsを使用す
ることによって被覆ワイヤ6の静電気の除去をも可能と
なっている。さらに、前記のようにガイド板36Aの内周
面の突起36Bの作用によって被覆ワイヤ6とガイド板36A
(エアバックテンショナ36)との接触はほぼ点接触状態
となるため、エアバックテンショナ36の通過に伴う被覆
ワイヤ6の帯電も防止される。
Therefore, according to the present embodiment, the airbag tensioner
It is possible to apply the back tension to the coated wire 6 which is the original purpose of 36, and it is also possible to remove static electricity from the coated wire 6 by using the current eliminator Gs. Further, as described above, the action of the projection 36B on the inner peripheral surface of the guide plate 36A causes the covering wire 6 and the guide plate 36A.
Since the contact with the (airbag tensioner 36) is substantially in a point contact state, the charging of the coating wire 6 due to the passage of the airbag tensioner 36 is also prevented.

前記ワイヤスプール35から供給され、エアバックテン
ショナ36を経た被覆ワイヤ6は、スプロケット37および
クランパ38を経てボンディングツール33に挿入されてい
る。前記スプロケット37は、被覆ワイヤ6をボンディン
グツール33に対して正確に位置決めするためのものであ
り、ワイヤボンディング装置11の本体に対して固定され
ている。また、クランパ38は、ボンディングツール33に
挿入される被覆ワイヤ6を保持/開放するためのもので
あり、一対のクランパチップ38Aの開閉移動によって被
覆ワイヤ6を側面から挟持する構造となっている。
The coated wire 6 supplied from the wire spool 35 and passing through the airbag tensioner 36 is inserted into the bonding tool 33 via the sprocket 37 and the clamper 38. The sprocket 37 is for accurately positioning the covering wire 6 with respect to the bonding tool 33, and is fixed to the main body of the wire bonding apparatus 11. The clamper 38 is for holding / opening the covering wire 6 inserted into the bonding tool 33, and has a structure in which the covering wire 6 is held from the side by opening and closing movement of the pair of clamper chips 38A.

本実施例では、被覆ワイヤ6と接触状態となる前記ス
プロケット37およびクランパ38について、導電性金属で
構成することによって、被覆ワイヤ6の被覆膜6Aへの帯
電および被覆膜6Aの静電気の除去を図っている。なお、
クランパ38のように、耐摩耗性等の理由から導電性金属
を用いることができない場合には、前記エアバックテン
ショナ36において説明したものと同様の除電流体Gsの吹
出口(図示せず)を設け、被覆ワイヤ6および部材の除
電ブローを施すことによって、被覆ワイヤ6の帯電防止
および除電を実現することも可能である。
In the present embodiment, the sprocket 37 and the clamper 38 which are in contact with the coated wire 6 are made of a conductive metal, thereby charging the coating film 6A of the coated wire 6 and removing static electricity from the coating film 6A. Is being planned. In addition,
When a conductive metal cannot be used due to abrasion resistance or the like as in the case of the clamper 38, an air outlet (not shown) for the current eliminator Gs similar to that described in the airbag tensioner 36 is provided. By performing the static elimination blow of the covering wire 6 and the member, it is also possible to realize the prevention of static electricity and the static elimination of the covering wire 6.

前記クランパ38の下方に位置されたボンディングツー
ル33は、金属ボール6Cの形成時においては、第9図に示
すようにカバー47で覆われる構造となっている。このカ
バー47は、同図中、矢印A方向に回転移動が可能となっ
ており、この回転動作によってツール挿入口48からボン
ディングツール33を挿入し、これを覆うように構成され
ている。このようなカバー47を設けた理由は、第1に、
金属ボール6Cの形成時において溶け上がる被覆膜6Aの飛
散によって半導体チップ2あるいはインナーリード4,4
A,4B等が汚染されないようにするためのものであり、第
2に、被覆ワイヤ6の金属線6BがCu,Al等の酸化性の材
料の場合に酸化防止用ガス雰囲気(シールドガス雰囲
気)を保持し易いようにするためである。このようなカ
バー47は、たとえば耐熱性のステンレス合金で構成する
ことが可能である。さらに、該カバー47は、内部での金
属ボール6Cの形成状態を作業者が確認可能なように、20
性を有する耐熱性のガラス材料で形成してもよい。
The bonding tool 33 located below the clamper 38 is covered with a cover 47 when forming the metal ball 6C as shown in FIG. The cover 47 is rotatable in the direction of arrow A in the figure, and is configured to insert the bonding tool 33 from the tool insertion opening 48 by this rotation and cover the bonding tool 33. The reason for providing such a cover 47 is, first, that
The semiconductor chip 2 or the inner leads 4 and 4 are scattered by the scattering of the coating film 6A that melts when the metal balls 6C are formed.
A, 4B, etc. are used to prevent contamination. Second, when the metal wire 6B of the coated wire 6 is made of an oxidizing material such as Cu, Al, etc., an antioxidant gas atmosphere (shield gas atmosphere) is used. This is to make it easier to hold Such a cover 47 can be made of, for example, a heat-resistant stainless steel alloy. Further, the cover 47 is provided with a cover 20 so that an operator can confirm the state of formation of the metal balls 6C therein.
It may be formed of a heat-resistant glass material having a property.

前記カバー47の底部分には、第9図に示すように電気
トーチ41(アーク電極)が配置されている。該電気トー
チ41はボンディングツール33の先端より導出された被覆
ワイヤ6の金属線6Bの先端に近接した位置に配置され
(第12図参照)、両者間にアークAcを発生させて金属ボ
ール6Cを形成するように構成されている。このような電
気トーチ41としては、高温度に耐えるタングステン
(W)等で形成することが可能である。
An electric torch 41 (arc electrode) is arranged at the bottom of the cover 47 as shown in FIG. The electric torch 41 is arranged at a position close to the tip of the metal wire 6B of the coated wire 6 led out from the tip of the bonding tool 33 (see FIG. 12), and generates an arc Ac between the two to form the metal ball 6C. It is configured to form. Such an electric torch 41 can be formed of tungsten (W) or the like that can withstand high temperatures.

前記電気トーチ41は内部が中空で形成されており、第
12図に示すように吸引装置50に接続された吸引管51と連
通されて、後述の流体吹付ノズル52より噴出された冷却
流体CGsによって飛散された被覆膜片等を吸引除去する
ように構成されている。前記電気トーチ41および吸引管
51を通じて吸引された被覆膜片は、外部の吸引装置50に
吸引された後、外部に排出される。
The electric torch 41 has a hollow interior,
As shown in FIG. 12, it is configured to communicate with a suction pipe 51 connected to a suction device 50 to suck and remove a coating film piece or the like scattered by a cooling fluid CGs ejected from a fluid spray nozzle 52 described later. ing. The electric torch 41 and suction tube
The coating film piece sucked through 51 is sucked by an external suction device 50 and then discharged to the outside.

電気トーチ41は、前記吸引管51を介在させてアーク発
生装置40に電気的に接続されている。吸引管51は、たと
えばステンレス合金等の導電性金属で構成されており、
Ag−Cuろう材等の接着金属層(図示せず)を介在させて
前記電気トーチ41を固着している。該吸引管51は、さら
に挟持部材53を介在して前記カバー47を固着しており、
したがって、電気トーチ41とカバー47とは、この吸引管
51を通じて一体に移動可能な構成となっている。
The electric torch 41 is electrically connected to the arc generator 40 via the suction tube 51. The suction pipe 51 is made of a conductive metal such as a stainless alloy, for example.
The electric torch 41 is fixed via an adhesive metal layer (not shown) such as an Ag-Cu brazing material. The suction tube 51 further fixes the cover 47 with a sandwiching member 53 interposed therebetween.
Therefore, the electric torch 41 and the cover 47
It is configured to be able to move together through 51.

前記吸引管51の移動手段としては、吸引管51を固定的
に支持する支持部材54と、該支持部材54を第9図矢印A
方向に回転させるクランク軸55と、このクランク軸55を
回転させる電磁ソレノイド等の駆動源56とで構成されて
いる。前記クランク軸55の回転は、このクランク軸55に
連結されて同図矢印B方向に移動可能なシャフト57の移
動によって実現されている。なお、前記クランク軸55
は、図示を省略したが、ワイヤボンディング装置11の本
体に対して回転自在に支持されている。
As means for moving the suction tube 51, a support member 54 for fixedly supporting the suction tube 51, and the support member 54 is connected to an arrow A in FIG.
The crankshaft 55 includes a crankshaft 55 that rotates in the direction, and a drive source 56 such as an electromagnetic solenoid that rotates the crankshaft 55. The rotation of the crankshaft 55 is realized by the movement of a shaft 57 connected to the crankshaft 55 and movable in the direction of arrow B in FIG. The crankshaft 55
Although not shown, is rotatably supported by the main body of the wire bonding apparatus 11.

前記回転構造のカバー47に対しては、カバー47の外部
より内部に対して流体吹付ノズル52が取り付けられてい
る。第12図は、この流体吹付ノズル52の冷却流体CGsの
供給機構を示しており、カバー47内においてボンディン
グツール33から突出された被覆ワイヤ6に対してその突
出根元部分に対して冷却流体CGsの供給が可能なように
配置されている。
A fluid spray nozzle 52 is attached to the cover 47 having the rotary structure from the outside to the inside of the cover 47. FIG. 12 shows a supply mechanism of the cooling fluid CGs of the fluid spray nozzle 52. The covering wire 6 protruding from the bonding tool 33 in the cover 47 is supplied with the cooling fluid CGs to the protruding root. It is arranged to be able to supply.

前記流体吹付ノズル52より噴出される冷却流体CGs
は、同図に示すように、被覆ワイヤ6の先端における金
属ボール6Cの形成時に電気トーチ41との間のアークAcに
よって溶け上がる被覆膜6Aを被覆ワイヤ6の周面から飛
散・除去させるとともに、この溶け上がった被覆膜6Aを
一定量で冷却硬化させ、樹脂溜りの発生を抑制してこれ
によってボンディングツール33内での目詰まりを防止す
る機能を有している。このような観点から、流体吹付ノ
ズル52は、被覆膜6Aの溶け上がりを抑制するため、図中
斜め上方より被覆ワイヤ6に対して臨む位置に配置さ
れ、該被覆ワイヤ6の後端側(上方)から先端(下方)
に対して冷却流体CGsを吹き付ける構成となっている。
Cooling fluid CGs ejected from the fluid spray nozzle 52
As shown in the figure, the coating film 6A melted by the arc Ac between the metal ball 6C and the electric torch 41 at the tip of the coating wire 6 is scattered and removed from the peripheral surface of the coating wire 6 as shown in FIG. The melted coating film 6A has a function of being cooled and hardened in a fixed amount to suppress the occurrence of resin pool, thereby preventing clogging in the bonding tool 33. From such a viewpoint, the fluid spray nozzle 52 is disposed at a position facing the covering wire 6 from an obliquely upper side in the figure in order to suppress melting of the covering film 6A, and the rear end side of the covering wire 6 ( From top) to tip (bottom)
The cooling fluid CGs is blown against the air.

このような、流体吹付ノズル52は、本実施例の如くそ
のカバー47に固定し、ボンディングツール33には固定し
ない方が望ましい。すなわち、このような流体吹付ノズ
ル52をボンディングツール33に対して固定した場合に
は、ボンディングツール33の重量が増加するために、超
音波振動の負荷が増大し、ボンダビリティを低下させる
ためである。
It is desirable that such a fluid spray nozzle 52 be fixed to the cover 47 and not to the bonding tool 33 as in this embodiment. That is, when such a fluid spray nozzle 52 is fixed to the bonding tool 33, the weight of the bonding tool 33 increases, so that the load of ultrasonic vibration increases and bondability decreases. .

なお、前記冷却流体CGsとしては、N2,H2,He,Arさらに
はクリーンエア等の使用が可能であり、第12図に示すよ
うに、流体吹付装置58(流体源)より冷却装置60、流量
計61、流体搬送管62を通じて前記流体吹付ノズル52に供
給される。なおこのときに、前記流体吹付装置58内にお
いて、図示しないコロナ放電手段を設け、イオン分離さ
れたイオンガス(除電流体Gs)を冷却流体CGsとして使
用してもよい。この場合には、ワイヤボンディング作業
の直前位置における被覆ワイヤ6の除電が可能となるた
め、被覆膜6Aの帯電に起因する半導体チップ2の静電破
壊等が防止できる。なお、本発明者等の研究によれば、
前記イオンガスの他に、単なるN2ガスによる気体の吹き
付けによっても被覆膜6Aの除電効果のあることが確認さ
れている。
As the cooling fluid CGs, N 2 , H 2 , He, Ar, and clean air can be used. As shown in FIG. 12, a cooling device 60 (fluid source) is provided by a fluid spraying device 58 (fluid source). The fluid is supplied to the fluid spray nozzle 52 through a flow meter 61 and a fluid transfer pipe 62. At this time, a corona discharge means (not shown) may be provided in the fluid spraying device 58, and the ion gas (current-removing member Gs) subjected to ion separation may be used as the cooling fluid CGs. In this case, static electricity can be removed from the coated wire 6 immediately before the wire bonding operation, so that electrostatic breakdown of the semiconductor chip 2 due to charging of the coating film 6A can be prevented. According to the study by the present inventors,
In addition to the ion gas, it has been confirmed that the spraying of a gas with a mere N 2 gas also has the effect of eliminating the charge of the coating film 6A.

冷却装置60は、冷却流体CGsを積極的に常温よりも低
く冷却するように構成されている。この冷却装置60とし
ては、たとえばペルチェ効果を利用した電子冷却装置等
で構成することが可能である。また、第12図においては
図示を簡略化してあるが、前記冷却装置60と流体吹付ノ
ズル52との間の流体搬送管62の周囲は、断熱材63で覆わ
れるように構成されており、流体搬送管62中の冷却流体
CGsの温度上昇が抑制されている。また、前記流体搬送
管62自体を外管と内管との2重管構造として、流体搬送
途中においても積極的に冷却を行う構成としてもよい。
The cooling device 60 is configured to actively cool the cooling fluid CGs below normal temperature. The cooling device 60 can be configured by, for example, an electronic cooling device utilizing the Peltier effect. Although the illustration is simplified in FIG. 12, the periphery of the fluid transfer pipe 62 between the cooling device 60 and the fluid spray nozzle 52 is configured to be covered with a heat insulating material 63, Cooling fluid in transfer pipe 62
The temperature rise of CGs is suppressed. Further, the fluid transfer pipe 62 itself may have a double pipe structure of an outer pipe and an inner pipe, and may be configured to actively cool even during the fluid transfer.

第9図中、2点鎖線で囲まれた範囲で示すアーク発生
装置40は、コンデンサC1,蓄電用コンデンサC2,トリガー
で作動するアーク発生用サイリスタDおよび抵抗Rで構
成されている。このアーク発生装置40に供給される直流
電源D.Cは、例えば、−1000〜−3000〔V〕程度の負極
性を有している。
In FIG. 9, an arc generating device 40 shown in a range surrounded by a two-dot chain line includes a capacitor C1, a storage capacitor C2, an arc generating thyristor D activated by a trigger, and a resistor R. The DC power supply DC supplied to the arc generator 40 has, for example, a negative polarity of about -1000 to -3000 [V].

前記直流電源D.Cは、サイリスタDおよび抵抗R等を
介して電気トーチ41に接続されており、基準電位GND側
は例えば0〔V〕とされている。なお同図中、Vおよび
Aは、それぞれ電圧計および電流計を示している。
The DC power supply DC is connected to an electric torch 41 via a thyristor D and a resistor R, and the reference potential GND side is set to, for example, 0 [V]. In the figure, V and A indicate a voltmeter and an ammeter, respectively.

次に、本実施例によるワイヤボンディング方法につい
て説明する。
Next, a wire bonding method according to the present embodiment will be described.

先ず、本実施例によるワイヤボンディング方法による
と、ワイヤボンディング装置11の第1ボンディング機構
11Aによる裸ワイヤ7のボンディングの終了後に、ワイ
ヤボンディング装置11の第2ボンディング機構11Bによ
る被覆ワイヤ6のボンディングが行われる。
First, according to the wire bonding method according to the present embodiment, the first bonding mechanism of the wire bonding apparatus 11 is used.
After the completion of the bonding of the bare wire 7 by 11A, the bonding of the covered wire 6 by the second bonding mechanism 11B of the wire bonding apparatus 11 is performed.

この場合に、前記したようにワイヤボンディング装置
11の第1ボンディング機構11Aは、第2ボンディング機
構11Bとほぼ同様な構成であるため、該第1ボンディン
グ機構11Aによる裸ワイヤ7のボンディング方法は、第
2ボンディング機構11Bを示す第4図などに基づいてそ
の符号を参酌しつつ、以下、この概略を説明する。
In this case, as described above, the wire bonding apparatus
Since the first bonding mechanism 11A of 11 has substantially the same configuration as the second bonding mechanism 11B, the method of bonding the bare wire 7 by the first bonding mechanism 11A is described in FIG. 4 showing the second bonding mechanism 11B. Hereinafter, the outline will be described with reference to the reference numerals.

第3図に示す搬送ライン12の左端側に供給されたリー
ドフレーム10は、図示しない搬送機構によって第1ボン
ディング機構11Aのボンディングステージ15上に載置さ
れる。
The lead frame 10 supplied to the left end side of the transfer line 12 shown in FIG. 3 is placed on the bonding stage 15 of the first bonding mechanism 11A by a transfer mechanism (not shown).

なお、このリードフレーム10の下側には、第2図に示
すように半導体チップ2が絶縁体3を介して既に装着さ
れている。
The semiconductor chip 2 is already mounted on the lower side of the lead frame 10 via the insulator 3 as shown in FIG.

次いで、このボンディングステージ15上にリードフレ
ーム10が載置された状態でXYステージ14が作動される。
このXYステージ14の作動によりボンディングヘッド13が
所定量だけ移動され、ボンディングツール33が半導体チ
ップ2の直上に位置した状態となる。
Next, the XY stage 14 is operated while the lead frame 10 is mounted on the bonding stage 15.
By the operation of the XY stage 14, the bonding head 13 is moved by a predetermined amount, and the bonding tool 33 is positioned immediately above the semiconductor chip 2.

この状態で第9図に示す駆動源56が作動し、吸引管51
が同図矢印A方向に移動してボンディングツール33の先
端がカバー47によって覆われた状態となる。
In this state, the drive source 56 shown in FIG.
Moves in the direction of arrow A in the same figure, and the tip of the bonding tool 33 is covered by the cover 47.

次に、第12図に示すように、アーク発生装置40に−10
00〜−3000〔V〕程度の高電圧が印加され、これに接続
される電気トーチ41とボンディングツール33より突出さ
れた金属線からなる裸ワイヤ7の先端との間にアークAc
が発生される。このアークAcの作用によって裸ワイヤ7
の先端が溶融されて球状の金属ボールが形成される。
Next, as shown in FIG.
A high voltage of about 00 to -3000 [V] is applied, and an arc Ac is applied between the electric torch 41 connected thereto and the tip of the bare wire 7 made of a metal wire protruding from the bonding tool 33.
Is generated. By the action of this arc Ac, the bare wire 7
Is melted to form a spherical metal ball.

このようにして、裸ワイヤ7の先端に金属ボールが形
成された後、駆動源56が再び作動されて、吸引管51が回
動し、ボンディングツール33の周囲よりカバー47が離脱
して、ボンディングツール33が開放状態となる。
After the metal ball is formed at the end of the bare wire 7 in this manner, the driving source 56 is operated again, the suction tube 51 is rotated, and the cover 47 is detached from the periphery of the bonding tool 33, and the bonding is performed. The tool 33 is opened.

この状態でボンディングヘッド13のサーボモータ26が
所定量だけを作動されてボールねじ機構27が下方に移動
されると、ボンディングツール33は半導体チップ2上の
所定のボンディングパッド5上に着地する。
In this state, when the servo motor 26 of the bonding head 13 is operated by a predetermined amount and the ball screw mechanism 27 is moved downward, the bonding tool 33 lands on a predetermined bonding pad 5 on the semiconductor chip 2.

前記着地状態を維持したまま、制御部16の制御によっ
て超音波発振子34が作動されると、所定の超音波振動が
ボンディングアーム30よりボンディングツール33に対し
て伝えられる。
When the ultrasonic oscillator 34 is operated under the control of the control unit 16 while maintaining the landing state, predetermined ultrasonic vibration is transmitted from the bonding arm 30 to the bonding tool 33.

このとき、上下動ブロック24の作動による付勢力と、
前記超音波振動と、前記加熱の相乗効果によって裸ワイ
ヤ7の金属ボールは前記ボンディングパッド5に対して
接合状態となる(第1ボンディング)。
At this time, the urging force due to the operation of the vertical movement block 24,
The metal ball of the bare wire 7 is joined to the bonding pad 5 by the synergistic effect of the ultrasonic vibration and the heating (first bonding).

次に、サーボモータ26が駆動されると、ボンディング
ツール33は半導体チップ2の上方に上昇する。さらにXY
ステージ14が作動されると、前記ボンディングツール33
は、その先端より裸ワイヤ7をたぐり出しながら移動し
てインナーリード4の所定部位の直上に達する。
Next, when the servo motor 26 is driven, the bonding tool 33 moves up above the semiconductor chip 2. Further XY
When the stage 14 is operated, the bonding tool 33
Moves while piercing the bare wire 7 from its tip and reaches just above a predetermined portion of the inner lead 4.

次いで、サーボモータ26が作動すると、ボンディング
ツール33は、前記インナーリード4の所定部位上に着地
する。
Next, when the servomotor 26 operates, the bonding tool 33 lands on a predetermined portion of the inner lead 4.

そして、ボンディングツール33に対して伝えられた所
定の長音波振動と、XYステージ14のインナーリード4に
対する加熱との相乗効果によって、裸ワイヤ7の先端部
がインナーリード4の表面に対して接合される。
The distal end of the bare wire 7 is joined to the surface of the inner lead 4 by the synergistic effect of the predetermined long-wave vibration transmitted to the bonding tool 33 and the heating of the inner lead 4 of the XY stage 14. You.

裸ワイヤ7のワイヤボンディング工程は、以上のよう
にして、終了する。
The wire bonding step of the bare wire 7 ends as described above.

次に、ワイヤボンディング装置11の第2ボンディング
機構11Bによる被覆ワイヤ6のボンディング工程につい
て説明する。
Next, the step of bonding the covered wire 6 by the second bonding mechanism 11B of the wire bonding apparatus 11 will be described.

先ず、前記第1ボンディング機構11Aにより裸ワイヤ
7のワイヤボンディング工程が終了したリードフレーム
10は、第1ボンディング機構11Aのボンディングステー
ジ15上から図示しない搬送機構により、第4図に示すよ
うに、第2ボンディング機構11Bのボンディングステー
ジ15上に載置される。
First, the lead frame in which the wire bonding step of the bare wire 7 has been completed by the first bonding mechanism 11A
4 is mounted on the bonding stage 15 of the second bonding mechanism 11B by a transport mechanism (not shown) from above the bonding stage 15 of the first bonding mechanism 11A, as shown in FIG.

次いで、この第2ボンディング機構11Bのボンディン
グステージ15上にリードフレーム10が載置された状態で
XYステージ14が作動される。このXYステージ14の作動に
よりボンディングヘッド13が所定量だけ移動され、ボン
ディングツール33が半導体チップ2の直上に位置した状
態となる。
Next, with the lead frame 10 placed on the bonding stage 15 of the second bonding mechanism 11B,
The XY stage 14 is operated. By the operation of the XY stage 14, the bonding head 13 is moved by a predetermined amount, and the bonding tool 33 is positioned immediately above the semiconductor chip 2.

この状態で第9図に示す駆動源56が作動して吸引管51
が同図矢印A方向に移動してボンディングツール33の先
端がカバー47によって覆われた状態となる。
In this state, the drive source 56 shown in FIG.
Moves in the direction of arrow A in the same figure, and the tip of the bonding tool 33 is covered by the cover 47.

次に、第12図に示すように、アーク発生装置40に−10
00〜−3000〔V〕程度の高電圧が印加され、これに接続
される電気トーチ41とボンディングツール33より突出さ
れた被覆ワイヤ6の金属線6Bの先端との間にアークAcが
発生される。このアークAcの作用によって金属線6Bの先
端が溶融されて球状の金属ボール6Cが形成される。この
とき、前記アークAcの熱によって被覆ワイヤ6の被覆膜
6Aがそのワイヤ先端方向より溶け上がり、この部分の被
覆膜6Aが除去され、金属線6Bの表面が露出された状態と
なる。
Next, as shown in FIG.
A high voltage of about 00 to -3000 [V] is applied, and an arc Ac is generated between the electric torch 41 connected thereto and the tip of the metal wire 6B of the covering wire 6 protruding from the bonding tool 33. . By the action of the arc Ac, the tip of the metal wire 6B is melted to form a spherical metal ball 6C. At this time, the coating film of the coating wire 6 is formed by the heat of the arc Ac.
6A melts from the direction of the wire tip, the coating film 6A in this portion is removed, and the surface of the metal wire 6B is exposed.

前記金属ボール6Cの形成は、できる限り短時間で行わ
れることが望ましい。またこのとき、高エネルギー(高
電流、高電圧)によって金属ボール6Cの形成を行うこと
によって、被覆ワイヤ6の被覆膜6Aの溶け上がり量も少
なくすることができる。このように、金属ボール6Cの形
成を短時間かつ高エネルギーで行うことは、アークAcの
発生状態を安定させることを意味する。本実施例では、
前述の如く、電気トーチ41を−1000〜−3000〔V〕程度
の負電位とした状態で、一方の被覆ワイヤ6の金属線6B
が基準電位GND(=0〔V〕)で固定・保持されている
ため、前記アークAcも安定しており、溶け上がり量の増
大・ばらつき等が抑制される。
It is desirable that the formation of the metal ball 6C be performed in as short a time as possible. At this time, by forming the metal balls 6C with high energy (high current, high voltage), the amount of the coating film 6A of the coating wire 6 that has melted can be reduced. Performing the formation of the metal ball 6C in a short time and with high energy in this way means stabilizing the state of the arc Ac generation. In this embodiment,
As described above, with the electric torch 41 at a negative potential of about -1000 to -3000 [V], the metal wire 6B
Is fixed and held at the reference potential GND (= 0 [V]), the arc Ac is also stable, and the increase and dispersion of the melting amount are suppressed.

さらに、前記金属ボール6Cの形成時において、カバー
47で囲まれたボンディング空間に対して流体吹付ノズル
52を通じて冷却流体CGsが前記被覆ワイヤ6の被覆膜6A
の溶け上がり部分に対して吹き付けられている。この冷
却流体CGsの吹付によって、溶け上がった被覆膜6Aが飛
散され、電気トーチ41および吸引管51を通じて吸引装置
50に吸引されて系外部に除去される。
Further, when forming the metal ball 6C, the cover
Fluid spray nozzle for bonding space surrounded by 47
The cooling fluid CGs passes through the coating film 6A of the coating wire 6 through 52.
It is sprayed on the melted part. By spraying the cooling fluid CGs, the melted coating film 6A is scattered, and the suction device is passed through the electric torch 41 and the suction pipe 51.
It is sucked by 50 and removed outside the system.

この流体吹付ノズル52からの冷却流体CGsは、第12図
に示す冷却装置60によってたとえば約−10〜0℃程度に
冷却されており、このときの流体吹付ノズル52からの冷
却流体CGsが低温である程、被覆ワイヤ6の溶け上がり
量は小さくなる。すなわち、冷却装置60で冷却された冷
却流体CGsは、被覆ワイヤ6の金属線6B、被覆膜6Aおよ
びボンディングツール33を積極的に冷却することができ
るため、他の被覆膜6A部分に影響を与えることなく、ア
ークAcの発生部分のみの被覆膜6Aを溶融することがで
き、被覆膜6Aの溶け上がり量の制御が可能である。
The cooling fluid CGs from the fluid spray nozzle 52 is cooled to, for example, about −10 to 0 ° C. by the cooling device 60 shown in FIG. 12, and the cooling fluid CGs from the fluid spray nozzle 52 at this time is at a low temperature. To some extent, the amount of the covered wire 6 melted is reduced. That is, the cooling fluid CGs cooled by the cooling device 60 can actively cool the metal wire 6B, the coating film 6A, and the bonding tool 33 of the coating wire 6, and thus affect the other coating film 6A. The coating film 6A only in the portion where the arc Ac is generated can be melted without giving the effect, and the amount of the coating film 6A that has melted can be controlled.

以上のようにして金属ボール6Cが形成された後、駆動
源56が再び作動されて、吸引管51が回動し、ボンディン
グツール33の周囲よりカバー47が離脱して、ボンディン
グツール33が開放状態となる。
After the metal ball 6C is formed as described above, the drive source 56 is operated again, the suction pipe 51 rotates, the cover 47 is detached from the periphery of the bonding tool 33, and the bonding tool 33 is opened. Becomes

この状態でボンディングヘッド13のサーボモータ26が
所定量だけ作動されてボールねじ機構27が下方に移動さ
れると、ボンディングツール33は半導体チップ2上の所
定のボンディングパッド5上に着地する。
In this state, when the servomotor 26 of the bonding head 13 is operated by a predetermined amount to move the ball screw mechanism 27 downward, the bonding tool 33 lands on a predetermined bonding pad 5 on the semiconductor chip 2.

前記着地状態を維持したまま、制御部16の制御によっ
て超音波発振子34が作動されると(第1の超音波振動の
印加)、所定の超音波振動がボンディングアーム30より
ボンディングツール33に対して伝えられる。
When the ultrasonic oscillator 34 is operated under the control of the control unit 16 while maintaining the landing state (application of the first ultrasonic vibration), predetermined ultrasonic vibration is transmitted from the bonding arm 30 to the bonding tool 33. Conveyed.

このとき、上下動ブロック24の作動による付勢力と、
前記超音波振動と、前記リードフレーム10に対する加熱
の相乗効果によって金属ボール6Cは前記ボンディングパ
ッド5に対して接合状態となる(第1ボンディング)。
At this time, the urging force due to the operation of the vertical movement block 24,
The metal ball 6C is joined to the bonding pad 5 by a synergistic effect of the ultrasonic vibration and the heating of the lead frame 10 (first bonding).

次に、制御部16の制御によって超音波発振子34の超音
波エネルギーが初期値に戻され(第13図参照)、サーボ
モータ26が駆動されると、ボンディングツール33は半導
体チップ2の上方に上昇する。さらにXYステージ14が作
動されると、前記ボンディングツール33は、第6図の2
点鎖線で示す経路をその先端より被覆ワイヤ6をたぐり
出しながらインナーリード4Bを飛び越えるように移動し
てインナーリード4の所定部位の直上に達する。この
「所定部位」とは、ここでは、インナーリード4の表面
において前述の凹凸面rが形成されている部位を示して
いる。
Next, the ultrasonic energy of the ultrasonic oscillator 34 is returned to the initial value under the control of the control unit 16 (see FIG. 13), and when the servomotor 26 is driven, the bonding tool 33 is moved above the semiconductor chip 2. To rise. When the XY stage 14 is further operated, the bonding tool 33 moves to the position 2 in FIG.
A path indicated by a dashed line is moved so as to jump over the inner lead 4B while protruding the covering wire 6 from the end thereof, and reaches just above a predetermined portion of the inner lead 4. Here, the “predetermined portion” indicates a portion where the above-mentioned uneven surface r is formed on the surface of the inner lead 4.

なお、ボンディングツール33の移動の際に、超音波発
振子34による超音波エネルギーは継続させておいてもよ
い。
The ultrasonic energy generated by the ultrasonic oscillator 34 may be kept during the movement of the bonding tool 33.

超音波エネルギーの印加を継続しておくことによっ
て、ボンディングツール33内での被覆ワイヤ6の吸着が
防止され、ボンディングツール33の先端からのワイヤ送
りが円滑になるため、前記被覆ワイヤ6の吸着に起因す
る被覆ワイヤ6の曲がり等の変形が防止され、ループ異
常も抑制される。
By continuing the application of the ultrasonic energy, the suction of the coated wire 6 in the bonding tool 33 is prevented, and the wire feed from the tip of the bonding tool 33 is smooth. Deformation such as bending of the covered wire 6 due to the occurrence is prevented, and loop abnormalities are also suppressed.

この状態で、サーボモータ26が作動すると、ボンディ
ングツール33は、前記インナーリード4の凹凸面r上に
着地する。次に、制御部16の制御によって超音波発振子
34が作動されると(第2の超音波振動の印加)、ボンデ
ィングツール33の先端より導出された被覆ワイヤ6の腹
部は前記凹凸面rと摺接され、この部分の被覆膜6Aが機
械的に破壊・除去されて金属線6Bが露出された状態とな
る。
When the servo motor 26 operates in this state, the bonding tool 33 lands on the uneven surface r of the inner lead 4. Next, the ultrasonic oscillator is controlled by the control unit 16.
When the 34 is actuated (the application of the second ultrasonic vibration), the abdomen of the covering wire 6 led out from the tip of the bonding tool 33 is slid in contact with the uneven surface r, and the covering film 6A in this portion is mechanically The metal wire 6B is exposed and is destroyed.

前記第2の超音波振動を継続した状態のまま、XYステ
ージ14が作動されてボンディングツール33がインナーリ
ード4上を外方(第6図右方向)に移動されると、制御
部16の制御により超音波発振子34の超音波エネルギーの
印加状態が切り換えられ(第3の超音波振動)、この超
音波振動と、XYエネルギー14上のインナーリード4に対
する加熱との相乗効果によって、露出された金属線6Bの
部分がインナーリード4の表面に対して接合される。
When the XY stage 14 is operated and the bonding tool 33 is moved outward (to the right in FIG. 6) on the inner lead 4 while the second ultrasonic vibration is continued, the control of the controller 16 is performed. As a result, the application state of the ultrasonic energy of the ultrasonic oscillator 34 is switched (third ultrasonic vibration), and the ultrasonic vibration is exposed by a synergistic effect of the ultrasonic vibration and the heating of the inner lead 4 on the XY energy 14. The portion of the metal wire 6B is joined to the surface of the inner lead 4.

以上、説明した第1(S1),第2(S2)および第3
(S3)の超音波振動による超音波エネルギーの推移を示
したものが第13図(a)および(b)である。同図にお
いて、第1および第3の超音波振動(S1,S3)は、金属
線6Bとボンディングパッド5あるいはインナーリード4
との接合に必要なものであり、第2の超音波振動(S2)
は、被覆膜6Aの破壊において必要なものである。本発明
者等の研究によれば、被覆膜6Aの破壊・除去にとって必
要な超音波エネルギーは、必ずしも接合に必要な超音波
エネルギーのレベルのものでなく、超音波周波数等につ
いても接合時のそれに較べて低周波のものが効果的であ
ることが判明している。
The first (S1), second (S2) and third
FIGS. 13 (a) and 13 (b) show the transition of the ultrasonic energy due to the ultrasonic vibration of (S3). In the figure, the first and third ultrasonic vibrations (S1, S3) are formed by connecting a metal wire 6B to a bonding pad 5 or an inner lead 4.
Required for bonding with the second ultrasonic vibration (S2)
Is necessary for breaking the coating film 6A. According to the study of the present inventors, the ultrasonic energy required for the destruction and removal of the coating film 6A is not always at the level of the ultrasonic energy required for the bonding, and the ultrasonic frequency and the like at the time of the bonding are also not considered. Low frequency ones have been found to be more effective.

したがって、本実施例では、同図に示すように超音波
振動の印加目的に最適な超音波エネルギー出力とするよ
うに超音波発振子34を制御することによって、効率的な
被覆膜6Aの除去および金属線6Bとボンディングパッド5
およびインナーリード4との接合が可能となっている。
なお、同図においては、第1と第3との超音波振動(S
1,S3)における超音波エネルギーのレベルを等しく設定
してあるが、加熱等による温度条件に対応して、異なる
超音波エネルギーのレベルに変更してもよい。
Therefore, in the present embodiment, as shown in the figure, by controlling the ultrasonic oscillator 34 so as to obtain the optimum ultrasonic energy output for the purpose of applying the ultrasonic vibration, the efficient removal of the coating film 6A is achieved. And metal wire 6B and bonding pad 5
And the inner lead 4 can be joined.
In the figure, the first and third ultrasonic vibrations (S
Although the levels of the ultrasonic energy in (1, S3) are set to be equal, the level of the ultrasonic energy may be changed to a different level according to the temperature condition due to heating or the like.

このように、本実施例では制御部16によって超音波発
振子34の超音波エネルギーを可変に制御することによっ
て、被覆膜6Aの効率的な除去およびボンディング信頼性
の向上を図ることが可能となっている。
As described above, in this embodiment, by controlling the ultrasonic energy of the ultrasonic oscillator 34 variably by the control unit 16, it is possible to efficiently remove the coating film 6A and improve the bonding reliability. Has become.

また、本実施例ではさらに、インナーリード4上にお
いて、被覆膜6Aの除去を行う部位と接合を行う部位とが
別部位であることによって、接合部位が清浄に維持さ
れ、被覆膜6A片等の汚染によるボンディング不良が防止
されている。
Further, in the present embodiment, since the portion where the coating film 6A is removed and the portion where the bonding is performed are different portions on the inner lead 4, the bonding portion is kept clean, and the coating film 6A Bonding failure due to contamination such as is prevented.

さらに、被覆膜6Aの除去を行う際に、当該インナーリ
ード4の表面が凹凸面rで構成されていることによっ
て、被覆膜6Aの残着を確実に防止でき、金属線6Bとイン
ナーリード4との接合強度を高めることができる。
Further, when the coating film 6A is removed, since the surface of the inner lead 4 is constituted by the uneven surface r, the remaining of the coating film 6A can be reliably prevented, and the metal wire 6B and the inner lead can be removed. 4 can be increased in bonding strength.

前記のようなワイヤボンディング工程の完了後、前記
リードフレーム10は図示されない金型内に載置され、こ
の金型内にエポキシ樹脂等の溶融樹脂が高圧注入される
ことによって第1図に示すような樹脂封止型の半導体装
置1のパッケージ本体8が形成される。このとき、特に
前記第2ボンディングにおいて、被覆膜6Aの剥離が不完
全でインナーリード4の表面に被覆膜6Aが残着したまま
の状態で金属線6Bとインナーリード4との接合が行われ
ている場合には、前記溶融樹脂の注入圧力に伴ってワイ
ヤ流れあるいは被覆ワイヤ6の断線を生じる可能性があ
る。この点、本実施例においては、前記の如く超音波振
動の印加制御およびインナーリード4表面の凹凸面rへ
の摺接による被覆膜6Aの破壊・除去によって被覆膜6Aが
ほぼ完全に剥離されているため、露出された金属線6Bと
インナーリード4との接合が確実に行われており、前記
のワイヤ流れおよび被覆ワイヤ6の断線が有効に防止さ
れている。
After the completion of the wire bonding process as described above, the lead frame 10 is placed in a mold (not shown), and a molten resin such as an epoxy resin is injected into the mold at a high pressure, as shown in FIG. The package body 8 of the resin-sealed semiconductor device 1 is formed. At this time, particularly in the second bonding, the bonding between the metal wire 6B and the inner lead 4 is performed in a state where the coating film 6A is incompletely peeled and the coating film 6A remains on the surface of the inner lead 4. In this case, there is a possibility that a wire flow or a breakage of the coated wire 6 may occur with the injection pressure of the molten resin. In this regard, in this embodiment, as described above, the coating film 6A is almost completely peeled off by the control of the application of the ultrasonic vibration and the destruction / removal of the coating film 6A by the sliding contact with the uneven surface r of the inner lead 4 surface. Therefore, the exposed metal wire 6B and the inner lead 4 are securely joined, and the wire flow and the breakage of the coating wire 6 are effectively prevented.

このようにして形成された溶融樹脂が硬化された後、
パッケージ本体8の形成されたリードフレーム10が金型
より取り出される。
After the molten resin thus formed is cured,
The lead frame 10 on which the package body 8 is formed is taken out of the mold.

次に、前記パッケージ本体8の側面より突出されたア
ウターリード9が加工・成形されることによって第1図
に示す樹脂封止型の半導体装置1が得られる。
Next, a resin-sealed semiconductor device 1 shown in FIG. 1 is obtained by processing and molding the outer leads 9 protruding from the side surfaces of the package body 8.

〔実施例2〕 第14図は本発明の他の実施例である半導体装置を示す
部分的平面図である。
Embodiment 2 FIG. 14 is a partial plan view showing a semiconductor device according to another embodiment of the present invention.

この実施例2の半導体装置1は、第14図に示すリード
フレーム10によって形成される。
The semiconductor device 1 of the second embodiment is formed by the lead frame 10 shown in FIG.

リードフレーム10は、タブ吊りリード10Bによってそ
のほぼ中央に支持されたタブ10Cと、このタブ10Cを中心
として該タブ10Cと非接触状態で平面四方向に夫々延設
されるインナーリード4(外部電極)とを有している。
The lead frame 10 includes a tab 10C supported substantially at the center thereof by a tab suspension lead 10B, and inner leads 4 (external electrodes) extending from the tab 10C in four plane directions in a non-contact state with the tab 10C. ).

各インナーリード4は同図の外周部位において図示さ
れないフレーム枠によって互いに接続された状態とされ
ている。
The respective inner leads 4 are connected to each other by a frame (not shown) at the outer peripheral portion in FIG.

実施例2の半導体装置1は、このようなリードフレー
ム10が用いられてパッケージ本体8が樹脂モールドによ
って形成され、該パッケージ本体8の四側面からは、そ
の外部においてクランク状(ガルウィング状)に折り曲
げ加工されるアウターリード(図示せず)が突出されて
いる。
In the semiconductor device 1 according to the second embodiment, the package body 8 is formed by resin molding using such a lead frame 10, and the four sides of the package body 8 are bent outside in a crank shape (gull wing shape). An outer lead (not shown) to be processed is projected.

前記パッケージ本体8内の中央に埋設されたタブ10C
上には、銀ペーストなどの接合剤を介して半導体チップ
2が装着されている。
Tab 10C embedded in the center of the package body 8
On the upper side, the semiconductor chip 2 is mounted via a bonding agent such as a silver paste.

半導体チップ2上に形成されたボンディングパッド5
とインナーリード4とは、ループ状に張設された被覆ワ
イヤ6と裸ワイヤ7とによって導通された構造とされて
いる。
Bonding pad 5 formed on semiconductor chip 2
The inner lead 4 has a structure in which conduction is provided by a covering wire 6 and a bare wire 7 stretched in a loop shape.

半導体チップ2上のボンディングパッド5は、該半導
体チップ2の四側縁に夫々沿って2列に交互に千鳥状に
配置され、他方、インナーリード4はその先端が半導体
チップ2の四側縁の外側に夫々沿って2列に千鳥状に位
置するように配置されている。
The bonding pads 5 on the semiconductor chip 2 are alternately arranged in two rows along the four side edges of the semiconductor chip 2 in a staggered manner, while the inner leads 4 have tips at the four side edges of the semiconductor chip 2. It is arranged so that it may be located in two rows along the outside in a staggered manner.

実施例2の半導体装置1は、このような配置により、
各インナーリード4の先端のワイヤ結線点4Cとこれに対
応するボンディングパッド5との間隔が短距離l1と長距
離l2とに半導体チップ2の四側縁に沿って夫々交互に位
置されるように形成されている。
The semiconductor device 1 of the second embodiment has such an arrangement,
They are located respectively alternately along the interval four-side edges of the semiconductor chip 2 to the short-range l 1 and long-distance l 2 between the bonding pads 5 corresponding thereto and wire connection point 4C of the tip of each inner lead 4 It is formed as follows.

前記裸ワイヤ7は、短距離l1の間隔で互いに対応して
いるインナーリード4の先端のワイヤ結線点4Cとこれに
対応するボンディングパッド5とに架設され、他方、前
記被覆ワイヤ6は、長距離l2の間隔で互いに対応してい
るインナーリード4の先端のワイヤ結線点4Cとこれに対
応するボンディングパッド5とに架設されている。
The bare wire 7 is bridged and the bonding pad 5 corresponding thereto and wire connection point 4C of the tip of the inner lead 4 which correspond to each other at intervals of a short distance l 1, while the covering wire 6 has a length distance l 2 of being bridged and the bonding pad 5 corresponding thereto and the tip of the wire connection point 4C of the inner lead 4 which correspond to each other at intervals.

このため、被覆ワイヤ6は裸ワイヤ7に比べ長距離と
されている。
For this reason, the covered wire 6 has a longer distance than the bare wire 7.

したがって、被覆ワイヤ6は、裸ワイヤ7に比べ長距
離とされ変形量が大きいので、ワイヤ流れなどにより、
裸ワイヤ7,半導体チップ2,タブ吊りリード10B,タブ10C
などに接触しやすいが、該被覆ワイヤ6は絶縁膜6Aによ
って被覆されているので、そのような接触に起因する短
絡が防止される。
Therefore, the covered wire 6 is longer than the bare wire 7 and has a larger deformation amount.
Bare wire 7, Semiconductor chip 2, Tab suspension lead 10B, Tab 10C
However, since the covered wire 6 is covered with the insulating film 6A, a short circuit due to such contact is prevented.

また、このような被覆ワイヤ6による短絡の防止によ
り、千鳥状に配置されるボンディングパッド5相互間の
ピッチやインナーリード4相互間のピッチを更に狭小化
することが可能とされるので、半導体装置の高集積化,
高機能化の向上を図ることができる。
Further, by preventing such a short circuit by the covering wire 6, the pitch between the bonding pads 5 arranged in a staggered manner and the pitch between the inner leads 4 can be further reduced, so that the semiconductor device can be formed. High integration of
Higher functionality can be improved.

また、実施例2においては、前記した実施例1と同様
に、ワイヤが被覆ワイヤ6と裸ワイヤ7とによって形成
されていることにより、ボンディングの作業性や効率を
低下させることなく前記した効果を得ることができ、更
に、それらのワイヤボンディングを前記した実施例1と
同様な方法や装置によって行うことが可能されるので、
そのワイヤボンディング技術や半導体装置の製造方法に
ついても前記した実施例1と同様な効果を得ることがで
きる。
Further, in the second embodiment, as in the first embodiment, since the wire is formed by the covering wire 6 and the bare wire 7, the above-described effect can be obtained without lowering the workability and efficiency of the bonding. Since the wire bonding can be performed by the same method and apparatus as in the first embodiment,
The same effects as those of the first embodiment can be obtained with respect to the wire bonding technique and the semiconductor device manufacturing method.

〔実施例3〕 第15図は本発明の他の実施例である半導体装置を示す
概略的平面図である。
Third Embodiment FIG. 15 is a schematic plan view showing a semiconductor device according to another embodiment of the present invention.

この実施例3の半導体装置1は、DAT(デジタルオー
ディオテープ)用信号処理の半導体装置とされ、Bipチ
ップ2A(第1半導体チップ2)およびCMOSチップ2B(第
2半導体チップ2)が単一の樹脂モールドからなる樹脂
封止体8A内に併置されて封止されている。
The semiconductor device 1 according to the third embodiment is a semiconductor device for signal processing for a DAT (digital audio tape), and a single Bip chip 2A (first semiconductor chip 2) and a single CMOS chip 2B (second semiconductor chip 2) are used. It is sealed by being juxtaposed in a resin sealing body 8A made of a resin mold.

互いにほぼ対向的に複数配置されたBipチップ2Aボン
ディングパッド5A(第1電極)およびCMOSチップ2Bのボ
ンディングパッド5B(第2電極)は、被覆ワイヤ6と裸
ワイヤ7とによって電気的に結線され、この被覆ワイヤ
6と裸ワイヤ7とは互いに平行して第15図の上下方向に
沿って交互に配置されている。
A plurality of Bip chips 2A bonding pads 5A (first electrodes) and a plurality of bonding pads 5B (second electrodes) of the CMOS chip 2B are electrically connected to each other by a covering wire 6 and a bare wire 7, The coated wires 6 and the bare wires 7 are alternately arranged in parallel with each other along the vertical direction in FIG.

すなわち、互いに隣接するボンディングパッド5Aない
しボンディングパッド5Bに結線されるワイヤの一方が被
覆ワイヤ6に、他方が裸ワイヤ7によって形成されてい
る。
That is, one of the wires connected to the bonding pads 5A and 5B adjacent to each other is formed by the covering wire 6, and the other is formed by the bare wire 7.

この実施例2の半導体装置は、Bipチップ2AによりAud
io信号をA/D変換しているが、デジタル出力は3縦積分
によるPWMであり、CMOSチップ2Bにより信号処理して完
全なデジタル信号にしている。
The semiconductor device of the second embodiment uses an Aud
Although the io signal is A / D converted, the digital output is PWM by three longitudinal integration, and the signal is processed by the CMOS chip 2B to be a complete digital signal.

この場合に、Bipチップ2AからCMOSチップ2Bへのライ
ンに寄生容量やノイズがあると、ジッタが生じ、精度が
低下するが、Bipチップ2AとCMOSチップ2B間が被覆ワイ
ヤ6によってボンディングされているので、その弊害を
軽減することが可能とされている。
In this case, if there is a parasitic capacitance or noise in the line from the Bip chip 2A to the CMOS chip 2B, jitter occurs and the accuracy decreases, but the Bip chip 2A and the CMOS chip 2B are bonded by the covering wire 6. Therefore, it is possible to reduce the adverse effect.

なお、前記した場合に、被覆ワイヤ6と裸ワイヤ7と
は、Bipチップ2AとCMOSチップ2B間において互いに平行
してブリッジボンディングされているが、実施例3にお
いては、たとえば被覆ワイヤ6と裸ワイヤ7とが互いに
交差してクロスボンディングされている構成とすること
も可能である。
In the above case, the covered wire 6 and the bare wire 7 are bridge-bonded in parallel with each other between the Bip chip 2A and the CMOS chip 2B. In the third embodiment, for example, the covered wire 6 and the bare wire 7 may be cross-bonded so as to cross each other.

この実施例3によれば、特に、Bipチップ2AおよびCMO
Sチップ2Bの夫々のボンディングパッド5相互間の間隔
がインナーリード(図示せず)相互間のピッチやこのイ
ンナーリードに接続されるBipチップ2A上ないしCMOSチ
ップ2B上のボンディングパッド間隔に比べ、通常狭小と
されるため、ワイヤショットなどが生じやすいが、その
おそれがある個所のワイヤの一方が被覆ワイヤ6によっ
て形成されていることにより、ワイヤショットを確実に
防止することができる。
According to the third embodiment, in particular, the Bip chip 2A and the CMO
The distance between the bonding pads 5 of the S chip 2B is usually smaller than the pitch between the inner leads (not shown) and the bonding pad on the Bip chip 2A or the CMOS chip 2B connected to the inner leads. Since the width is reduced, a wire shot or the like is likely to occur, but the wire shot can be reliably prevented by forming one of the wires where there is a possibility that the wire is formed by the covering wire 6.

〔実施例4〕 第16図は本発明の他の実施例である半導体装置を示す
平面図である。
Embodiment 4 FIG. 16 is a plan view showing a semiconductor device according to another embodiment of the present invention.

この実施例4の半導体装置1は、樹脂封止形の半導体
装置とされ、半導体チップ2のボンディングパッド5と
インナーリード4とを結線する複数のワイヤのうち、タ
ブ吊りリード10B上を跨ぐワイヤが前記被覆ワイヤ6に
よって形成されている。
The semiconductor device 1 of the fourth embodiment is a resin-encapsulated semiconductor device, and among a plurality of wires connecting the bonding pad 5 of the semiconductor chip 2 and the inner lead 4, a wire straddling the tab suspension lead 10B is used. It is formed by the covering wire 6.

この実施例4の半導体装置によれば、タブ吊りリード
10B上を跨ぐワイヤが被覆ワイヤ6によって形成され、
この被覆ワイヤ6は、タブ吊りリード10B上を跨いでい
るが故に、他の裸ワイヤ7より長距離で変形量が大きい
ので、その短絡のおそれ多いタブ吊りリード10B個所な
どの短絡(タブショット)を確実に防止することができ
る。
According to the semiconductor device of the fourth embodiment, the tab suspension lead
A wire straddling 10B is formed by the coated wire 6,
Since the coated wire 6 straddles the tab suspension lead 10B, it has a longer deformation distance than the other bare wire 7 and therefore has a larger deformation amount. Can be reliably prevented.

〔実施例5〕 第17図は本発明の他の実施例である半導体装置を示す
平面図である。
Embodiment 5 FIG. 17 is a plan view showing a semiconductor device according to another embodiment of the present invention.

この実施例5の半導体装置1は、樹脂封止形の半導体
装置であって、半導体チップ2上の一辺側に配置された
ボンディングパッド5と、この半導体チップ2の他辺側
の外側に配置されたボンディングパッド5とを結線する
ワイヤが被覆ワイヤ6によって形成されている。
The semiconductor device 1 according to the fifth embodiment is a resin-encapsulated semiconductor device, in which a bonding pad 5 disposed on one side of the semiconductor chip 2 and a bonding pad 5 disposed outside the other side of the semiconductor chip 2 are disposed. A wire connecting the bonding pad 5 is formed by the covering wire 6.

この実施例5の半導体装置によれば、半導体チップ2
の一辺側に配置されたボンディングパッド5と、その一
辺側に隣接する半導体チップ2の他辺側に沿って配置さ
れたインナーリード4とを結線するワイヤが長距離であ
るために半導体チップ2などとの接触による短絡が生じ
やすいが、該ワイヤが被覆ワイヤ6で形成されているこ
とにより、そのような短絡を確実に防止することができ
る。
According to the semiconductor device of the fifth embodiment, the semiconductor chip 2
Since the wire connecting the bonding pad 5 arranged on one side of the semiconductor chip 2 and the inner lead 4 arranged along the other side of the semiconductor chip 2 adjacent to the one side is a long distance, the semiconductor chip 2 etc. Short-circuiting due to contact with the wire is likely to occur, but such a short-circuit can be reliably prevented by forming the wire with the covering wire 6.

以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
Although the invention made by the inventor has been specifically described based on the embodiment, the present invention is not limited to the embodiment, and it is needless to say that various modifications can be made without departing from the gist of the invention. Nor.

たとえば、前記実施例においては、インナーリード4
が外部電極とされているが、本発明における外部電極は
半導体装置1が搭載される基板に形成された配線でも良
い。
For example, in the above embodiment, the inner lead 4
Are external electrodes, but the external electrodes in the present invention may be wiring formed on a substrate on which the semiconductor device 1 is mounted.

また、前記実施例のワイヤボンディング方法およびそ
のワイヤボンディング装置11においては、リードフレー
ム10が搬送ライン12上を搬送されて第1ボンディング機
構11Aと第2ボンディング機構11Bとの各ボンディングス
テージ上において裸ワイヤ7と被覆ワイヤ6とのワイヤ
ボンディングが夫々行われる構成とされているが、リー
ドフレーム10が単数のボンディングステージ上において
第1ボンディング機構11Aと第2ボンディング機構11Bと
によって裸ワイヤ7と被覆ワイヤ6とのワイヤボンディ
ングが行われる構成、すなわち、リードフレーム10側が
移動することなく、第1ボンディング機構11Aおよび第
2ボンディング機構11B側がそのリードフレーム10に対
して移動することにより所定のワイヤボンディングが行
われる構成としても良い。
Further, in the wire bonding method and the wire bonding apparatus 11 of the above embodiment, the lead frame 10 is transported on the transport line 12, and the bare wire is placed on each bonding stage of the first bonding mechanism 11A and the second bonding mechanism 11B. The wire bonding between the bare wire 7 and the coated wire 6 is performed by the first bonding mechanism 11A and the second bonding mechanism 11B on a single bonding stage. That is, a predetermined wire bonding is performed by moving the first bonding mechanism 11A and the second bonding mechanism 11B with respect to the lead frame 10 without moving the lead frame 10 side. It is good also as composition.

また、前記実施例のワイヤボンディング方法およびそ
のワイヤボンディング装置11においては、ボンディング
ツール33としてキャピラリを用いた場合で図示したが、
これに限らずナイフ状のウェッジを用いてもよい。
In the wire bonding method and the wire bonding apparatus 11 of the above embodiment, the case where a capillary is used as the bonding tool 33 is illustrated,
The invention is not limited to this, and a knife-shaped wedge may be used.

〔発明の効果〕〔The invention's effect〕

本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
The effects obtained by the representative inventions among the inventions disclosed in the present application will be briefly described as follows.

すなわち、前記した請求項1記載の半導体装置によれ
ば、複数のワイヤのうち、一部のワイヤが絶縁性の被覆
膜で被覆された被覆ワイヤによって形成され、その被覆
ワイヤが半導体チップの上側に配置されたリード上を跨
いでいるワイヤ、すなわちそのリード上を跨いでいるが
故に、通常、他のワイヤより上方に位置され長距離で変
形量が大きくされるワイヤが被覆ワイヤとされているの
で、その短絡のおそれの多い個所の短絡を確実に防止す
ることができる。
In other words, according to the semiconductor device of the first aspect, a part of the plurality of wires is formed by the covering wire covered with the insulating covering film, and the covering wire is formed on the upper side of the semiconductor chip. The wire that straddles the lead arranged in the above, that is, the wire that straddles the lead and is usually located above the other wires and has a large deformation over a long distance is a covered wire. Therefore, it is possible to reliably prevent a short circuit at a place where the short circuit is likely to occur.

請求項3記載の半導体装置によれば、半導体チップ上
にその一側縁に沿って千鳥状に交互に2列配置された電
極と、その外部電極とがワイヤによって夫々結線され、
前記ワイヤのうち、前記内側の列の電極と前記外部電極
間のワイヤ、すなわち前記内側の列の電極に結線される
が故に、通常、長距離で変形量が大きくされるワイヤが
被覆ワイヤとされているので、千鳥状の電極配列におけ
るワイヤ間などの短絡を確実に防止することができると
ともに、その千鳥状の電極配列と短絡の防止とにより電
極間の狭小化を図ることができる。
According to the semiconductor device of the third aspect, electrodes arranged alternately in two rows on the semiconductor chip in a staggered manner along one side edge thereof and the external electrodes are connected by wires, respectively.
Of the wires, the wires between the electrodes in the inner row and the external electrodes, that is, wires that are connected to the electrodes in the inner row, so that the wire whose deformation amount is large over a long distance are usually covered wires. Therefore, a short circuit between the wires in the staggered electrode arrangement can be reliably prevented, and the staggered electrode arrangement and the prevention of the short circuit can narrow the electrodes.

請求項4記載の半導体装置によれば、半導体チップ上
にその一側縁に沿って配置された電極と、この半導体チ
ップの一側縁に沿ってその外側に千鳥状に交互に配置さ
れた外部電極の先端とがワイヤによって結線され、前記
ワイヤのうち、前記ワイヤのうち、長距離のワイヤが絶
縁性の被覆膜で被覆された被覆ワイヤによって形成され
ているので、千鳥状の外部電極配列におけるワイヤ間な
どの短絡を確実に防止することができるとともに、その
千鳥状の外部電極配列と短絡の防止とにより外部電極間
の狭小化を図ることができる。
According to the semiconductor device of the fourth aspect, the electrodes are arranged on the semiconductor chip along one side edge thereof and the external electrodes are alternately arranged along the one side edge of the semiconductor chip outside in a staggered manner. The tip of the electrode is connected by a wire, and among the wires, a long-distance wire is formed by a covering wire covered with an insulating covering film. In this case, the short circuit between the wires can be reliably prevented, and the staggered arrangement of the external electrodes and the prevention of the short circuit can reduce the distance between the external electrodes.

請求項5記載の半導体装置によれば、前記第1半導体
チップ上の一側縁に沿って配置された第1電極と、この
第1電極に所定の間隔をおいて対向して前記第2半導体
チップ上の一側縁に沿って配置された第2電極とが結線
され、互いに近接するワイヤの一方が被覆ワイヤに、他
方が裸ワイヤによって形成されていることにより、イン
ナーリードなどの外部電極相互間や、この外部電極に接
続される前記半導体チップの電極相互間の間隔に比べ、
通常、間隔が狭小とされる第1電極および第2電極に結
線されるが故に短絡のおそれの多い前記ワイヤ間などの
短絡を確実に防止することができる。
6. The semiconductor device according to claim 5, wherein the first electrode is arranged along one side edge on the first semiconductor chip, and the second semiconductor is opposed to the first electrode at a predetermined interval. A second electrode arranged along one side edge on the chip is connected, and one of the wires adjacent to each other is formed by a covering wire, and the other is formed by a bare wire. And the distance between the electrodes of the semiconductor chip connected to this external electrode,
Normally, a short circuit between the wires and the like, which is likely to be short-circuited because it is connected to the first electrode and the second electrode whose intervals are small, can be reliably prevented.

請求項6記載の半導体装置によれば、半導体チップ上
の電極とこの電極に対応した外部電極とを結線する複数
のワイヤのうち、一部のワイヤが被覆ワイヤによって形
成され、その被覆ワイヤがタブ吊りリード上を跨ぐワイ
ヤ、すなわちそのタブ吊りリード上を跨いでいるが故
に、通常、他のワイヤより長距離で変形量が大きくされ
るワイヤが被覆ワイヤとされているので、その短絡のお
それの多い個所の短絡を確実に防止することができる。
According to the semiconductor device of the sixth aspect, of the plurality of wires connecting the electrodes on the semiconductor chip and the external electrodes corresponding to the electrodes, some of the wires are formed by the covering wire, and the covering wire is formed by the tab. Because the wire straddling the suspension lead, that is, straddling the tab suspension lead, the wire whose deformation is larger at a longer distance than other wires is generally used as the covering wire, and there is a risk of short-circuiting. Short circuits at many locations can be reliably prevented.

請求項7記載の半導体装置によれば、半導体チップ上
の電極とこの電極に対応した外部電極とを結線する複数
のワイヤのうち、一部のワイヤが被覆ワイヤによって形
成され、その被覆ワイヤが半導体チップ上の一辺側に配
置された電極と、前記半導体チップの他辺側の外側に配
置された電極とを結線するワイヤ、すなわち半導体チッ
プの一辺側と他辺側の外側とわたるが故に、通常、他の
ワイヤより長距離で変形量が大きくされるワイヤが被覆
ワイヤとされているので、その短絡のおそれの多い個所
の短絡を確実に防止することができる。
According to the semiconductor device of the seventh aspect, of the plurality of wires connecting the electrodes on the semiconductor chip and the external electrodes corresponding to the electrodes, some of the wires are formed by the coated wires, and the coated wires are formed of the semiconductor. A wire connecting the electrode arranged on one side of the chip and the electrode arranged outside the other side of the semiconductor chip, that is, because the wire extends between the one side and the outside of the other side of the semiconductor chip, Since the wire whose deformation is increased over a longer distance than the other wires is the covered wire, it is possible to reliably prevent a short circuit at a location where the short circuit is likely to occur.

前記した請求項1〜7記載の半導体装置によれば、そ
の各ワイヤが被覆ワイヤと裸ワイヤとによって形成され
ているので、その裸ワイヤのボンディング工程におい
て、被覆膜の破壊・除去工程が不要とされ、その繰り出
し速度も被覆ワイヤに比べ速いため、ボンディング作業
性やボンディング効率の向上を図ることができる。
According to the above-described semiconductor device, since each of the wires is formed by the covering wire and the bare wire, the process of breaking / removing the covering film is unnecessary in the bonding process of the bare wire. Since the feeding speed is higher than that of the coated wire, bonding workability and bonding efficiency can be improved.

請求項8,9記載のワイヤボンディング方法およびワイ
ヤボンディング装置によれば、裸ワイヤのボンディング
工程後に、前記被覆ワイヤのボンディング工程が行われ
ることにより、たとえば、下方のワイヤを裸ワイヤ、そ
の上方のワイヤを被覆ワイヤとしてボンディングする場
合に、その下方の裸ワイヤのボンディング工程時におい
て被覆ワイヤが障害となることがないので、下方のワイ
ヤを裸ワイヤ、その上方のワイヤを被覆ワイヤとした効
率的な短絡の防止を図ることができる。
According to the wire bonding method and the wire bonding apparatus according to claims 8 and 9, after the bonding step of the bare wire, the bonding step of the covering wire is performed, for example, the lower wire is a bare wire, the upper wire When bonding as a covered wire, the covered wire does not become an obstacle during the bonding step of the bare wire below, so that the lower wire is a bare wire, and the upper wire is an efficient short circuit. Can be prevented.

請求項10記載の製造方法によれば、裸ワイヤのボンデ
ィング工程後に、前記被覆ワイヤのボンディング工程が
行われ、次いで、樹脂封止工程が行われることにより、
たとえば、下方のワイヤを裸ワイヤ、その上方のワイヤ
を被覆ワイヤとしてボンディングする場合に、その下方
の裸ワイヤのボンディング工程時において被覆ワイヤが
障害となることがないので、下方のワイヤを裸ワイヤ、
その上方のワイヤを被覆ワイヤとして効率的な短絡の防
止を図った半導体装置を製造することができる。
According to the manufacturing method of claim 10, after the bonding step of the bare wire, the bonding step of the coated wire is performed, and then, the resin sealing step is performed,
For example, when bonding the lower wire as a bare wire and the wire above it as a covering wire, the covering wire does not become an obstacle during the bonding process of the lower bare wire, so the lower wire is used as a bare wire,
It is possible to manufacture a semiconductor device in which a short circuit is efficiently prevented by using the wire above it as a covering wire.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例である半導体装置を一部切欠
して示す斜視図、 第2図のその半導体装置に用いられるリードフレームを
示す平面図、 第3図は本発明の一実施例であるワイヤボンディング装
置の説明図、 第4図はそのワイヤボンディング装置の第2のワイヤボ
ンディング機構を示す概略図、 第5図は本実施例のインナーリードの表面状態を示す拡
大部分斜視図、 第6図は半導体装置の構造を示す断面説明図、 第7図は被覆ワイヤの構造を示す断面斜視図、 第8図は磨耗試験の説明図、 第9図はワイヤ供給系統を示す斜視図、 第10図は実施例のエアバックテンショナの要部を示す拡
大斜視図、 第11図はそのエアバックテンショナの正面図、 第12図はボンディングツール近傍の各機構の配置状態を
示す説明図、 第13図はボンディングツールに対する超音波エネルギー
の印加状態を示す説明図、 第14図は本発明の他の実施例である半導体装置を示す部
分的平面図、 第15図は本発明の他の実施例である半導体装置を示す概
略的平面図、 第16図は本発明の他の実施例である半導体装置を示す平
面図、 第17図は本発明の他の実施例である半導体装置を示す平
面図である。 1……半導体装置、2……半導体チップ、2A……Bipチ
ップ(半導体チップ)、2B……CMOSチップ(半導体チッ
プ)、3……絶縁体、4……インナーリード(外部電
極)、4A……Vcc用のインナーリード、4B,……Vss用の
インナーリード、4C……ワイヤ結線点・・・、5……ボ
ンディングパッド(電極)、5A……ボンディングパッド
(第1電極)、5B……ボンディングパッド(第2電
極)、6……被覆ワイヤ、6A……被覆膜、6B……金属
線、6C……金属ボール、7……裸ワイヤ、8……パッケ
ージ本体、8A……樹脂封止体、9……アウターリード、
10……リードフレーム、10A……ガイド孔、10B……タブ
吊りリード、10C……タブ、11……ワイヤボンディング
装置、11A……第1ボンディング機構、11B……第2ボン
ディング機構、12……搬送ライン、13……ボンディング
ヘッド、14……XYステージ、15……ボンディングステー
ジ、16……制御部、17A,17B……接合材、18……チップ
基板、19……シリコン酸化膜、20……PSG膜、21……パ
ッシベーション膜、24……上下動ブロック、25……案内
軸、26……サーボモータ、27……ボールねじ機構、28…
…回転軸、30……ボンディングアーム、32……弾性手
段、33……ボンディングツール、34……超音波発振子、
35……ワイヤスプール、35A……スプールホルダ、35B…
…回転軸、36……エアバックテンショナ、36A……ガイ
ド板、36B……突起、37……スプロケット、38……クラ
ンパ、38A……クランパチップ、40……アーク発生装
置、41……電気トーチ、42……流体供給管、43……アダ
プタ、44……流体吹出口、45……スペーサ、47……カバ
ー、48……ツール挿入口、50……吸引装置、51……吸引
管、52……流体吹付ノズル、53……挟持部材、54……支
持部材、55……クランク軸、56……駆動源、57……シャ
フト、58……流体吹付装置、60……冷却装置、61……流
量計、62……流体搬送管、63……断熱材、Gs……除電流
体、CGs……冷却流体、r……凹凸面、α……ワイヤ通
路空間、l1……短距離、l2……長距離。
1 is a partially cutaway perspective view showing a semiconductor device according to an embodiment of the present invention, FIG. 2 is a plan view showing a lead frame used in the semiconductor device, and FIG. 3 is an embodiment of the present invention. FIG. 4 is a schematic view showing a second wire bonding mechanism of the wire bonding apparatus, FIG. 5 is an enlarged partial perspective view showing a surface state of an inner lead of the present embodiment, 6 is a cross-sectional explanatory view showing the structure of the semiconductor device, FIG. 7 is a cross-sectional perspective view showing the structure of the covered wire, FIG. 8 is an explanatory view of the wear test, FIG. 9 is a perspective view showing a wire supply system, FIG. 10 is an enlarged perspective view showing an essential part of the airbag tensioner of the embodiment, FIG. 11 is a front view of the airbag tensioner, FIG. 12 is an explanatory diagram showing an arrangement state of each mechanism near the bonding tool, Figure 13 shows bondin FIG. 14 is an explanatory view showing a state of application of ultrasonic energy to a tool. FIG. 14 is a partial plan view showing a semiconductor device according to another embodiment of the present invention. FIG. 15 is a semiconductor device according to another embodiment of the present invention. FIG. 16 is a plan view showing a semiconductor device according to another embodiment of the present invention, and FIG. 17 is a plan view showing a semiconductor device according to another embodiment of the present invention. DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Semiconductor chip, 2A ... Bip chip (semiconductor chip), 2B ... CMOS chip (semiconductor chip), 3 ... Insulator, 4 ... Inner lead (external electrode), 4A ... ... Inner lead for Vcc, 4B, ... Inner lead for Vss, 4C ... Wire connection point ... 5 ... Bonding pad (electrode), 5A ... Bonding pad (first electrode), 5B ... Bonding pad (second electrode), 6: coated wire, 6A: coated film, 6B: metal wire, 6C: metal ball, 7: bare wire, 8: package body, 8A: resin sealed Stopper, 9 ... outer lead,
10 Lead frame, 10A Guide hole, 10B Tab suspension lead, 10C Tab, 11 Wire bonding device, 11A First bonding mechanism, 11B Second bonding mechanism, 12 Transfer line, 13 Bonding head, 14 XY stage, 15 Bonding stage, 16 Control unit, 17A, 17B Bonding material, 18 Chip substrate, 19 Silicon oxide film, 20 ... PSG film, 21 ... Passivation film, 24 ... Vertical block, 25 ... Guide shaft, 26 ... Servo motor, 27 ... Ball screw mechanism, 28 ...
... Rotating shaft, 30 ... Bonding arm, 32 ... Elastic means, 33 ... Bonding tool, 34 ... Ultrasonic oscillator,
35 …… Wire spool, 35A …… Spool holder, 35B…
… Rotating shaft, 36 …… Airbag tensioner, 36A …… Guide plate, 36B …… Protrusion, 37 …… Sprocket, 38 …… Clamper, 38A …… Clamp tip, 40 …… Arc generator, 41 …… Electric torch , 42 ... fluid supply pipe, 43 ... adapter, 44 ... fluid outlet, 45 ... spacer, 47 ... cover, 48 ... tool insertion port, 50 ... suction device, 51 ... suction pipe, 52 ... fluid spray nozzle, 53 ... clamping member, 54 ... support member, 55 ... crankshaft, 56 ... drive source, 57 ... shaft, 58 ... fluid spray device, 60 ... cooling device, 61 ... … Flow meter, 62… Fluid transfer pipe, 63… Heat insulation material, Gs… Current eliminator, CGs… Cooling fluid, r… Uneven surface, α… Wire passage space, l 1 … Short distance, l 2 …… Long distance.

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体チップ上に形成された電極とこの電
極に対応した外部電極とを夫々結線する複数のワイヤの
うち、一部のワイヤが絶縁性の被覆膜で被覆された被覆
ワイヤによって形成されている樹脂封止形の半導体装置
であって、前記半導体チップの上側に配置されたリード
上を跨いでいる前記ワイヤが前記被覆ワイヤによって形
成されていることを特徴とする半導体装置。
1. A plurality of wires for connecting an electrode formed on a semiconductor chip and an external electrode corresponding to the electrode, wherein a part of the wires is covered with an insulating coating film. 2. A semiconductor device of a resin-encapsulated type formed, wherein the wire straddling a lead disposed above the semiconductor chip is formed by the covering wire.
【請求項2】前記リードがVssないしVccに対応するリー
ドであることを特徴とする請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein said leads are leads corresponding to Vss to Vcc.
【請求項3】半導体チップ上に形成される電極が少なく
とも該半導体チップの一側縁に沿って千鳥状に交互に2
列配置され、この半導体チップの内側の列および外側の
列の電極と、この電極に夫々対応して前記半導体チップ
の一側縁に沿ってその外側に配置された外部電極とがワ
イヤによって夫々結線されている半導体装置であって、
前記内側の列の電極と前記外部電極とを結線するワイヤ
が絶縁性の被覆膜で被覆された被覆ワイヤによって形成
され、その他のワイヤが絶縁性の被覆膜で被覆されてい
ない裸ワイヤによって形成されていることを特徴とする
半導体装置。
3. An electrode formed on a semiconductor chip is alternately arranged in a zigzag pattern at least along one side edge of the semiconductor chip.
The electrodes of the inner row and the outer row of the semiconductor chip are arranged in a row, and the external electrodes arranged along one side edge of the semiconductor chip and corresponding to the outside of the semiconductor chip are connected by wires, respectively. Semiconductor device,
A wire connecting the inner row of electrodes and the external electrode is formed by a coated wire coated with an insulating coating film, and the other wires are formed by bare wires not coated with an insulating coating film. A semiconductor device characterized by being formed.
【請求項4】半導体チップ上に形成される電極が少なく
とも該半導体チップの一側縁に沿って配置され、この半
導体チップの電極に夫々対応して前記半導体チップの一
側縁に沿ってその外側に配置された外部電極の先端が前
記半導体チップの一側縁に沿ってその外側に千鳥状に交
互に配置され、前記半導体チップの電極と前記外部電極
の先端とがワイヤによって結線されている半導体装置で
あって、前記ワイヤのうち、長距離のワイヤが絶縁性の
被覆膜で被覆された被覆ワイヤによって形成され、短距
離のワイヤが絶縁性の被覆膜で被覆されていない裸ワイ
ヤによって形成されていることを特徴とする半導体装
置。
4. An electrode formed on a semiconductor chip is disposed along at least one side edge of the semiconductor chip, and corresponding to each electrode of the semiconductor chip, an electrode is formed along one side edge of the semiconductor chip. The tips of the external electrodes arranged on the semiconductor chip are alternately arranged along one side edge of the semiconductor chip outside in a staggered manner, and the electrodes of the semiconductor chip and the tips of the external electrodes are connected by wires. The device, wherein, among the wires, a long-distance wire is formed by a coated wire coated with an insulating coating, and a short-distance wire is formed by a bare wire not coated with an insulating coating. A semiconductor device characterized by being formed.
【請求項5】単一の樹脂封止体内に封止されている第1
半導体チップおよび第2半導体チップを備えた半導体装
置であって、前記第1半導体チップ上にその一側縁に沿
って配置された第1電極と、この第1電極に所定の間隔
をおいて対向して前記第2半導体チップ上にその一側縁
に沿って配置された第2電極とがワイヤによって結線さ
れている半導体装置であって、互いに近接するワイヤの
一方が絶縁性の被覆膜で被覆された被覆ワイヤによって
形成され、他方が絶縁性の被覆膜で被覆されていない裸
ワイヤによって形成されていることを特徴とする半導体
装置。
5. The first resin sealed in a single resin sealing body.
A semiconductor device comprising a semiconductor chip and a second semiconductor chip, wherein a first electrode disposed along one side edge of the first semiconductor chip is opposed to the first electrode at a predetermined interval. And a second electrode disposed along one side edge of the second semiconductor chip by a wire, wherein one of the wires adjacent to each other is an insulating coating film. A semiconductor device characterized by being formed by a covered wire covered and the other by a bare wire not covered with an insulating covering film.
【請求項6】タブに搭載された半導体チップ上に形成さ
れた電極とこの電極に対応した外部電極とを結線する複
数のワイヤのうち、一部のワイヤが絶縁性の被覆膜で被
覆された被覆ワイヤによって形成されている樹脂封止形
の半導体装置であって、タブ吊りリード上を跨ぐ前記ワ
イヤが前記被覆ワイヤによって形成されていることを特
徴とする半導体装置。
6. A plurality of wires for connecting an electrode formed on a semiconductor chip mounted on a tab and an external electrode corresponding to the electrode are partially covered with an insulating coating film. A resin-sealed semiconductor device formed by a covered wire, wherein the wire straddling a tab suspension lead is formed by the covered wire.
【請求項7】半導体チップ上に形成された電極とこの電
極に対応した外部電極とを結線する複数のワイヤのう
ち、一部のワイヤが絶縁性の被覆膜で被覆された被覆ワ
イヤによって形成されている樹脂封止形の半導体装置で
あって、前記半導体チップ上の一辺側に配置された電極
と、前記半導体チップの他辺側の外側に配置された外部
電極とを結線するワイヤが前記被覆ワイヤによって形成
されていることを特徴とする半導体装置。
7. A plurality of wires connecting an electrode formed on a semiconductor chip and an external electrode corresponding to the electrode are formed by a covered wire in which some of the wires are covered with an insulating covering film. Wherein a wire connecting an electrode disposed on one side of the semiconductor chip and an external electrode disposed on the outside of the other side of the semiconductor chip comprises a wire. A semiconductor device comprising a covered wire.
【請求項8】半導体チップ上に形成された電極とこの電
極に対応した外部電極とを結線するワイヤが絶縁性の被
覆膜で被覆された被覆ワイヤと絶縁性の被覆膜で被覆さ
れていない裸ワイヤとによって形成される半導体装置の
ワイヤボンディング方法であって、前記裸ワイヤのボン
ディング工程後に、前記被覆ワイヤのボンディング工程
を行うことを特徴とするワイヤボンディング方法。
8. A wire connecting an electrode formed on a semiconductor chip and an external electrode corresponding to the electrode is covered with a coating wire covered with an insulating coating film and an insulating coating film. A wire bonding method for a semiconductor device formed by using no bare wires, wherein the bonding process of the covering wire is performed after the bonding process of the bare wires.
【請求項9】半導体チップ上に形成された電極とこの電
極に対応した外部電極とを結線するワイヤが絶縁性の被
覆膜で被覆された被覆ワイヤと絶縁性の被覆膜で被覆さ
れていない裸ワイヤとによって形成される半導体装置の
ワイヤボンディング装置であって、前記裸ワイヤのボン
ディング工程後に、前記被覆ワイヤのボンディング工程
を行うことを特徴とするワイヤボンディング装置。
9. A wire connecting an electrode formed on a semiconductor chip and an external electrode corresponding to the electrode is covered with a coating wire coated with an insulating coating film and an insulating coating film. What is claimed is: 1. A wire bonding apparatus for a semiconductor device, comprising: a bare wire; and a bonding step of the covered wire after the bonding step of the bare wire.
【請求項10】半導体チップに形成された電極とこの電
極に対応した外部電極とを結線するワイヤが絶縁性の被
覆膜で被覆された被覆ワイヤと絶縁性の被覆膜で被覆さ
れていない裸ワイヤとによって形成される半導体装置の
製造方法であって、前記裸ワイヤのボンディング工程後
に、前記被覆ワイヤのボンディング工程を行い、次い
で、前記半導体チップと前記電極と前記外部電極と前記
ワイヤとを樹脂封止して半導体装置を製造することを特
徴とする半導体装置の製造方法。
10. A wire connecting an electrode formed on a semiconductor chip and an external electrode corresponding to the electrode is not covered with a coated wire covered with an insulating coating film and not covered with an insulating coating film. A method of manufacturing a semiconductor device formed by bare wires, wherein after the bare wire bonding step, the covering wire bonding step is performed, and then the semiconductor chip, the electrodes, the external electrodes, and the wires are connected to each other. A method for manufacturing a semiconductor device, comprising manufacturing a semiconductor device by resin sealing.
JP1037669A 1989-02-17 1989-02-17 Semiconductor device and wire bonding method thereof, and wire bonding device and manufacturing method of the semiconductor device Expired - Fee Related JP2733282B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1037669A JP2733282B2 (en) 1989-02-17 1989-02-17 Semiconductor device and wire bonding method thereof, and wire bonding device and manufacturing method of the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1037669A JP2733282B2 (en) 1989-02-17 1989-02-17 Semiconductor device and wire bonding method thereof, and wire bonding device and manufacturing method of the semiconductor device

Publications (2)

Publication Number Publication Date
JPH02216840A JPH02216840A (en) 1990-08-29
JP2733282B2 true JP2733282B2 (en) 1998-03-30

Family

ID=12504040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1037669A Expired - Fee Related JP2733282B2 (en) 1989-02-17 1989-02-17 Semiconductor device and wire bonding method thereof, and wire bonding device and manufacturing method of the semiconductor device

Country Status (1)

Country Link
JP (1) JP2733282B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745656A (en) * 1993-07-26 1995-02-14 Nec Corp Semiconductor device

Also Published As

Publication number Publication date
JPH02216840A (en) 1990-08-29

Similar Documents

Publication Publication Date Title
US5031821A (en) Semiconductor integrated circuit device, method for producing or assembling same, and producing or assembling apparatus for use in the method
KR960009982B1 (en) Wire-bonding method, wire-bonding apparatus, and semiconductor device produced by the wire-bonding method
EP0276564A1 (en) Wire bonding
JP2733282B2 (en) Semiconductor device and wire bonding method thereof, and wire bonding device and manufacturing method of the semiconductor device
JP2796343B2 (en) Semiconductor device or semiconductor integrated circuit device and method of manufacturing the same
US20040173895A1 (en) Semiconductor device and manufacturing method thereof
JPH02112249A (en) Assembly of semiconductor device, wire bonding device therefor, and semiconductor device obtained thereby
JP2756136B2 (en) Method for manufacturing semiconductor device
JP2651205B2 (en) Method of manufacturing semiconductor device and semiconductor device obtained thereby
JP2793550B2 (en) Method for manufacturing semiconductor device
JP2648294B2 (en) Method of manufacturing semiconductor device and semiconductor device obtained thereby
JP2720428B2 (en) Method for manufacturing semiconductor device
JPH08316264A (en) Semiconductor device and its manufacture
JPH0254947A (en) Method and apparatus for assembly of semiconductor device
KR101099580B1 (en) Method for preventing oxidation of Cu wire for semiconductor package
JP2637430B2 (en) Bonding apparatus and bonding method
JP3447948B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JPH03116842A (en) Bonding and device therefor
US7989267B2 (en) Manufacturing method of semiconductor device and manufacturing method of lead frame
JPS63266845A (en) Wire bonding device
JPH01280326A (en) Semiconductor device
JPH02263447A (en) Bonding wire for semiconductor element
JP2733466B2 (en) Method and apparatus for manufacturing semiconductor integrated circuit device
JPH0444417B2 (en)
JPS63293933A (en) Wire bonding method and wire bonding equipment

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071226

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081226

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees