JP2732189B2 - 通信信号を符号化する方法および装置 - Google Patents
通信信号を符号化する方法および装置Info
- Publication number
- JP2732189B2 JP2732189B2 JP5087931A JP8793193A JP2732189B2 JP 2732189 B2 JP2732189 B2 JP 2732189B2 JP 5087931 A JP5087931 A JP 5087931A JP 8793193 A JP8793193 A JP 8793193A JP 2732189 B2 JP2732189 B2 JP 2732189B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- bit
- register
- communication signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
- H04L2209/125—Parallelization or pipelining, e.g. for accelerating processing of cryptographic operations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/34—Encoding or coding, e.g. Huffman coding or error correction
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、一般的には、通信シス
テムに関し、かつより特定的には、通信システムによる
送信のためにデータを符号化する装置および方法に関す
る。
テムに関し、かつより特定的には、通信システムによる
送信のためにデータを符号化する装置および方法に関す
る。
【０００２】
【従来の技術】本発明において使用されている、符号化
（ｅｎｃｏｄｉｎｇ）という用語は次の機能の１つまた
はそれ以上から構成される。すなわち、暗号化、巡回冗
長検査（ＣＲＣ）発生、およびスクランブリングであ
る。これらの機能を達成するための本方法はデータのブ
ロック全体がそれが次の機能に受け渡される前に暗号化
処理によって完全に処理されることを必要とする。前記
データブロック全体は次にＣＲＣ発生器に通され前記ブ
ロックに挿入されるＣＲＣコードを発生する。いったん
該ＣＲＣコードが挿入されると、前記ブロックはスクラ
ンブルされかつ送信される。
（ｅｎｃｏｄｉｎｇ）という用語は次の機能の１つまた
はそれ以上から構成される。すなわち、暗号化、巡回冗
長検査（ＣＲＣ）発生、およびスクランブリングであ
る。これらの機能を達成するための本方法はデータのブ
ロック全体がそれが次の機能に受け渡される前に暗号化
処理によって完全に処理されることを必要とする。前記
データブロック全体は次にＣＲＣ発生器に通され前記ブ
ロックに挿入されるＣＲＣコードを発生する。いったん
該ＣＲＣコードが挿入されると、前記ブロックはスクラ
ンブルされかつ送信される。
【０００３】
【発明が解決しようとする課題】前記ブロックのデータ
は次の機能に送られる前に各機能によって完全に処理さ
れるから、複数のバッファ（処理前および処理後バッフ
ァ）の必要性が存在する。さらに、各機能部はそのブロ
ックを受け渡す前にブロック全体を処理するために待機
するから、大きな遅延がシステムに組込まれる。
は次の機能に送られる前に各機能によって完全に処理さ
れるから、複数のバッファ（処理前および処理後バッフ
ァ）の必要性が存在する。さらに、各機能部はそのブロ
ックを受け渡す前にブロック全体を処理するために待機
するから、大きな遅延がシステムに組込まれる。
【０００４】
【課題を解決するための手段および作用】本発明は通信
信号を直列ビット（ｓｅｒｉａｌ ｂｉｔ）、またはパ
イプライン、様式で暗号化し、巡回冗長検査を行い、か
つスクランブルする方法を提供する。動作においては、
前記通信信号の最初のビットが暗号化される。前記最初
のビットは次にＣＲＣに受け渡され、そこで第２のビッ
トの暗号化と並列に処理される。前記第１のビットは次
にスクランブラに受け渡されかつ前記第２のビットはＣ
ＲＣに受け渡されて暗号化されている第３のビットと並
列に処理される。このような処理が最後のビットがスク
ランブルされるまで続く。
信号を直列ビット（ｓｅｒｉａｌ ｂｉｔ）、またはパ
イプライン、様式で暗号化し、巡回冗長検査を行い、か
つスクランブルする方法を提供する。動作においては、
前記通信信号の最初のビットが暗号化される。前記最初
のビットは次にＣＲＣに受け渡され、そこで第２のビッ
トの暗号化と並列に処理される。前記第１のビットは次
にスクランブラに受け渡されかつ前記第２のビットはＣ
ＲＣに受け渡されて暗号化されている第３のビットと並
列に処理される。このような処理が最後のビットがスク
ランブルされるまで続く。
【０００５】
【実施例】初めに図１を参照すると、本発明を実施し
た、全体的に１０で示される、エンコーダの概略的なブ
ロック図が示されている。エンコーダ１０は暗号化装置
１２、ＣＲＣ計算機１３、およびスクランブラ１４が一
緒に直列的に結合されて構成されている。データはエン
コーダ１０によってプロセッサインタフェース１１から
受信される。受信されたデータは、順次１ビットずつ直
列的に暗号化装置１２、ＣＲＣ計算機１３、およびスク
ランブラ１４を通り処理される。したがって、受信され
た通信信号のデータの最初のビットから最後のビットま
でを順に、第１のビット、第２のビット、第３のビッ
ト、…、最後から３番目のビット、最後から２番目のビ
ット、最後のビットと称すれば、処理は次のように行な
われる。まず、通信信号の第１のビットが暗号化装置１
２において暗号化される。該第１のビットは次にＣＲＣ
計算機１３に受け渡されてＣＲＣ検査が行なわれ、この
とき並列的に暗号化装置１２においては第２のビットの
暗号化が行なわれる。前記第１のビットは次にスクラン
ブラ１４に受け渡されかつ前記第２のビットはＣＲＣ計
算機１３に受け渡され、第３のビットが暗号化装置１２
に入力されて、それぞれの装置１２，１３および１４に
おいて並列的に処理が行なわれる。このようにして、各
ビットが順次直列的に各装置で処理され、最後から３番
目のビットがスクランブラ１４に受け渡されたときに
は、最後から２番目のビットはＣＲＣ計算機１３に受け
渡されており、かつ最後のビットは暗号化装置１２に渡
されている。そして、スクランブラ１４において最後か
ら３番目のビットのスクランブルが行なわれた後、最後
から２番目のビットおよび最後のビットと順次スクラン
ブルが行なわれ最後のビットがスクランブルされるまで
処理は続けられる。プロセッサインタフェース１１は、
図示しない、他のシステム回路からデータおよび制御入
力を受信する。該データは種々の機能によってパイプラ
イン様式で処理され、かつ制御情報は制御回路１５に渡
される。制御回路１５は、なかんずく、データをシフト
し、暗号化キーをロードし、ＣＲＣをリセットし、出力
接続を選択し、その他のために動作する。各ビットの処
理が完了した後、それらのビットは送信のために変調器
インタフェース１６に渡される。
た、全体的に１０で示される、エンコーダの概略的なブ
ロック図が示されている。エンコーダ１０は暗号化装置
１２、ＣＲＣ計算機１３、およびスクランブラ１４が一
緒に直列的に結合されて構成されている。データはエン
コーダ１０によってプロセッサインタフェース１１から
受信される。受信されたデータは、順次１ビットずつ直
列的に暗号化装置１２、ＣＲＣ計算機１３、およびスク
ランブラ１４を通り処理される。したがって、受信され
た通信信号のデータの最初のビットから最後のビットま
でを順に、第１のビット、第２のビット、第３のビッ
ト、…、最後から３番目のビット、最後から２番目のビ
ット、最後のビットと称すれば、処理は次のように行な
われる。まず、通信信号の第１のビットが暗号化装置１
２において暗号化される。該第１のビットは次にＣＲＣ
計算機１３に受け渡されてＣＲＣ検査が行なわれ、この
とき並列的に暗号化装置１２においては第２のビットの
暗号化が行なわれる。前記第１のビットは次にスクラン
ブラ１４に受け渡されかつ前記第２のビットはＣＲＣ計
算機１３に受け渡され、第３のビットが暗号化装置１２
に入力されて、それぞれの装置１２，１３および１４に
おいて並列的に処理が行なわれる。このようにして、各
ビットが順次直列的に各装置で処理され、最後から３番
目のビットがスクランブラ１４に受け渡されたときに
は、最後から２番目のビットはＣＲＣ計算機１３に受け
渡されており、かつ最後のビットは暗号化装置１２に渡
されている。そして、スクランブラ１４において最後か
ら３番目のビットのスクランブルが行なわれた後、最後
から２番目のビットおよび最後のビットと順次スクラン
ブルが行なわれ最後のビットがスクランブルされるまで
処理は続けられる。プロセッサインタフェース１１は、
図示しない、他のシステム回路からデータおよび制御入
力を受信する。該データは種々の機能によってパイプラ
イン様式で処理され、かつ制御情報は制御回路１５に渡
される。制御回路１５は、なかんずく、データをシフト
し、暗号化キーをロードし、ＣＲＣをリセットし、出力
接続を選択し、その他のために動作する。各ビットの処
理が完了した後、それらのビットは送信のために変調器
インタフェース１６に渡される。
【０００６】図２においては、エンコーダ１０のより詳
細なブロック図が示されている。データ入力ＴＸＤは暗
号化装置１２のＤ形フリップフロップ２１に入力され
る。フリップフロップ２１は該フリップフロップ２１の
クロック入力への反転ＴＣＬＫ入力によってトリガされ
る。各ビットがフリップフロップ２１にクロック入力さ
れるに応じて、それらは暗号化回路２２に供給されかつ
直接ＭＵＸ２３の第１の入力に供給される。エンコーダ
回路２２の出力はＭＵＸ２３の第２の入力に与えられ
る。データのブロックにおけるすべてのビットが暗号化
されるわけではないから、選択１（ＳＥＬＥＣＴ １）
がどのビットが次のステージに受け渡すことが許容され
るかを選択するために、すなわち元のビットか暗号化さ
れたビットであるかを選択するために、与えられる。
細なブロック図が示されている。データ入力ＴＸＤは暗
号化装置１２のＤ形フリップフロップ２１に入力され
る。フリップフロップ２１は該フリップフロップ２１の
クロック入力への反転ＴＣＬＫ入力によってトリガされ
る。各ビットがフリップフロップ２１にクロック入力さ
れるに応じて、それらは暗号化回路２２に供給されかつ
直接ＭＵＸ２３の第１の入力に供給される。エンコーダ
回路２２の出力はＭＵＸ２３の第２の入力に与えられ
る。データのブロックにおけるすべてのビットが暗号化
されるわけではないから、選択１（ＳＥＬＥＣＴ １）
がどのビットが次のステージに受け渡すことが許容され
るかを選択するために、すなわち元のビットか暗号化さ
れたビットであるかを選択するために、与えられる。
【０００７】暗号化回路２２はまた暗号化キーをシフト
するためにシフト１（ＳＨＩＦＴ１）入力を受信し、こ
れは後に図４を参照してさらに詳細に説明する。キー
（ＫＥＹ）入力が元のキーワードを暗号化装置２２に入
力するために与えられ、これはロード（ＬＯＡＤ）信号
が指令する場合にロードされる。
するためにシフト１（ＳＨＩＦＴ１）入力を受信し、こ
れは後に図４を参照してさらに詳細に説明する。キー
（ＫＥＹ）入力が元のキーワードを暗号化装置２２に入
力するために与えられ、これはロード（ＬＯＡＤ）信号
が指令する場合にロードされる。
【０００８】暗号化装置１２から出力されるビットは次
に他のＤ形フリップフロップ２５に入力される。フリッ
プフロップ２５もまたフリップフロップ２５のクロック
入力に与えられる反転ＴＣＬＫ信号によってクロッキン
グされる。各ビットはＣＲＣ回路２６を通って処理され
かつ直接ＭＵＸ２７の第１の入力に与えられる。ＣＲＣ
２６からの出力はＭＵＸ２７の第２の入力に結合され
る。選択２（ＳＥＬＥＣＴ ２）信号がＭＵＸ２７に与
えられて前記２つの入力の内のどれがスクランブル段１
４に受け渡されるかを選択する。
に他のＤ形フリップフロップ２５に入力される。フリッ
プフロップ２５もまたフリップフロップ２５のクロック
入力に与えられる反転ＴＣＬＫ信号によってクロッキン
グされる。各ビットはＣＲＣ回路２６を通って処理され
かつ直接ＭＵＸ２７の第１の入力に与えられる。ＣＲＣ
２６からの出力はＭＵＸ２７の第２の入力に結合され
る。選択２（ＳＥＬＥＣＴ ２）信号がＭＵＸ２７に与
えられて前記２つの入力の内のどれがスクランブル段１
４に受け渡されるかを選択する。
【０００９】ＣＲＣ１３もまたＣＲＣデータをビットが
処理されるに応じてシフトするために使用されるシフト
２（ＳＨＩＦＴ ２）入力を有する。ロード入力はそれ
が常にプリセットされた値でスタートするためＣＲＣ１
３をリセットするために使用される。
処理されるに応じてシフトするために使用されるシフト
２（ＳＨＩＦＴ ２）入力を有する。ロード入力はそれ
が常にプリセットされた値でスタートするためＣＲＣ１
３をリセットするために使用される。
【００１０】ＣＲＣ段１３から出力されるビットはスク
ランブラ１４の第３のＤ形フリップフロップ２９へ入力
され、該スクランブラ１４もまた前記反転ＴＣＬＫ信号
によってクロッキングされる。フリップフロップ２９の
出力はスクランブラ回路３０およびＭＵＸ３１の第１の
入力に供給される。スクランブラ回路３０からの出力は
ＭＵＸ３１の第２の入力に提供される。選択３（ＳＥＬ
ＥＣＴ ３）信号がＭＵＸ３１の制御入力に与えられて
スクランブラ段１４から他のＤ形フリップフロップ３３
の入力に受け渡されるべき入力を選択する。
ランブラ１４の第３のＤ形フリップフロップ２９へ入力
され、該スクランブラ１４もまた前記反転ＴＣＬＫ信号
によってクロッキングされる。フリップフロップ２９の
出力はスクランブラ回路３０およびＭＵＸ３１の第１の
入力に供給される。スクランブラ回路３０からの出力は
ＭＵＸ３１の第２の入力に提供される。選択３（ＳＥＬ
ＥＣＴ ３）信号がＭＵＸ３１の制御入力に与えられて
スクランブラ段１４から他のＤ形フリップフロップ３３
の入力に受け渡されるべき入力を選択する。
【００１１】スクランブラ回路３０もまた各ビットをス
クランブラ３０を通してシフトするためにシフト３（Ｓ
ＨＩＦＴ ３）入力を有する。前記ロード信号が使用さ
れて、もし通信（音声）データが処理されていればＣＳ
−ＩＤ（ベースサイト識別子）をロードし、あるいはも
し制御データが処理されていれば、“１１１１”１６進
シリーズをロードする。
クランブラ３０を通してシフトするためにシフト３（Ｓ
ＨＩＦＴ ３）入力を有する。前記ロード信号が使用さ
れて、もし通信（音声）データが処理されていればＣＳ
−ＩＤ（ベースサイト識別子）をロードし、あるいはも
し制御データが処理されていれば、“１１１１”１６進
シリーズをロードする。
【００１２】フリップフロップ３３への入力はＡＮＤゲ
ート３４からの信号によってクロッキングされ、該ＡＮ
Ｄゲート３４はＥＮ（イネーブル）および反転ＴＣＬＫ
信号を入力として有する。
ート３４からの信号によってクロッキングされ、該ＡＮ
Ｄゲート３４はＥＮ（イネーブル）および反転ＴＣＬＫ
信号を入力として有する。
【００１３】エンコーダ１０のためのタイミング図が図
３に示されている。このタイミング図の最初のラインは
必要な処理を示すブロックのデータ３５である。ブロッ
ク３５において、最初のセクション３６はそのデータに
対して何らの処理も行われないことを意味するクリアデ
ータである。セクション３７においては、データはＣＲ
Ｃ段１３において使用されるが、暗号化またはスクラン
ブルされない。第３のセクション３８は暗号化され、Ｃ
ＲＣ値を計算するために使用され、かつスクランブルさ
れる。ＣＲＣの値はセクション３９に挿入されかつスク
ランブルされる。最後に、他のクリアデータセクション
４０が終りに設けられている。
３に示されている。このタイミング図の最初のラインは
必要な処理を示すブロックのデータ３５である。ブロッ
ク３５において、最初のセクション３６はそのデータに
対して何らの処理も行われないことを意味するクリアデ
ータである。セクション３７においては、データはＣＲ
Ｃ段１３において使用されるが、暗号化またはスクラン
ブルされない。第３のセクション３８は暗号化され、Ｃ
ＲＣ値を計算するために使用され、かつスクランブルさ
れる。ＣＲＣの値はセクション３９に挿入されかつスク
ランブルされる。最後に、他のクリアデータセクション
４０が終りに設けられている。
【００１４】１つのブロックのデータを処理する場合、
ＥＮ信号４１が３クロックサイクル遅延され第１のビッ
トが回路段１４の出力に現れることができるようにす
る。イネーブル信号４１は次にハイになって回路段１４
からの出力データがフリップフロップ３３を通って渡さ
れるようにする。
ＥＮ信号４１が３クロックサイクル遅延され第１のビッ
トが回路段１４の出力に現れることができるようにす
る。イネーブル信号４１は次にハイになって回路段１４
からの出力データがフリップフロップ３３を通って渡さ
れるようにする。
【００１５】セクション３６および３７からのクリアビ
ットが回路段１２を通って処理されるに応じて、選択１
信号４２はローに留まっているが、それはこれらのビッ
トは暗号化されないからである。セクション３８のビッ
トが処理を開始した時、１サイクルの遅延の後、選択１
信号４２がハイになり、暗号化回路２２から出力される
信号をＭＵＸ２３に受け渡す。
ットが回路段１２を通って処理されるに応じて、選択１
信号４２はローに留まっているが、それはこれらのビッ
トは暗号化されないからである。セクション３８のビッ
トが処理を開始した時、１サイクルの遅延の後、選択１
信号４２がハイになり、暗号化回路２２から出力される
信号をＭＵＸ２３に受け渡す。
【００１６】タイミングライン４３は２つの部分、すな
わちシフト２である４３Ａ、および選択２である４３
Ｂ、からなる。セクション３６の処理の間は、４３Ａお
よび４３Ｂの双方はローに留まっている。いったんセク
ション３７が始まると、２サイクルの遅延の後、４３Ａ
がハイに移る。これはＣＲＣ回路２６が入力されている
データを使用してＣＲＣ値を計算できるようにする。し
かしながら、ＣＲＣ回路２６からのデータはすべてのデ
ータが処理されるまでＭＵＸ２７を通って出力されな
い。従って、４３Ｂはローに留まり、それによって出力
を直接フリップフロップ２５から選択する。いったん、
ＣＲＣ値を発生する上で使用されるべきすべてのデータ
が処理されると、４３ＢはハイになりＣＲＣ値がＣＲＣ
回路２６から出力されかつ前記信号のセクション３９に
挿入できるようにされる。ＣＲＣ値が出力された後、図
には示されていないが４３Ａおよび４３Ｂは再びローに
なってＣＲＣ処理を停止させかつフリップフロップ２６
からの出力がＭＵＸ２７に受け渡されることができるよ
うにする。
わちシフト２である４３Ａ、および選択２である４３
Ｂ、からなる。セクション３６の処理の間は、４３Ａお
よび４３Ｂの双方はローに留まっている。いったんセク
ション３７が始まると、２サイクルの遅延の後、４３Ａ
がハイに移る。これはＣＲＣ回路２６が入力されている
データを使用してＣＲＣ値を計算できるようにする。し
かしながら、ＣＲＣ回路２６からのデータはすべてのデ
ータが処理されるまでＭＵＸ２７を通って出力されな
い。従って、４３Ｂはローに留まり、それによって出力
を直接フリップフロップ２５から選択する。いったん、
ＣＲＣ値を発生する上で使用されるべきすべてのデータ
が処理されると、４３ＢはハイになりＣＲＣ値がＣＲＣ
回路２６から出力されかつ前記信号のセクション３９に
挿入できるようにされる。ＣＲＣ値が出力された後、図
には示されていないが４３Ａおよび４３Ｂは再びローに
なってＣＲＣ処理を停止させかつフリップフロップ２６
からの出力がＭＵＸ２７に受け渡されることができるよ
うにする。
【００１７】タイミング信号４４はスクランブラ回路３
０のための選択３（ＳＥＬＥＣＴ３）信号である。セク
ション３８に到達するまでは、前記データビットは直接
ＭＵＸ３１を通ってフリップフロップ２９から受け渡す
ことができる。いったん、セクション３８が始まると、
３サイクルの遅延の後、前記ビットはスクランブルされ
かつスクランブラ回路３０からの出力はＭＵＸ３１を通
って出力される。セクション３８に続き、前記スクラン
ブラが再びカットオフされかつデータが直接フリップフ
ロップ２９から渡される。
０のための選択３（ＳＥＬＥＣＴ３）信号である。セク
ション３８に到達するまでは、前記データビットは直接
ＭＵＸ３１を通ってフリップフロップ２９から受け渡す
ことができる。いったん、セクション３８が始まると、
３サイクルの遅延の後、前記ビットはスクランブルされ
かつスクランブラ回路３０からの出力はＭＵＸ３１を通
って出力される。セクション３８に続き、前記スクラン
ブラが再びカットオフされかつデータが直接フリップフ
ロップ２９から渡される。
【００１８】回路段１２，１３および１４の機能のより
詳細な説明は以下の図４〜図９の説明において与えられ
る。図４および図５においては、一般的に２２′で示さ
れる、処理のダイアグラムおよび暗号化回路２２のブロ
ック図がそれぞれ図示されている。動作においては、回
路２２は１６ビット（Ｄ０〜Ｄ１５）を有する暗号化キ
ーをシフトレジスタ５０〜５３にロードすることにより
初期化される。この特定の実施例においては、４ビット
の並列アクセスのシフトレジスタが利用される。前記キ
ーはキーバス５８に沿ってレジスタ５０−５３のＤ入力
に与えられる。ロードイネーブル信号がライン５９に沿
って存在する場合は、バス５８からのデータは各レジス
タにロードされる。暗号化回路２２を動作可能にするた
めに、シフトイネーブル信号がシフト１のライン６０に
与えられる。いったん、該シフトイネーブルが存在する
と、該シフトレジスタのデータはクロック信号反転ＴＣ
ＬＫがライン６１上に存在するたびごとにシフトされ
る。
詳細な説明は以下の図４〜図９の説明において与えられ
る。図４および図５においては、一般的に２２′で示さ
れる、処理のダイアグラムおよび暗号化回路２２のブロ
ック図がそれぞれ図示されている。動作においては、回
路２２は１６ビット（Ｄ０〜Ｄ１５）を有する暗号化キ
ーをシフトレジスタ５０〜５３にロードすることにより
初期化される。この特定の実施例においては、４ビット
の並列アクセスのシフトレジスタが利用される。前記キ
ーはキーバス５８に沿ってレジスタ５０−５３のＤ入力
に与えられる。ロードイネーブル信号がライン５９に沿
って存在する場合は、バス５８からのデータは各レジス
タにロードされる。暗号化回路２２を動作可能にするた
めに、シフトイネーブル信号がシフト１のライン６０に
与えられる。いったん、該シフトイネーブルが存在する
と、該シフトレジスタのデータはクロック信号反転ＴＣ
ＬＫがライン６１上に存在するたびごとにシフトされ
る。
【００１９】シフトが行われた時シフトレジスタ５３か
らのＱＤ出力は排他的ＯＲゲート５５においてデータ入
力（ＤＡＴＡ ＩＮ）信号と排他的ＯＲされ、暗号化出
力を提供する。暗号化出力は、図１の、ＭＵＸ２３の１
つの入力に与えられる。レジスタ５３のＱＤからの出力
もまた排他的ＯＲ５４においてレジスタ５２のＱＤ出力
と排他的ＯＲされる。ゲート５４の出力は排他的ＯＲ５
６においてレジスタ５０から出力されるＱＤと排他的Ｏ
Ｒされる。ゲート５６からの出力は次に排他的ＯＲ５７
においてレジスタ５０のＱＡ出力と排他的ＯＲされてレ
ジスタ５０へのライン６２に沿ってシリアル入力を提供
する。この構成においては、先行するレジスタのＱＤ出
力は次のレジスタのシリアル入力に与えられる（例え
ば、レジスタ５１のＱＤ出力はレジスタ５２のシリアル
入力に提供される）。
らのＱＤ出力は排他的ＯＲゲート５５においてデータ入
力（ＤＡＴＡ ＩＮ）信号と排他的ＯＲされ、暗号化出
力を提供する。暗号化出力は、図１の、ＭＵＸ２３の１
つの入力に与えられる。レジスタ５３のＱＤからの出力
もまた排他的ＯＲ５４においてレジスタ５２のＱＤ出力
と排他的ＯＲされる。ゲート５４の出力は排他的ＯＲ５
６においてレジスタ５０から出力されるＱＤと排他的Ｏ
Ｒされる。ゲート５６からの出力は次に排他的ＯＲ５７
においてレジスタ５０のＱＡ出力と排他的ＯＲされてレ
ジスタ５０へのライン６２に沿ってシリアル入力を提供
する。この構成においては、先行するレジスタのＱＤ出
力は次のレジスタのシリアル入力に与えられる（例え
ば、レジスタ５１のＱＤ出力はレジスタ５２のシリアル
入力に提供される）。
【００２０】図６および図７においては、一般的に２
６′で表される処理ダイアグラムおよびＣＲＣ回路２６
のブロック図がそれぞれ図示されている。回路２６は１
組の５個のシフトレジスタ６８〜７２からなる。動作に
おいては、回路２６は一連の論理１をバス６５に沿って
レジスタ６８〜７２にロードすることにより初期化され
る。これはロードイネーブル信号がライン６６において
受信された時に行われる。いったん初期化されると、回
路２６はライン６７に沿ったシフト２イネーブル信号の
受信に応じて使用する用意ができる。
６′で表される処理ダイアグラムおよびＣＲＣ回路２６
のブロック図がそれぞれ図示されている。回路２６は１
組の５個のシフトレジスタ６８〜７２からなる。動作に
おいては、回路２６は一連の論理１をバス６５に沿って
レジスタ６８〜７２にロードすることにより初期化され
る。これはロードイネーブル信号がライン６６において
受信された時に行われる。いったん初期化されると、回
路２６はライン６７に沿ったシフト２イネーブル信号の
受信に応じて使用する用意ができる。
【００２１】いったんイネーブルされると、反転ＴＣＬ
Ｋ信号がライン７３に与えられるたびごとに、前記レジ
スタはシフトする。この構成では、レジスタ７２のＱＤ
出力はゲート７５においてデータ入力信号と排他的ＯＲ
される。ゲート７５からの出力はインバータ７９から出
力される反転された選択２信号とＡＮＤされる。選択２
入力はＣＲＣ値が計算されている間は０にセットされ、
かつその値がシステムに出力されるべき場合には１に変
更される。ゲート７６からの出力はレジスタ６８の直列
入力ポートに与えられ、かつレジスタ６８のＱＤ出力は
レジスタ６９の直列入力に与えられる。レジスタ６９の
ＱＡ出力はゲート７７においてゲート７６からの出力と
排他的ＯＲされた後レジスタ７０の直列入力に与えら
れ、そしてレジスタ７０からのＱＤ出力はレジスタ７１
の直列入力に与えられる。レジスタ７１のＱＣ出力はゲ
ート７８においてゲート７６からの出力と排他的ＯＲさ
れた後にレジスタ７２の直列入力に与えられる。このよ
うな処理は図６の処理ダイアグラムに図示されている。
Ｋ信号がライン７３に与えられるたびごとに、前記レジ
スタはシフトする。この構成では、レジスタ７２のＱＤ
出力はゲート７５においてデータ入力信号と排他的ＯＲ
される。ゲート７５からの出力はインバータ７９から出
力される反転された選択２信号とＡＮＤされる。選択２
入力はＣＲＣ値が計算されている間は０にセットされ、
かつその値がシステムに出力されるべき場合には１に変
更される。ゲート７６からの出力はレジスタ６８の直列
入力ポートに与えられ、かつレジスタ６８のＱＤ出力は
レジスタ６９の直列入力に与えられる。レジスタ６９の
ＱＡ出力はゲート７７においてゲート７６からの出力と
排他的ＯＲされた後レジスタ７０の直列入力に与えら
れ、そしてレジスタ７０からのＱＤ出力はレジスタ７１
の直列入力に与えられる。レジスタ７１のＱＣ出力はゲ
ート７８においてゲート７６からの出力と排他的ＯＲさ
れた後にレジスタ７２の直列入力に与えられる。このよ
うな処理は図６の処理ダイアグラムに図示されている。
【００２２】残りの回路、ゲート８０〜８２、はインバ
ータ７９と共にＭＵＸ２７を含む。これらはＣＲＣ回路
２６の出力を決定するために使用される。もし元のデー
タが出力されるべき場合には、ゲート７９からの反転さ
れた出力はハイになりデータ入力信号がＡＮＤゲート８
０によって処理されかつＯＲゲート８２によって出力で
きるようにする。もしＣＲＣ発生値が出力されるべき場
合には、選択２がハイになり、ＣＲＣ値がＡＮＤゲート
８１を通って処理されかつＯＲゲート８２を通って出力
できるようにされる。
ータ７９と共にＭＵＸ２７を含む。これらはＣＲＣ回路
２６の出力を決定するために使用される。もし元のデー
タが出力されるべき場合には、ゲート７９からの反転さ
れた出力はハイになりデータ入力信号がＡＮＤゲート８
０によって処理されかつＯＲゲート８２によって出力で
きるようにする。もしＣＲＣ発生値が出力されるべき場
合には、選択２がハイになり、ＣＲＣ値がＡＮＤゲート
８１を通って処理されかつＯＲゲート８２を通って出力
できるようにされる。
【００２３】次に図８および図９を参照すると、一般的
に３０′で示される処理ダイアグラムおよびスクランブ
ル回路３０のブロック図がそれぞれ示されている。動作
においては、回路３０は３つのシフトレジスタ９０〜９
２からなる。これらのレジスタは通信／制御（ＣＯＭＭ
／ＣＯＮＴＲＯＬ）ライン９５によって与えられるデー
タを用いて初期化される。初期化データはスクランブル
されるべきデータが通信データであるか制御データであ
るかに依存する。もし該データが通信データであれば、
ロードされる初期化値はＣＳ−ＩＤであり、ベースステ
ーション識別子である。もしデータが制御データであれ
ば、１がＳ９〜Ｓ０にロードされる。該初期化値はロー
ド信号、すなわちライン９６が指令する場合にレジスタ
９０〜９２にロードされる。
に３０′で示される処理ダイアグラムおよびスクランブ
ル回路３０のブロック図がそれぞれ示されている。動作
においては、回路３０は３つのシフトレジスタ９０〜９
２からなる。これらのレジスタは通信／制御（ＣＯＭＭ
／ＣＯＮＴＲＯＬ）ライン９５によって与えられるデー
タを用いて初期化される。初期化データはスクランブル
されるべきデータが通信データであるか制御データであ
るかに依存する。もし該データが通信データであれば、
ロードされる初期化値はＣＳ−ＩＤであり、ベースステ
ーション識別子である。もしデータが制御データであれ
ば、１がＳ９〜Ｓ０にロードされる。該初期化値はロー
ド信号、すなわちライン９６が指令する場合にレジスタ
９０〜９２にロードされる。
【００２４】初期化の後、スクランブラ回路３０はシフ
ト３、ライン９７がアクティブである場合に動作を開始
する。データはクロックパルス、すなわちライン９８上
に与えられる反転ＴＣＬＫ、に応じてレジスタ９０〜９
２を通ってシフトされる。レジスタ９２のＱＤ出力から
の出力はゲート９９においてレジスタ９０のＱＤ出力と
排他的ＯＲされる。ゲート９９からの出力は次にレジス
タ９０のシリアル入力に与えられる。レジスタ９０のＱ
Ｄ出力はまたレジスタ９１のシリアル入力に与えられ、
レジスタ９１のＱＤ出力はレジスタ９２のシリアル入力
に与えられる。
ト３、ライン９７がアクティブである場合に動作を開始
する。データはクロックパルス、すなわちライン９８上
に与えられる反転ＴＣＬＫ、に応じてレジスタ９０〜９
２を通ってシフトされる。レジスタ９２のＱＤ出力から
の出力はゲート９９においてレジスタ９０のＱＤ出力と
排他的ＯＲされる。ゲート９９からの出力は次にレジス
タ９０のシリアル入力に与えられる。レジスタ９０のＱ
Ｄ出力はまたレジスタ９１のシリアル入力に与えられ、
レジスタ９１のＱＤ出力はレジスタ９２のシリアル入力
に与えられる。
【００２５】ＣＲＣ回路３０のデータ出力はレジスタ９
２のＱＤ出力を回路３０へのデータ入力と排他的ＯＲす
ることによって与えられる。この出力は次にＭＵＸ３１
の入力に受け渡される。このプロセスは図８の処理ダイ
アグラム３０′に図示されている。
２のＱＤ出力を回路３０へのデータ入力と排他的ＯＲす
ることによって与えられる。この出力は次にＭＵＸ３１
の入力に受け渡される。このプロセスは図８の処理ダイ
アグラム３０′に図示されている。
【００２６】
【発明の効果】従って、パイプライン様式で送信するた
めに信号を符号化する装置が説明された。この装置は単
一ブロックのデータからの各ビットを並列様式で符号化
するためのプロセスを提供する。その結果、信号を符号
化するのに必要な時間および記憶スペースが低減され
る。
めに信号を符号化する装置が説明された。この装置は単
一ブロックのデータからの各ビットを並列様式で符号化
するためのプロセスを提供する。その結果、信号を符号
化するのに必要な時間および記憶スペースが低減され
る。
【００２７】従って、当業者には本発明に従って前に述
べた目的、目標および利点を完全に満たす、通信システ
ムによる送信のためにデータを符号化する方法および装
置が提供されたことが明らかである。
べた目的、目標および利点を完全に満たす、通信システ
ムによる送信のためにデータを符号化する方法および装
置が提供されたことが明らかである。
【００２８】本発明がその特定の実施例に関して説明さ
れたが、前述の説明に照らして当業者には数多くの置き
換え、修正および変更をなすことが可能なことは明らか
である。従って、添付の特許請求の範囲においてはすべ
てのそのような置き換え、修正および変更を含むものと
考えている。
れたが、前述の説明に照らして当業者には数多くの置き
換え、修正および変更をなすことが可能なことは明らか
である。従って、添付の特許請求の範囲においてはすべ
てのそのような置き換え、修正および変更を含むものと
考えている。
【図１】本発明の１実施例によるエンコーダを示す概略
的ブロック図である。
的ブロック図である。
【図２】図１のエンコーダのより詳細なブロック図であ
る。
る。
【図３】図２のエンコーダのタイミング図である。
【図４】本発明において利用されるエンコーダの処理ダ
イアグラムである。
イアグラムである。
【図５】本発明において利用されるエンコーダのブロッ
ク図である。
ク図である。
【図６】本発明において利用される巡回冗長検査装置の
処理ダイアグラムである。
処理ダイアグラムである。
【図７】本発明において利用される巡回冗長処理装置の
ブロック図である。
ブロック図である。
【図８】本発明において利用されるスクランブラの処理
ダイアグラムである。
ダイアグラムである。
【図９】本発明において使用されるスクランブラのブロ
ック図である。
ック図である。
１０ エンコーダ １１ プロセッサインタフェース １２ 暗号器 １３ ＣＲＣ計算機 １４ スクランブラ １５ 制御回路 １６ 変調器インタフェース ２１，２５，２９ フリップフロップ ２２ 暗号化回路 ２３，２７，３１ マルチプレクサ ２６ ＣＲＣ回路 ３０ スクランブラ回路 ３３ フリップフロップ
Claims (6)
- 【請求項１】 各々複数のビットからなる少なくとも１
つのデータブロックを有する通信信号を符号化する方法
であって、 所定のクロック信号に応じて前記通信信号のデータブロ
ックの第１のビットを暗号化する段階（図４）、パイプライン方式で、 前記通信信号の前記データブロッ
クの第２のビットを暗号化している間に（図４）、前記
クロック信号に応じて前記第１のビットの巡回冗長検査
を行う段階（図６）、そしてパイプライン方式で、 前記通信信号の前記データブロッ
クの第３のビットを暗号化している間に（図４）、前記
クロック信号に応じて前記第１のビットをスクランブル
し（図８）かつ前記第２のビットの巡回冗長検査を行う
段階（図６）、 を具備することを特徴とする各々複数のビットからなる
少なくとも１つのデータブロックを有する通信信号を符
号化する方法。 - 【請求項２】 さらに、パイプライン方式で、 前記通信信号の前記データブロッ
クの最後のビットを暗号化している間に（図４）、前記
通信信号の前記データブロックの最後から３番目のビッ
トをスクランブルし（図８）かつ前記通信信号の前記デ
ータブロックの最後から２番目のビットを巡回冗長検査
する段階（図６）、パイプライン方式で、 前記最後のビットを巡回冗長検査
している間に（図６）、最後から２番目のビットをスク
ランブルする段階（図８）、そして 前記最後のビットをスクランブルする段階（図８）、 を具備することを特徴とする請求項１に記載の方法。 - 【請求項３】 複数のビットを有する通信信号を符号化
する装置であって、 前記通信信号を暗号化するための暗号化手段（１２）で
あって、 前記通信信号を受けるよう結合されたデータ入力および
クロック信号を受けるよう結合されたクロック入力を有
する第１のレジスタ（２１）、 前記第１のレジスタ（２１）の出力に結合された入力を
有する暗号化装置（２２）、 前記第１のレジスタ（２１）の前記出力に結合された第
１の入力、および前記暗号化装置（２２）の出力に結合
された第２の入力を有する第１のマルチプレクサ（２
３）、 を具備する前記暗号化手段（１２）、 前記通信信号の巡回冗長値を計算するための巡回冗長検
査（ＣＲＣ）手段（１３）であって、 前記暗号化手段（１２）からの出力を受けるよう、パイ
プライン方式で、結合されたデータ入力および前記クロ
ック信号を受けるよう結合されたクロック入力を有する
第２のレジスタ（２５）、 前記第２のレジスタ（２５）の出力に結合された入力を
有する巡回冗長検査装置（２６）、 前記第２のレジスタ（２５）の前記出力に結合された第
１の入力および前記巡回冗長検査装置（２６）の出力に
結合された第２の入力を有する第２のマルチプレクサ
（２７）、 を具備する前記巡回冗長検査（ＣＲＣ）手段（１３）、 前記通信信号をスクランブルするためのスクランブル手
段（１４）であって、 前記巡回冗長検査手段（１３）から出力を受けるよう、
パイプライン方式で、結合されたデータ入力および前記
クロック信号を受けるよう結合されたクロック入力を有
する第３のレジスタ（２９）、 前記第３のレジスタ（２９）の出力に結合された入力を
有するスクランブラ（３０）、 前記第３のレジスタ（２９）の前記出力に結合された第
１の入力、および前記スクランブラ（３０）の出力に結
合された第２の入力を有する第３のマルチプレクサ（３
１）、 を含む前記スクランブル手段（１４）、そして 前記スクランブル手段（１４）の出力を受けるよう結合
された入力および符号化された信号を提供するよう結合
された出力を有する第４のレジスタ（３３）、 を具備することを特徴とする複数のビットを有する通信
信号を符号化する装置。 - 【請求項４】 前記暗号化装置（２２）はさらにキーコ
ードを受けるためのキー入力および前記暗号化装置（２
２）に前記キーコードをロードするよう指令するロード
入力を具備することを特徴とする請求項３に記載の装
置。 - 【請求項５】 前記巡回冗長検査装置（２６）はさらに
前記巡回冗長検査装置（２６）をリセットするためのロ
ード入力を具備することを特徴とする請求項３に記載の
装置。 - 【請求項６】 前記スクランブラ（３０）はさらに初期
化コードを受けるための初期化入力および前記スクラン
ブラ（３０）に前記初期化コードをロードするよう指令
するためのロード入力を具備することを特徴とする請求
項３に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US856,616 | 1992-03-25 | ||
| US07/856,616 US5222141A (en) | 1992-03-25 | 1992-03-25 | Apparatus and method for encoding data |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0697932A JPH0697932A (ja) | 1994-04-08 |
| JP2732189B2 true JP2732189B2 (ja) | 1998-03-25 |
Family
ID=25324083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5087931A Expired - Fee Related JP2732189B2 (ja) | 1992-03-25 | 1993-03-23 | 通信信号を符号化する方法および装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5222141A (ja) |
| JP (1) | JP2732189B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5301247A (en) * | 1992-07-23 | 1994-04-05 | Crest Industries, Inc. | Method for ensuring secure communications |
| US5363448A (en) * | 1993-06-30 | 1994-11-08 | United Technologies Automotive, Inc. | Pseudorandom number generation and cryptographic authentication |
| US5377270A (en) * | 1993-06-30 | 1994-12-27 | United Technologies Automotive, Inc. | Cryptographic authentication of transmitted messages using pseudorandom numbers |
| US5680131A (en) * | 1993-10-29 | 1997-10-21 | National Semiconductor Corporation | Security system having randomized synchronization code after power up |
| US5365591A (en) * | 1993-10-29 | 1994-11-15 | Motorola, Inc. | Secure cryptographic logic arrangement |
| US5455862A (en) * | 1993-12-02 | 1995-10-03 | Crest Industries, Inc. | Apparatus and method for encrypting communications without exchanging an encryption key |
| US5473693A (en) * | 1993-12-21 | 1995-12-05 | Gi Corporation | Apparatus for avoiding complementarity in an encryption algorithm |
| US5619575A (en) * | 1994-08-22 | 1997-04-08 | United Technologies Automotive, Inc. | Pseudorandom composition-based cryptographic authentication process |
| US6128387A (en) * | 1997-05-19 | 2000-10-03 | Industrial Technology Research Institute | Method and system for using a non-inversible transform and dynamic keys to protect firmware |
| JP2007184000A (ja) * | 2000-01-14 | 2007-07-19 | Mitsubishi Electric Corp | 暗号化装置及び暗号化方法及び復号装置及び復号方法及びプログラムを記録したコンピュータ読み取り可能な記録媒体 |
| EP1269982A1 (en) | 2001-06-30 | 2003-01-02 | Givaudan SA | Fragrance and flavour compositions |
| US7475259B1 (en) | 2002-02-28 | 2009-01-06 | The Directv Group, Inc. | Multiple nonvolatile memories |
| US7275163B2 (en) * | 2002-02-28 | 2007-09-25 | The Directv Group, Inc. | Asynchronous configuration |
| US7437571B1 (en) | 2002-02-28 | 2008-10-14 | The Directv Group, Inc. | Dedicated nonvolatile memory |
| US7457967B2 (en) * | 2002-02-28 | 2008-11-25 | The Directv Group, Inc. | Hidden identification |
| GB2410161B (en) | 2004-01-16 | 2008-09-03 | Btg Int Ltd | Method and system for calculating and verifying the integrity of data in data transmission system |
| US20130003979A1 (en) * | 2011-06-30 | 2013-01-03 | Electronics & Telecommunications Research Institute | Apparatus and method for generating multiple output sequence |
| US9626517B2 (en) * | 2013-01-23 | 2017-04-18 | Seagate Technology Llc | Non-deterministic encryption |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4771429A (en) * | 1986-09-18 | 1988-09-13 | Abbott Laboratories | Circuit combining functions of cyclic redundancy check code and pseudo-random number generators |
| US4944006A (en) * | 1987-03-12 | 1990-07-24 | Zenith Electronics Corporation | Secure data packet transmission system and method |
| US4903299A (en) * | 1988-06-28 | 1990-02-20 | Dallas Semiconductor Corporation | ID protected memory with a maskable ID template |
| US5070528A (en) * | 1990-06-29 | 1991-12-03 | Digital Equipment Corporation | Generic encryption technique for communication networks |
| US5146497A (en) * | 1991-02-27 | 1992-09-08 | Motorola, Inc. | Group rekey in a communication system |
| JPH04360438A (ja) * | 1991-06-07 | 1992-12-14 | Mitsubishi Electric Corp | データ伝送方法 |
| JPH04360068A (ja) * | 1991-06-07 | 1992-12-14 | Mitsubishi Electric Corp | データ記録再生装置 |
-
1992
- 1992-03-25 US US07/856,616 patent/US5222141A/en not_active Expired - Lifetime
-
1993
- 1993-03-23 JP JP5087931A patent/JP2732189B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0697932A (ja) | 1994-04-08 |
| US5222141A (en) | 1993-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2732189B2 (ja) | 通信信号を符号化する方法および装置 | |
| US4227253A (en) | Cryptographic communication security for multiple domain networks | |
| JP5165755B2 (ja) | 有限体演算を用いる暗号学的乱数発生器 | |
| US7260217B1 (en) | Speculative execution for data ciphering operations | |
| US20120260103A1 (en) | Security circuit using at least two finite state machine units and methods using the same | |
| US7403615B2 (en) | Methods and apparatus for accelerating ARC4 processing | |
| KR100360957B1 (ko) | 암호 처리 장치, 아이씨 카드 및 암호 처리 방법 | |
| US7788479B2 (en) | Apparatus, system and method of ensuring that only randomly-generated numbers that have passed a test are used for cryptographic purposes | |
| CN113504894B (zh) | 一种随机数产生器、生成伪随机数的方法和一种芯片 | |
| US20060269055A1 (en) | Method and apparatus for improving performance and security of DES-CBC encryption algorithm | |
| DK163776B (da) | Fremgangsmaade og kobling til at skoenne sande data ud fra forvraengede digitale datasignaler | |
| Kwok et al. | Effective uses of FPGAs for brute-force attack on RC4 ciphers | |
| CN115632782B (zh) | 基于sm4计数器模式的随机数生成方法、系统及设备 | |
| Kean et al. | DES key breaking, encryption and decryption on the XC6216 | |
| JPH06291760A (ja) | ディジタル信号処理システム | |
| US20050010527A1 (en) | Method and apparatus for fast RC4-like encryption | |
| JP2003084668A (ja) | 乱数生成装置、乱数生成方法及び乱数生成プログラム | |
| US7024618B2 (en) | Transmission error checking in result forwarding | |
| US3505470A (en) | Process and device for coding and decoding digital signals via phase modulation | |
| Mohammed | Text encryption algorithm based on chaotic neural network and random key generator | |
| US20140362986A1 (en) | Parameterized random data generator providing a sequence of bytes with uniform statistical distribution | |
| US20180054307A1 (en) | Encryption device | |
| JP2752654B2 (ja) | スクランブル化符号のデータ伝送方式 | |
| US20240045998A1 (en) | Data-gating based masking | |
| CN115694785A (zh) | 加解密方法、装置、设备、介质和产品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |