JP2730623B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP2730623B2
JP2730623B2 JP33931895A JP33931895A JP2730623B2 JP 2730623 B2 JP2730623 B2 JP 2730623B2 JP 33931895 A JP33931895 A JP 33931895A JP 33931895 A JP33931895 A JP 33931895A JP 2730623 B2 JP2730623 B2 JP 2730623B2
Authority
JP
Japan
Prior art keywords
concentration
film
alloy film
semiconductor device
atomic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33931895A
Other languages
Japanese (ja)
Other versions
JPH08236478A (en
Inventor
邦子 菊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP33931895A priority Critical patent/JP2730623B2/en
Publication of JPH08236478A publication Critical patent/JPH08236478A/en
Application granted granted Critical
Publication of JP2730623B2 publication Critical patent/JP2730623B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特に高アスペクト比の微細コンタクト
ホールを有する半導体装置及びその製造方法に関する。
The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device having a fine contact hole having a high aspect ratio and a method of manufacturing the same.

【0002】[0002]

【従来の技術】近年、半導体装置(デバイス)の微細化
に伴い、コンタクトホールのアスペクト比(ホールの深
さhをホールの幅または径dで除した値)が大きくな
り、例えば0.35μmの設計ルールによるデバイスの
場合、絶縁膜の厚さが1.5μmを超すと、アスペクト
比は4対1、すなわち4以上にもなる。このような高ア
スペクト比のコンタクトホールを有する半導体基板上
に、Ti/TiN等からなるバリアメタルを堆積させた
後、更にその上にAl−SiまたはAl−Si−Cu合
金をスパッタリング法により形成しながら、高アスペク
ト比の微細コンタクトホールを埋め込む(充填する)こ
とは不可能になっている。
2. Description of the Related Art In recent years, as semiconductor devices (devices) have been miniaturized, the aspect ratio of a contact hole (a value obtained by dividing the depth h of a hole by the width or diameter d of the hole) has increased. In the case of a device according to design rules, when the thickness of the insulating film exceeds 1.5 μm, the aspect ratio becomes 4 to 1, that is, 4 or more. After depositing a barrier metal such as Ti / TiN on a semiconductor substrate having such a high aspect ratio contact hole, Al-Si or an Al-Si-Cu alloy is further formed thereon by sputtering. However, it has become impossible to fill (fill) a fine contact hole with a high aspect ratio.

【0003】そこで、例えば特開平4−196421号
公報には、Al−SiまたはAl−Si−Cu合金をス
パッタする前に、下地膜としてGe薄膜をバリアメタル
上に堆積させることにより、高アスペクト比の微細コン
タクトホールを埋め込む方法が提案されている。これ
は、Geと金属配線中のAlとの合金化反応によって形
成されるAl−Ge合金は、その共晶温度がAl−Si
またはAl−Si−Cu合金に比べて低く、溶融し易い
ので、微細なコンタクトホールにも流れ込み易いという
特徴を利用した技術である。Al−Si系合金の場合よ
りも低い温度、すなわち室温より高くAl−Ge系合金
の共晶温度以下の基板温度でGe薄膜上にAl−Si系
合金をスパッタした際の成膜中に、Al−Si系合金は
Geを取り込みAl−Ge−Si合金をつくる。このA
l−Ge−Si系合金は表面マイグレートを起こしてコ
ンタクトホール内に流れ込み易くなる。
[0003] For example, Japanese Patent Application Laid-Open No. 4-196421 discloses a high aspect ratio by depositing a Ge thin film as a base film on a barrier metal before sputtering Al-Si or an Al-Si-Cu alloy. A method of filling the fine contact hole has been proposed. This is because the Al-Ge alloy formed by the alloying reaction between Ge and Al in the metal wiring has an eutectic temperature of Al-Si
Alternatively, it is a technique utilizing a feature that it is lower than an Al-Si-Cu alloy and is easily melted, so that it easily flows into a fine contact hole. During film formation when the Al-Si alloy is sputtered on the Ge thin film at a temperature lower than that of the Al-Si alloy, that is, at a substrate temperature higher than room temperature and equal to or lower than the eutectic temperature of the Al-Ge alloy, The -Si alloy takes in Ge to form an Al-Ge-Si alloy. This A
The l-Ge-Si alloy causes surface migration and easily flows into the contact hole.

【0004】また、例えば特開平4−196420号公
報には、コンタクトホール底部と下地バリアメタルとの
間にGe層またはGeを高濃度に含有するSi層を挿入
することにより、高アスペクト比のコンタクトホールを
埋め込むことができると同時に、コンタクト抵抗を低減
する方法が提案されている。
[0004] For example, Japanese Patent Application Laid-Open No. 4-196420 discloses that a Ge layer or a Si layer containing a high concentration of Ge is inserted between the bottom of a contact hole and an underlying barrier metal to provide a high aspect ratio contact. A method has been proposed in which holes can be buried and the contact resistance is reduced.

【0005】[0005]

【発明が解決しようとする課題】しかし、これら従来の
デバイスにおいては、配線あるいは電極の抵抗値にバラ
ツキが生じ、デバイス動作の信頼性が著しく低下すると
いう問題がある。
However, in these conventional devices, there is a problem that the resistance value of the wiring or the electrode varies, and the reliability of the device operation is remarkably reduced.

【0006】図4には、コンタクトホールをAl−5%
Geで一度充填した(埋め込んだ)際のコンタクト抵抗
値が示されている。図4から明らかなように、このコン
タクト抵抗値には10%以上のバラツキが認められる。
なお、バリアメタルにはポリシリコンが用いられてい
る。
FIG. 4 shows that the contact hole is made of Al-5%.
The contact resistance value once filled (embedded) with Ge is shown. As is clear from FIG. 4, a variation of 10% or more is observed in the contact resistance value.
Note that polysilicon is used for the barrier metal.

【0007】この抵抗値のバラツキは、一旦合金化され
て半溶融状態になったGeが冷却時にバリアメタル上に
析出してノジュールを形成することが原因とされる。
[0007] This variation in the resistance value is caused by the fact that Ge, which has been once alloyed into a semi-molten state, precipitates on the barrier metal during cooling to form nodules.

【0008】合金の融点を低下させるためには、図5に
示されるように、合金のGe含有量を増大させなければ
ならない。その結果、室温ではGeの固溶濃度はほとん
ど0であるので、Geノジュールの大きさは著しく大き
くなる。
In order to lower the melting point of the alloy, the Ge content of the alloy must be increased, as shown in FIG. As a result, since the solid solution concentration of Ge is almost 0 at room temperature, the size of Ge nodules is significantly increased.

【0009】配線あるいは電極金属中にこのような大き
なGeノジュールが存在することは、コンタクトホール
の微細化に伴い、その抵抗値にバラツキを生む主因とな
り、デバイスの電気特性の劣化を招くことになる。
The presence of such a large Ge nodule in the wiring or the electrode metal causes a variation in the resistance value as the contact hole is miniaturized, which leads to deterioration of the electrical characteristics of the device. .

【0010】本発明は従来技術における上記問題点を解
決するために為されたもので、その目的とするところ
は、高アスペクト比の微細ホールを比較的低温状態で埋
め込むことによって、信頼性の高い配線及び電極構造を
形成するようにした半導体装置及びその製造方法を提供
することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems in the prior art. It is an object of the present invention to bury high-aspect-ratio fine holes at a relatively low temperature to achieve high reliability. An object of the present invention is to provide a semiconductor device in which a wiring and an electrode structure are formed and a method for manufacturing the same.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に、本発明の第1基本態様によれば、半導体基板上の絶
縁膜に形成された少なくとも1つのホールと、該ホール
内の少なくとも半導体基板と接する部分に形成されたバ
リアメタルと、該バリアメタル上に成膜された第一のA
l含有金属膜及び該第一のAl含有金属膜上に続いて成
膜された前記第一のAl含有金属膜よりも融点の低い第
二のAl含有金属膜の2層からなる金属配線とを具備す
ることを特徴とする半導体装置が提供される。
According to a first basic aspect of the present invention, at least one hole formed in an insulating film on a semiconductor substrate and at least one semiconductor in the hole are provided. A barrier metal formed on a portion in contact with the substrate, and a first A film formed on the barrier metal;
an l-containing metal film and a metal wiring composed of two layers of a second Al-containing metal film having a lower melting point than the first Al-containing metal film formed subsequently on the first Al-containing metal film. A semiconductor device is provided.

【0012】上記第1基本態様に記載の半導体装置は以
下の実施態様を有する。すなわち、第一のAl含有金属
膜がAl単独及びAl−Si合金膜並びにAl−Si−
Cu合金膜を含むグループから選ばれる1つである。
The semiconductor device according to the first basic mode has the following embodiments. That is, the first Al-containing metal film is made of Al alone, an Al-Si alloy film, and Al-Si-
This is one selected from a group including a Cu alloy film.

【0013】前記第二のAl含有金属膜がAl−Ge−
Si合金膜、Al−Ge−Si−Cu合金膜、Al−G
e合金膜、Al−Ge−Cu合金膜、Al−Sn合金
膜、並びにAl−Sn−Cu合金膜を含むグループから
選ばれる1つである。
[0013] The second Al-containing metal film is Al-Ge-
Si alloy film, Al-Ge-Si-Cu alloy film, Al-G
This is one selected from the group including an e-alloy film, an Al-Ge-Cu alloy film, an Al-Sn alloy film, and an Al-Sn-Cu alloy film.

【0014】前記Al−Si合金膜のSi濃度が0.1
〜2原子%である。
The Al—Si alloy film has a Si concentration of 0.1
22 atomic%.

【0015】前記Al−Si−Cu合金膜のSi濃度が
0.1〜2原子%、またCu濃度が0.1〜2原子%で
ある。
The Al—Si—Cu alloy film has a Si concentration of 0.1 to 2 at% and a Cu concentration of 0.1 to 2 at%.

【0016】前記Al−Ge−Si合金膜のGe濃度が
0.5〜30原子%、またSi濃度が0.1〜2原子%
である。
The Al—Ge—Si alloy film has a Ge concentration of 0.5 to 30 atomic% and a Si concentration of 0.1 to 2 atomic%.
It is.

【0017】前記Al−Ge−Si−Cu合金膜のGe
濃度が0.5〜30原子%、Si濃度が0.1〜2原子
%、そしてCu濃度が0.1〜2原子%である。
Ge of the Al—Ge—Si—Cu alloy film
The concentration is 0.5 to 30 atomic%, the Si concentration is 0.1 to 2 atomic%, and the Cu concentration is 0.1 to 2 atomic%.

【0018】前記Al−Ge合金膜のGe濃度が0.5
〜30原子%である。
The Ge concentration of the Al—Ge alloy film is 0.5
-30 atomic%.

【0019】前記Al−Ge−Cu合金膜のGe濃度が
0.5〜30原子%、またCu濃度が0.1〜2原子%
である。
The Al—Ge—Cu alloy film has a Ge concentration of 0.5 to 30 atomic% and a Cu concentration of 0.1 to 2 atomic%.
It is.

【0020】前記Al−Sn合金膜のSn濃度が0.1
〜98原子%である。
The Sn concentration of the Al—Sn alloy film is 0.1
9898 atomic%.

【0021】前記Al−Sn−Cu合金膜のSn濃度及
びCu濃度がそれぞれ0.1〜98原子%及び0.1〜
2原子%である。
The Al—Sn—Cu alloy film has a Sn concentration and a Cu concentration of 0.1 to 98 atomic% and 0.1 to 98 atomic%, respectively.
2 atomic%.

【0022】また、上記目的を達成するために、本発明
の第2基本態様によれば、半導体基板上の絶縁膜に少な
くとも1つのホールを有する半導体装置の製造方法にお
いて、前記ホール内及び表面に酸化膜を有する半導体基
板上にバリアメタルを形成することと、該バリアメタル
上に第一のAl含有金属膜を形成することと、続いて該
第一のAl含有金属膜上に該第一のAl含有金属膜より
も融点の低い第二のAl含有金属膜を形成することと、
その後前記ホールを充填するために前記第二のAl含有
金属膜の共晶温度以下で該第二のAl含有金属膜を半溶
融状態として前記ホール内にリフローさせることの各ス
テップからなることを特徴とする半導体装置の製造方法
が提供される。
According to a second basic aspect of the present invention, there is provided a method of manufacturing a semiconductor device having at least one hole in an insulating film on a semiconductor substrate. Forming a barrier metal on a semiconductor substrate having an oxide film, forming a first Al-containing metal film on the barrier metal, and subsequently forming the first Al-containing metal film on the first Al-containing metal film; Forming a second Al-containing metal film having a lower melting point than the Al-containing metal film;
Thereafter, in order to fill the hole, the second Al-containing metal film is reflowed into the hole in a semi-molten state at a temperature lower than the eutectic temperature of the second Al-containing metal film. The method for manufacturing a semiconductor device described above is provided.

【0023】上記第2基本態様に記載の半導体装置の製
造方法は以下の実施態様を有する。すなわち、前記第一
のAl含有金属膜がAl単独及びAl−Si合金膜並び
にAl−Si−Cu合金膜を含むグループから選ばれる
1つである。
The method of manufacturing a semiconductor device according to the second basic aspect has the following embodiments. That is, the first Al-containing metal film is one selected from a group including Al alone, an Al-Si alloy film, and an Al-Si-Cu alloy film.

【0024】前記第二のAl含有金属膜がAl−Ge−
Si合金膜、Al−Ge−Si−Cu合金膜、Al−G
e合金膜、Al−Ge−Cu合金膜、Al−Sn合金
膜、並びにAl−Sn−Cu合金膜を含むグループから
選ばれる1つである。
The second Al-containing metal film is made of Al-Ge-
Si alloy film, Al-Ge-Si-Cu alloy film, Al-G
This is one selected from the group including an e-alloy film, an Al-Ge-Cu alloy film, an Al-Sn alloy film, and an Al-Sn-Cu alloy film.

【0025】前記Al−Si合金膜のSi濃度が0.1
〜2原子%である。
The Al—Si alloy film has a Si concentration of 0.1
22 atomic%.

【0026】前記Al−Si−Cu合金膜のSi濃度が
0.1〜2原子%、またCu濃度が0.1〜2原子%で
ある。
The Al—Si—Cu alloy film has a Si concentration of 0.1 to 2 at% and a Cu concentration of 0.1 to 2 at%.

【0027】前記Al−Ge−Si合金膜のGe濃度が
0.5〜30原子%、またSi濃度が0.1〜2原子%
である。
The Al—Ge—Si alloy film has a Ge concentration of 0.5 to 30 atomic% and a Si concentration of 0.1 to 2 atomic%.
It is.

【0028】前記Al−Ge−Si−Cu合金膜のGe
濃度が0.5〜30原子%、Si濃度が0.1〜2原子
%、そしてCu濃度が0.1〜2原子%である。
Ge of the Al—Ge—Si—Cu alloy film
The concentration is 0.5 to 30 atomic%, the Si concentration is 0.1 to 2 atomic%, and the Cu concentration is 0.1 to 2 atomic%.

【0029】前記Al−Ge合金膜のGe濃度が0.5
〜30原子%である。
The Ge concentration of the Al—Ge alloy film is 0.5
-30 atomic%.

【0030】前記Al−Ge−Cu合金膜のGe濃度が
0.5〜30原子%、またCu濃度が0.1〜2原子%
である。
The Al—Ge—Cu alloy film has a Ge concentration of 0.5 to 30 atomic% and a Cu concentration of 0.1 to 2 atomic%.
It is.

【0031】前記Al−Sn合金膜のSn濃度が0.1
〜98原子%である。
The Al—Sn alloy film has a Sn concentration of 0.1
9898 atomic%.

【0032】前記Al−Sn−Cu合金膜のSn濃度及
びCu濃度がそれぞれ0.1〜98原子%及び0.1〜
2原子%である。
The Al—Sn—Cu alloy film has a Sn concentration and a Cu concentration of 0.1 to 98 atomic% and 0.1 to 98 atomic%, respectively.
2 atomic%.

【0033】[0033]

【作用】上記各態様から明らかなように、本発明者ら
は、スパッタリング中に基板表面で半溶融状態を実現す
ることによってホールを埋め込むという従来法の替わり
に、スパッタリング後に半溶融状態を実現することによ
ってホールを埋め込むというリフロー法(プロシーディ
ングス・オブ・ヴィエルエスアイ・マルチレベル・イン
ターコネクション・コンファレンス (Proceedings of V
LSI Multilevel In-terconnection Conference) 、19
91年、第326頁等参照)に着目し、これを半導体装
置の製造に採用することに成功したのである。
As is apparent from the above embodiments, the present inventors realize a semi-molten state after sputtering instead of the conventional method of embedding holes by realizing a semi-molten state on the substrate surface during sputtering. Reflow method (Proceedings of VSI) multilevel interconnection conference
LSI Multilevel In-terconnection Conference), 19
(1991, p. 326) and succeeded in adopting this in the manufacture of semiconductor devices.

【0034】そして、このリフロー法においては、リフ
ロー温度を上げていくと、堆積された金属薄膜の表面か
ら先に溶融し始めることを低速電子線回析を用いた実験
及びシミュレーションを用いた解析から見出した。
In this reflow method, the fact that when the reflow temperature is increased, the surface of the deposited metal thin film starts to melt first from the analysis using experiments and simulations using low-speed electron diffraction. I found it.

【0035】すなわち、Geと合金化させることによ
り、金属薄膜の表層の融点だけを下げることができれ
ば、低温状態でホールの埋め込みが可能になると共に、
無視し得る程度にGeノジュールを小さくすることがで
きると考えて、本発明が完成された。換言すれば、リフ
ローは堆積された膜の表面だけで生じているため、Ge
を添加して融点を下げる場所は膜の表面だけで良いこと
になる。その結果、Ge添加料を低減し、またGeをバ
リアメタルに接触させない構成としたことにより、本発
明はリフロー温度を低下させると共に、最終的なAl膜
中のGe濃度の低下をも可能にしている。これにより、
本発明は、例えば0.25μmの設計ルールのデバイス
等における電極及び配線工程の信頼性を著しく向上させ
ることができる。
That is, if only the melting point of the surface layer of the metal thin film can be lowered by alloying with Ge, holes can be buried at a low temperature, and
The present invention has been completed on the assumption that Ge nodules can be reduced to a negligible extent. In other words, since reflow occurs only on the surface of the deposited film, Ge
The only place where the melting point is lowered by adding is the surface of the film. As a result, by reducing the Ge additive and not allowing Ge to contact the barrier metal, the present invention not only lowers the reflow temperature but also lowers the Ge concentration in the final Al film. I have. This allows
The present invention can remarkably improve the reliability of the electrode and wiring steps in a device having a design rule of 0.25 μm, for example.

【0036】[0036]

【発明の実施の形態】以下、本発明の実施の形態を添付
の図面を参照して説明する。
Embodiments of the present invention will be described below with reference to the accompanying drawings.

【0037】図1の(a)〜(b)及び図2の(c)〜
(d)は、それぞれ本発明の半導体装置に関する製造工
程の一実施の形態を工程順に示す断面図である。
FIGS. 1A and 1B and FIGS. 2C and 2C.
(D) is sectional drawing which shows one Embodiment of the manufacturing process regarding the semiconductor device of this invention, respectively in order of a process.

【0038】トランジスタ等の素子の一部となるp+
散層1を表面に形成したSi基板2上に酸化絶縁膜3を
CVD法等で形成し、酸化絶縁膜3をエッチングして直
径0.25μm、アスペクト比4のコンタクトホール4
を形成する。(図1(a)参照) 次に、Ti薄膜5を室温で20nmの厚さにスパッタ成
膜した後、引き続いてTiN薄膜6を基板温度200℃
の状態で100nmの厚さにスパッタ成膜する。その
後、窒素雰囲気中でランプアニールを620℃で30秒
間行った。(図1(b)参照) なお、Ti/TiN積
層膜5,6はバリアメタルとして作用するものである。
An oxide insulating film 3 is formed by a CVD method or the like on a Si substrate 2 on which a p + diffusion layer 1 which is a part of an element such as a transistor is formed, and the oxide insulating film 3 is etched to have a diameter of 0.1 mm. Contact hole 4 of 25 μm, aspect ratio 4
To form (Refer to FIG. 1 (a).) Next, a Ti thin film 5 is sputter-deposited at room temperature to a thickness of 20 nm.
In this state, a sputter film is formed to a thickness of 100 nm. Thereafter, lamp annealing was performed at 620 ° C. for 30 seconds in a nitrogen atmosphere. (See FIG. 1B.) The Ti / TiN laminated films 5 and 6 function as barrier metals.

【0039】さらに、第一のAl含有金属膜7として、
Siを1原子%含有するAL−Si合金膜、またはSi
を1原子%、Cuを0.5原子%それぞれ含有するAl
−Si−Cu合金膜を、基板1を20〜100℃に加熱
した状態でバリアメタル5,6上に0.8μmの厚さに
スパッタ成膜した。(図2(c)参照) 続いて、第一のAl含有金属膜7の上に該第一のAl含
有金属膜7よりも融点の低い第二のAl含有金属膜8と
して、Geを20原子%、Siを1原子%含有するAl
−Ge−Si合金膜、またはGeを20原子%、Siを
1原子%、Cuを0.5原子%含有するAl−Ge−S
i−Cu合金膜を、基板1を20〜100℃に加熱した
状態で0.01μmの厚さにスパッタ成膜し、その後、
300℃でリフローさせた。(図2(d)参照) その結果、コンタクトホール4は完全に充填され(埋め
込まれ)、その際、配線及び電極の抵抗値のバラツキ
は、図3から明らかなように、10%以内に納まり、信
頼性に関する問題は解決されていることが判った。
Further, as the first Al-containing metal film 7,
AL-Si alloy film containing 1 atomic% of Si, or Si
Containing 1 atomic% of Cu and 0.5 atomic% of Cu, respectively.
A -Si-Cu alloy film was formed on the barrier metals 5 and 6 by sputtering to a thickness of 0.8 µm while the substrate 1 was heated to 20 to 100 ° C. (Refer to FIG. 2 (c).) Subsequently, Ge is 20 atoms on the first Al-containing metal film 7 as the second Al-containing metal film 8 having a lower melting point than the first Al-containing metal film 7. %, Al containing 1 atomic% of Si
-Ge-Si alloy film or Al-Ge-S containing 20 at% Ge, 1 at% Si, and 0.5 at% Cu
An i-Cu alloy film is formed by sputtering to a thickness of 0.01 μm while the substrate 1 is heated to 20 to 100 ° C.
Reflow at 300 ° C. (See FIG. 2D.) As a result, the contact hole 4 is completely filled (buried), and at this time, the variation in the resistance value of the wiring and the electrode falls within 10% as is clear from FIG. It turns out that reliability issues have been resolved.

【0040】ここで、上記第一のAl含有金属膜7とし
て、Al単独で成膜したAl膜を用いても、全く変わら
ない効果が得られた。
Here, even if an Al film formed of Al alone was used as the first Al-containing metal film 7, the same effect was obtained.

【0041】また、上記第二のAl含有金属膜8とし
て、Siを含まないAl−Ge合金膜、Al−Ge−C
u膜、Al−Sn膜、あるいはAl−Sn−Cu膜を用
いても同様な効果を得ることが判った。
Further, as the second Al-containing metal film 8, an Al—Ge alloy film containing no Si, an Al—Ge—C
It was found that a similar effect can be obtained by using a u film, an Al—Sn film, or an Al—Sn—Cu film.

【0042】さらに、第一のAl含有金属膜7における
Si濃度及びCu濃度はそれぞれ0.1〜2原子%の範
囲であれば本発明の目的が達成されることが判った。
Further, it has been found that the object of the present invention is achieved when the Si concentration and the Cu concentration in the first Al-containing metal film 7 are each in the range of 0.1 to 2 atomic%.

【0043】なおまた、第二のAl含有金属膜8におけ
るGe濃度は0.5%〜30原子%の範囲、Si濃度ま
たはSn濃度及びCu濃度は、Siが0.1〜2原子%
の範囲、Snが0.1〜98原子%、そしてCuが0.
1〜2原子%であれば、本発明の目的が達成され得るこ
とが判った。
The Ge concentration in the second Al-containing metal film 8 is in the range of 0.5% to 30% by atom, and the Si concentration or Sn concentration and the Cu concentration are 0.1 to 2% by atom.
, 0.1 to 98 atomic% of Sn, and 0.1% of Cu.
It has been found that if the content is 1 to 2 atomic%, the object of the present invention can be achieved.

【0044】[0044]

【発明の効果】以上説明したように、本発明によれば、
高アスペクト比の微細コンタクトホールを完全に充填す
ることが可能になり、その際に、電気的特性の劣化を全
く起こすことなく、半導体装置のデバイス特性及び信頼
性の向上を実現させることができる。
As described above, according to the present invention,
It becomes possible to completely fill a fine contact hole having a high aspect ratio, and at this time, it is possible to improve the device characteristics and the reliability of the semiconductor device without causing any deterioration of the electric characteristics.

【0045】また、本発明によれば、従来のスパッタ法
にて微細コンタクトホールを充填することができるた
め、従来の製造プロセスをそのまま利用することが可能
となり、製造コストを低減させ得るという効果が得られ
る。
Further, according to the present invention, since the fine contact holes can be filled by the conventional sputtering method, the conventional manufacturing process can be used as it is, and the manufacturing cost can be reduced. can get.

【0046】さらに、第二のAl含有金属膜のリフロー
のために、従来、基板としてのウェハを450℃以上に
加熱しなければならないところを、本発明ではその温度
よりもはるかに低い温度、例えば、300℃の基板加熱
温度でリフローを達成することができるので、半導体装
置のデバイス特性及び信頼性が著しく向上するという効
果を併せ持つ。
Furthermore, in the present invention, the wafer as a substrate must be heated to 450 ° C. or higher for the reflow of the second Al-containing metal film. In the present invention, the temperature is much lower than that temperature, for example. Since reflow can be achieved at a substrate heating temperature of 300 ° C., the device characteristics and reliability of the semiconductor device are significantly improved.

【0047】以上の説明は単に本発明の好適な実施例の
例証であり、本発明の範囲はこれに限定されることはな
い。本発明に関するさらに多くの変形例や改造例が本発
明の範囲を逸脱することなく当該技術の熟達者にとって
みれば容易に思い当たるであろう。
The above description is merely illustrative of the preferred embodiment of the present invention, and the scope of the present invention is not limited thereto. Many more modifications and adaptations of the present invention will be readily apparent to those skilled in the art without departing from the scope of the invention.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1の(a)〜(b)はそれぞれ本発明の半導
体装置及びその製造方法の1つの実施の形態を製造工程
順に示す断面図である。
FIGS. 1A and 1B are cross-sectional views showing one embodiment of a semiconductor device and a method of manufacturing the same according to the present invention in the order of manufacturing steps.

【図2】図2の(c)〜(d)はそれぞれ本発明の半導
体装置及びその製造方法の1つの実施の形態を製造工程
順に示す断面図である。
FIGS. 2C to 2D are cross-sectional views showing one embodiment of a semiconductor device and a method of manufacturing the same according to the present invention in the order of manufacturing steps.

【図3】図3は本発明の半導体装置のコンタクト抵抗値
に関するバラツキ状態を示すグラフである。
FIG. 3 is a graph showing a variation state regarding a contact resistance value of the semiconductor device of the present invention.

【図4】図4は従来例におけるコンタクト抵抗値のバラ
ツキ状態を示すグラフである。
FIG. 4 is a graph showing a variation state of a contact resistance value in a conventional example.

【図5】図5はAl−Ge系合金における融点のGe濃
度依存度を示すグラフである。
FIG. 5 is a graph showing the dependence of the melting point on the Ge concentration in an Al—Ge alloy.

【符号の説明】[Explanation of symbols]

1 p+ 拡散層 2 Si基板 3 酸化絶縁膜 4 コンタクトホール 5,6 Ti/TiN積層膜(バリアメタル) 7 第一のAl含有金属膜 8 第二のAl含有金属膜Reference Signs List 1 p + diffusion layer 2 Si substrate 3 oxide insulating film 4 contact hole 5, 6 Ti / TiN laminated film (barrier metal) 7 first Al-containing metal film 8 second Al-containing metal film

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/90 C D ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical display location H01L 21/90 CD

Claims (22)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上の絶縁膜に形成された少な
くとも1つのホールと、該ホール内の少なくとも半導体
基板と接する部分に形成されたバリアメタルと、該バリ
アメタル上に成膜された第一のAl含有金属膜及び該第
一のAl含有金属膜上に続いて成膜された前記第一のA
l含有金属膜よりも融点の低い第二のAl含有金属膜の
2層からなる金属配線とを具備することを特徴とする半
導体装置。
At least one hole formed in an insulating film on a semiconductor substrate, a barrier metal formed in at least a portion in contact with the semiconductor substrate in the hole, and a first film formed on the barrier metal Al-containing metal film and the first A film subsequently formed on the first Al-containing metal film
a metal wiring comprising two layers of a second Al-containing metal film having a lower melting point than the l-containing metal film.
【請求項2】 前記第一のAl含有金属膜がAl単独及
びAl−Si合金膜並びにAl−Si−Cu合金膜を含
むグループから選ばれる1つであることを特徴とする請
求項1記載の半導体装置。
2. The method according to claim 1, wherein the first Al-containing metal film is one selected from a group including Al alone, an Al—Si alloy film, and an Al—Si—Cu alloy film. Semiconductor device.
【請求項3】 前記第二のAl含有金属膜がAl−Ge
−Si合金膜、Al−Ge−Si−Cu合金膜、Al−
Ge合金膜、Al−Ge−Cu合金膜、Al−Sn合金
膜、並びにAl−Sn−Cu合金膜を含むグループから
選ばれる1つであることを特徴とする請求項1記載の半
導体装置。
3. The method according to claim 2, wherein the second Al-containing metal film is Al-Ge.
-Si alloy film, Al-Ge-Si-Cu alloy film, Al-
2. The semiconductor device according to claim 1, wherein the semiconductor device is one selected from a group including a Ge alloy film, an Al-Ge-Cu alloy film, an Al-Sn alloy film, and an Al-Sn-Cu alloy film.
【請求項4】 前記Al−Si合金膜のSi濃度が0.
1〜2原子%であることを特徴とする請求項2記載の半
導体装置。
4. The method according to claim 1, wherein the Al—Si alloy film has a Si concentration of 0.1.
3. The semiconductor device according to claim 2, wherein the content is 1 to 2 atomic%.
【請求項5】 前記Al−Si−Cu合金膜のSi濃度
が0.1〜2原子%、またCu濃度が0.1〜2原子%
であることを特徴とする請求項2記載の半導体装置。
5. The Al—Si—Cu alloy film has a Si concentration of 0.1 to 2 atomic% and a Cu concentration of 0.1 to 2 atomic%.
3. The semiconductor device according to claim 2, wherein
【請求項6】 前記Al−Ge−Si合金膜のGe濃度
が0.5〜30原子%、またSi濃度が0.1〜2原子
%であることを特徴とする請求項3記載の半導体装置。
6. The semiconductor device according to claim 3, wherein the Al—Ge—Si alloy film has a Ge concentration of 0.5 to 30 at% and a Si concentration of 0.1 to 2 at%. .
【請求項7】 前記Al−Ge−Si−Cu合金膜のG
e濃度が0.5〜30原子%、Si濃度が0.1〜2原
子%、そしてCu濃度が0.1〜2原子%であることを
特徴とする請求項3記載の半導体装置。
7. The G of the Al—Ge—Si—Cu alloy film
4. The semiconductor device according to claim 3, wherein the e concentration is 0.5 to 30 at%, the Si concentration is 0.1 to 2 at%, and the Cu concentration is 0.1 to 2 at%.
【請求項8】 前記Al−Ge合金膜のGe濃度が0.
5〜30原子%であることを特徴とする請求項3記載の
半導体装置。
8. The Al—Ge alloy film having a Ge concentration of 0.
4. The semiconductor device according to claim 3, wherein the content is 5 to 30 atomic%.
【請求項9】 前記Al−Ge−Cu合金膜のGe濃度
が0.5〜30原子%、またCu濃度が0.1〜2原子
%であることを特徴とする請求項3記載の半導体装置。
9. The semiconductor device according to claim 3, wherein the Al—Ge—Cu alloy film has a Ge concentration of 0.5 to 30 at% and a Cu concentration of 0.1 to 2 at%. .
【請求項10】 前記Al−Sn合金膜のSn濃度が
0.1〜98原子%であることを特徴とする請求項3記
載の半導体装置。
10. The semiconductor device according to claim 3, wherein the Sn concentration of the Al—Sn alloy film is 0.1 to 98 atomic%.
【請求項11】 前記Al−Sn−Cu合金膜のSn濃
度及びCu濃度がそれぞれ0.1〜98原子%及び0.
1〜2原子%であることを特徴とする請求項3記載の半
導体装置。
11. The Al—Sn—Cu alloy film has a Sn concentration and a Cu concentration of 0.1 to 98 atomic% and 0.1 to 98 atomic%, respectively.
4. The semiconductor device according to claim 3, wherein the content is 1 to 2 atomic%.
【請求項12】 半導体基板上の絶縁膜に少なくとも1
つのホールを有する半導体装置の製造方法において、前
記ホール内及び表面に酸化膜を有する半導体基板上にバ
リアメタルを形成することと、該バリアメタル上に第一
のAl含有金属膜を形成することと、続いて該第一のA
l含有金属膜上に該第一のAl含有金属膜よりも融点の
低い第二のAl含有金属膜を形成することと、その後前
記ホールを充填するために前記第二のAl含有金属膜の
共晶温度以下で該第二のAl含有金属膜を半溶融状態と
して前記ホール内にリフローさせることの各ステップか
らなることを特徴とする半導体装置の製造方法。
12. An insulating film on a semiconductor substrate has at least one
In a method for manufacturing a semiconductor device having two holes, forming a barrier metal on a semiconductor substrate having an oxide film in the holes and on the surface; and forming a first Al-containing metal film on the barrier metal. Followed by the first A
forming a second Al-containing metal film having a lower melting point than the first Al-containing metal film on the l-containing metal film, and then combining the second Al-containing metal film to fill the holes. A method of manufacturing the semiconductor device, comprising: reflowing the second Al-containing metal film in a semi-molten state at a temperature not higher than the crystallization temperature into the hole.
【請求項13】 前記第一のAl含有金属膜がAl単独
及びAl−Si合金膜並びにAl−Si−Cu合金膜を
含むグループから選ばれる1つであることを特徴とする
請求項12記載の半導体装置の製造方法。
13. The method according to claim 12, wherein the first Al-containing metal film is one selected from a group including Al alone, an Al—Si alloy film, and an Al—Si—Cu alloy film. A method for manufacturing a semiconductor device.
【請求項14】 前記第二のAl含有金属膜がAl−G
e−Si合金膜、Al−Ge−Si−Cu合金膜、Al
−Ge合金膜、Al−Ge−Cu合金膜、Al−Sn合
金膜、並びにAl−Sn−Cu合金膜を含むグループか
ら選ばれる1つであることを特徴とする請求項12記載
の半導体装置の製造方法。
14. The second Al-containing metal film is formed of Al-G
e-Si alloy film, Al-Ge-Si-Cu alloy film, Al
The semiconductor device according to claim 12, wherein the semiconductor device is one selected from a group including a -Ge alloy film, an Al-Ge-Cu alloy film, an Al-Sn alloy film, and an Al-Sn-Cu alloy film. Production method.
【請求項15】 前記Al−Si合金膜のSi濃度が
0.1〜2原子%であることを特徴とする請求項13記
載の半導体装置の製造方法。
15. The method according to claim 13, wherein the Al—Si alloy film has a Si concentration of 0.1 to 2 atomic%.
【請求項16】 前記Al−Si−Cu合金膜のSi濃
度が0.1〜2原子%、またCu濃度が0.1〜2原子
%であることを特徴とする請求項13記載の半導体装置
の製造方法。
16. The semiconductor device according to claim 13, wherein the Al—Si—Cu alloy film has a Si concentration of 0.1 to 2 at% and a Cu concentration of 0.1 to 2 at%. Manufacturing method.
【請求項17】 前記Al−Ge−Si合金膜のGe濃
度が0.5〜30原子%、またSi濃度が0.1〜2原
子%であることを特徴とする請求項14記載の半導体装
置の製造方法。
17. The semiconductor device according to claim 14, wherein the Al—Ge—Si alloy film has a Ge concentration of 0.5 to 30 at% and a Si concentration of 0.1 to 2 at%. Manufacturing method.
【請求項18】 前記Al−Ge−Si−Cu合金膜の
Ge濃度が0.5〜30原子%、Si濃度が0.1〜2
原子%、そしてCu濃度が0.1〜2原子%であること
を特徴とする請求項14記載の半導体装置の製造方法。
18. The Al—Ge—Si—Cu alloy film has a Ge concentration of 0.5 to 30 at% and a Si concentration of 0.1 to 2%.
The method for manufacturing a semiconductor device according to claim 14, wherein the atomic percentage and the Cu concentration are 0.1 to 2 atomic%.
【請求項19】 前記Al−Ge合金膜のGe濃度が
0.5〜30原子%であることを特徴とする請求項14
記載の半導体装置の製造方法。
19. The Al—Ge alloy film having a Ge concentration of 0.5 to 30 atomic%.
The manufacturing method of the semiconductor device described in the above.
【請求項20】 前記Al−Ge−Cu合金膜のGe濃
度が0.5〜30原子%、またCu濃度が0.1〜2原
子%であることを特徴とする請求項14記載の半導体装
置の製造方法。
20. The semiconductor device according to claim 14, wherein the Al—Ge—Cu alloy film has a Ge concentration of 0.5 to 30 at% and a Cu concentration of 0.1 to 2 at%. Manufacturing method.
【請求項21】 前記Al−Sn合金膜のSn濃度が
0.1〜98原子%であることを特徴とする請求項14
記載の半導体装置。
21. The Al—Sn alloy film having a Sn concentration of 0.1 to 98 atomic%.
13. The semiconductor device according to claim 1.
【請求項22】 前記Al−Sn−Cu合金膜のSn濃
度及びCu濃度がそれぞれ0.1〜98原子%及び0.
1〜2原子%であることを特徴とする請求項14記載の
半導体装置。
22. The Al—Sn—Cu alloy film has a Sn concentration and a Cu concentration of 0.1 to 98 at% and 0.1 to 98 atomic%, respectively.
15. The semiconductor device according to claim 14, wherein the content is 1 to 2 atomic%.
JP33931895A 1994-12-28 1995-12-26 Semiconductor device and manufacturing method thereof Expired - Fee Related JP2730623B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33931895A JP2730623B2 (en) 1994-12-28 1995-12-26 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP33871994 1994-12-28
JP6-338719 1994-12-28
JP33931895A JP2730623B2 (en) 1994-12-28 1995-12-26 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH08236478A JPH08236478A (en) 1996-09-13
JP2730623B2 true JP2730623B2 (en) 1998-03-25

Family

ID=26576184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33931895A Expired - Fee Related JP2730623B2 (en) 1994-12-28 1995-12-26 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2730623B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421281B1 (en) * 1996-10-02 2004-05-10 주식회사 하이닉스반도체 Method for fabricating metal interconnection of semiconductor device
US6071810A (en) 1996-12-24 2000-06-06 Kabushiki Kaisha Toshiba Method of filling contact holes and wiring grooves of a semiconductor device
KR100265993B1 (en) * 1997-04-02 2000-10-02 김영환 Method of forming metal line of semicondcutor device
KR100480582B1 (en) * 1998-03-10 2005-05-16 삼성전자주식회사 Fabricating method of barrier film of semiconductor device and fabricating method of metal wiring using the same
KR100399066B1 (en) * 2000-12-28 2003-09-26 주식회사 하이닉스반도체 Method for aluminium-alloy in semiconductor device

Also Published As

Publication number Publication date
JPH08236478A (en) 1996-09-13

Similar Documents

Publication Publication Date Title
US6114244A (en) Method for manufacturing a semiconductor device having fine contact hole with high aspect ratio
JP2985692B2 (en) Semiconductor device wiring structure and method of manufacturing the same
JP2580096B2 (en) Method for manufacturing semiconductor device
JP3121589B2 (en) Interconnect structure and method of forming the same
JPH0920942A (en) Copper alloy for interconnecting chip with package and its production
JPH11186273A (en) Semiconductor device and manufacture thereof
JP3040745B2 (en) Semiconductor device and manufacturing method thereof
US5395795A (en) Method for fabricating a semiconductor device
JP2730623B2 (en) Semiconductor device and manufacturing method thereof
JP3029395B2 (en) Semiconductor element wiring forming method
JP2658568B2 (en) Semiconductor device and manufacturing method thereof
JP2601020B2 (en) Semiconductor device and manufacturing method thereof
JP2757796B2 (en) Semiconductor integrated circuit device
JP2560626B2 (en) Method for manufacturing semiconductor device
JP3014887B2 (en) Semiconductor device and manufacturing method thereof
JP3109112B2 (en) Semiconductor device and manufacturing method thereof
JP2564786B2 (en) Semiconductor device and manufacturing method thereof
JPH06151607A (en) Semiconductor device and manufacture thereof
JP2001250829A (en) Method of manufacturing metallic wiring
KR100252915B1 (en) Metal line of semiconductor device and method for fabricating the same
JP2890948B2 (en) Method for manufacturing semiconductor device
JPH0964173A (en) Fabrication method of wiring formation layer
JPH01270333A (en) Manufacture of semiconductor device
KR940002766B1 (en) Flatness metallization method
JPH06275725A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971120

LAPS Cancellation because of no payment of annual fees