JPH06275725A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH06275725A
JPH06275725A JP6070193A JP6070193A JPH06275725A JP H06275725 A JPH06275725 A JP H06275725A JP 6070193 A JP6070193 A JP 6070193A JP 6070193 A JP6070193 A JP 6070193A JP H06275725 A JPH06275725 A JP H06275725A
Authority
JP
Japan
Prior art keywords
layer
tungsten
contact hole
deposited
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6070193A
Other languages
Japanese (ja)
Other versions
JP3303400B2 (en
Inventor
Yasunari Abe
泰成 安部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP06070193A priority Critical patent/JP3303400B2/en
Publication of JPH06275725A publication Critical patent/JPH06275725A/en
Application granted granted Critical
Publication of JP3303400B2 publication Critical patent/JP3303400B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To provide a method for manufacturing Al interconnections having excellent electromigration resistance in the method for manufacturing the interconnection to be connected to a tungsten plug. CONSTITUTION:A method for manufacturing a semiconductor device comprises the steps of depositing, after an insulating layer 2 opened with a contact hole 3 on a substrate 1 is formed, a diffusion preventive layer 4 on the entire substrate, forming a tungsten plug 5 buried in the hole 3 by etching back a tungsten layer 5a buried in the hole 3, deposited to cover the entire substrate 1 until the layer 4 deposited on the layer 2 is surface-exposed, and forming Al interconnection 6 by depositing Al on the plug 5 and the surface-exposed layer 4. The method further comprises the steps of oxidizing, after the step of forming the plug 6 by etching the layer 5a before the aluminum is deposited, the surface of the surface-exposed layer 4.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法,
特にタングステンがプラグとして埋め込まれたコンタク
トホールに接続されるアルミニュウム配線の製造方法に
関する。
BACKGROUND OF THE INVENTION The present invention relates to a method of manufacturing a semiconductor device,
In particular, the present invention relates to a method for manufacturing an aluminum wiring in which tungsten is connected to a contact hole embedded as a plug.

【0002】コンタクトホールをタングステンで埋込
み,プラグとして上下のAl配線を接続する多層配線の
接続方法は,電流密度が高くなる微細配線において腐蝕
の問題を解決する有効な方法とされ実用化が期待されて
いる。
A method of connecting a multilayer wiring in which a contact hole is filled with tungsten and upper and lower Al wirings are connected as a plug is an effective method for solving a corrosion problem in a fine wiring having a high current density, and is expected to be put into practical use. ing.

【0003】このため,タングステンをプラグとするコ
ンタクトホールと,これに接続するAl配線とを,その
特性を損なうことなく形成する方法が必要とされてい
る。
Therefore, there is a need for a method for forming a contact hole using tungsten as a plug and an Al wiring connected to the contact hole without impairing its characteristics.

【0004】[0004]

【従来の技術】Al配線を絶縁層,例えばSiO2 層上
に配設する場合,半導体基板とのコンタクト領域での拡
散を防止し,或いはストレスマイグレーションを軽減す
るために,絶縁層とAl配線との間に拡散防止層,例え
ばTiNを含む拡散防止層が設けられる。
2. Description of the Related Art When an Al wiring is provided on an insulating layer, for example, a SiO 2 layer, the insulating layer and the Al wiring are provided to prevent diffusion in a contact region with a semiconductor substrate or to reduce stress migration. A diffusion preventive layer, for example, a diffusion preventive layer containing TiN is provided therebetween.

【0005】この拡散防止層は,その上に堆積されるA
l配線のエレクトロマイグレーションをより軽減するた
めに,表面層が酸化されている。かかる酸化により,A
l配線の堆積時に拡散防止層に含まれる窒素が雰囲気中
に脱ガスして,Alの結晶粒が微細化することを防止す
ることができる。従って,その上に堆積されるAlの結
晶粒は粗大になり,優れた耐エレクトロマイグレーショ
ン特性を有するAl配線を製造することができる。
This diffusion barrier layer is deposited on top of the A
The surface layer is oxidized in order to further reduce electromigration of the 1-wiring. By such oxidation, A
It is possible to prevent the nitrogen contained in the diffusion prevention layer from being degassed into the atmosphere during the deposition of the 1-wiring and refining the Al crystal grains. Therefore, the crystal grains of Al deposited thereon become coarse, and an Al wiring having excellent electromigration resistance can be manufactured.

【0006】しかし,絶縁層に開設されたコンタクトホ
ールにタングステンを埋込み,これに接続されるAl配
線を形成する場合は,上述した拡散防止層表面を酸化す
る方法を適用することができないのである。以下,この
事情を実施例を参照して説明する。
However, when the contact hole formed in the insulating layer is filled with tungsten and the Al wiring connected thereto is formed, the above-mentioned method of oxidizing the surface of the diffusion preventing layer cannot be applied. Hereinafter, this circumstance will be described with reference to examples.

【0007】図2は従来技術の実施例工程断面図であ
り,コンタクトホールとこれに接続する配線の製造工程
を表している。先ず,表面に不純物領域1aが形成され
たシリコン基板1上にSiO2 からなる絶縁層2を堆積
する。次いで絶縁層2に,不純物領域1a表面を表出す
るコンタクトホール3を開設する。
FIG. 2 is a cross-sectional view of a process of an embodiment of the prior art, showing a manufacturing process of contact holes and wirings connected to the contact holes. First, depositing an insulating layer 2 made of SiO 2 on a silicon substrate 1, the impurity region 1a is formed on the surface. Next, a contact hole 3 exposing the surface of the impurity region 1a is formed in the insulating layer 2.

【0008】次いで,拡散防止層4として,Ti薄膜4
a,及びTiN薄膜4bをコンタクトホール3内面及び
絶縁層2表面を覆い順次堆積する。次いで,拡散防止層
4の表面を酸化し,拡散防止層4の表面が酸化して生成
された表面酸化層4cを形成する。
Then, as the diffusion prevention layer 4, a Ti thin film 4 is formed.
a and a TiN thin film 4b are sequentially deposited so as to cover the inner surface of the contact hole 3 and the surface of the insulating layer 2. Next, the surface of the diffusion prevention layer 4 is oxidized, and the surface of the diffusion prevention layer 4 is oxidized to form a surface oxide layer 4c.

【0009】次いで,図2(b)を参照して,タングス
テン層5aをコンタクトホール3を埋込み,拡散防止層
4上全面に堆積する。次いで,図2(c)を参照して,
タングステン層5aをエッチバックして,コンタクトホ
ール3を埋め込むタングステンプラグ5を残し,絶縁層
2上に堆積したタングステン層5aを除去する。
Next, referring to FIG. 2B, a tungsten layer 5a is buried in the contact hole 3 and deposited on the entire surface of the diffusion preventing layer 4. Then, referring to FIG. 2 (c),
The tungsten layer 5a is etched back to leave the tungsten plug 5 filling the contact hole 3, and the tungsten layer 5a deposited on the insulating layer 2 is removed.

【0010】次いで,Alを堆積し,フォトエッチング
してAl配線6を形成する。上記工程において,図2
(c)を参照して,タングステン層5aをエッチバック
する際に,絶縁層2上のタングステン層5aを完全に除
去するためにオーバエッチングを必要とする。このた
め,絶縁層2上の拡散防止層4の表面がエッチングされ
表面酸化層4cを除去してしまうのである。その結果,
絶縁層4上の拡散防止層4表面に堆積するAlは結晶粒
が微細で,エレクトロマイグレーションに対する耐性が
劣るのである。
Next, Al is deposited and photo-etched to form an Al wiring 6. In the above process, FIG.
Referring to (c), when the tungsten layer 5a is etched back, overetching is required to completely remove the tungsten layer 5a on the insulating layer 2. Therefore, the surface of the diffusion prevention layer 4 on the insulating layer 2 is etched and the surface oxide layer 4c is removed. as a result,
The Al deposited on the surface of the diffusion prevention layer 4 on the insulating layer 4 has fine crystal grains and is poor in resistance to electromigration.

【0011】[0011]

【発明が解決しようとする課題】従来の半導体装置の製
造方法では,拡散防止層の表面を酸化しても,その後に
コンタクトホールを埋め込むタングステンプラグを形成
する際に行うエッチバックにより,拡散防止層表面に形
成されていた表面酸化層が除去される結果,その上に堆
積されるAl配線のエレクトロマイグレーション耐性が
劣化するという問題があった。
In the conventional method of manufacturing a semiconductor device, even if the surface of the diffusion preventive layer is oxidized, the diffusion preventive layer is etched back when the tungsten plug filling the contact hole is formed thereafter. As a result of the removal of the surface oxide layer formed on the surface, there is a problem that the electromigration resistance of the Al wiring deposited thereon is deteriorated.

【0012】本発明は,コンタクトホールを埋め込むタ
ングステンプラグを形成した後に拡散防止層表面を酸化
することにより,タングステンプラグを有するコンタク
トホールが設けられた半導体装置において,エレクトロ
マイグレーション耐性に優れたAl配線を使用すること
ができる半導体装置の製造方法を提供することを目的と
している。
According to the present invention, an Al wiring excellent in electromigration resistance is provided in a semiconductor device provided with a contact hole having a tungsten plug by oxidizing a surface of the diffusion preventive layer after forming a tungsten plug filling the contact hole. It is an object of the present invention to provide a method for manufacturing a semiconductor device that can be used.

【0013】[0013]

【課題を解決するための手段】図1(a)は本発明の実
施例工程断面図であり,コンタクトホールとこれに接続
する配線の製造工程を表している。
FIG. 1A is a process sectional view of an embodiment of the present invention, which shows a manufacturing process of a contact hole and a wiring connected to the contact hole.

【0014】上記課題を解決するための本発明の構成
は,図1を参照して,基板1上にコンタクトホール3が
開設された絶縁層2を形成する工程と,該コンタクトホ
ール3内面及び該絶縁層2を覆い拡散防止層4を堆積す
る工程と,次いで該コンタクトホール3を埋め込み該基
板1上全面を覆うタングステン又はタングステンを主成
分とする合金からなるタングステン層5aを堆積する工
程と,該タングステン層5aを該絶縁層2上に堆積され
た該拡散防止層4が表出する迄エッチングして除去し,
該コンタクトホール3を埋め込むタングステンプラグ5
を形成する工程と,次いで該タングステンプラグ5及び
表出された該拡散防止層4上にアルミニュウム(Al)
又はアルミニュウムを主成分とする合金を堆積してAl
配線6を形成する工程とを有する半導体装置の製造方法
において,該タングステン層5aをエッチングして該タ
ングステンプラグ5を形成する工程の後,該アルミニュ
ウム又は該アルミニュウムを主成分とする合金を堆積す
る前に,表出する該拡散防止層4の表面を酸化する工程
を有することを特徴として構成する。
The structure of the present invention for solving the above-mentioned problems is, referring to FIG. 1, a step of forming an insulating layer 2 having a contact hole 3 formed on a substrate 1, an inner surface of the contact hole 3 and A step of depositing a diffusion prevention layer 4 covering the insulating layer 2, and a step of depositing a tungsten layer 5a made of tungsten or an alloy containing tungsten as a main component to fill the contact hole 3 and cover the entire surface of the substrate 1; Etching away the tungsten layer 5a until the diffusion barrier layer 4 deposited on the insulating layer 2 is exposed,
Tungsten plug 5 filling the contact hole 3
And then aluminum (Al) on the tungsten plug 5 and the exposed diffusion preventing layer 4.
Alternatively, an alloy containing aluminum as a main component is deposited to form Al.
In a method of manufacturing a semiconductor device having a step of forming wiring 6, after the step of etching the tungsten layer 5a to form the tungsten plug 5, before depositing the aluminum or an alloy containing aluminum as a main component In addition, it has a step of oxidizing the surface of the diffusion preventing layer 4 exposed.

【0015】[0015]

【作用】本発明の構成では,図1を参照して,タングス
テンプラグ5を形成した後,タングステンプラグ形成の
ために行うタングステン層5aのエッチングバックによ
り表出された拡散防止層4の表面を酸化し,拡散防止層
4の表面に表面酸化層4cを形成する。その後,Al配
線6を形成するためにアルミニュウム又はアルミニュウ
ムを主成分とする合金を堆積する。
In the structure of the present invention, referring to FIG. 1, after the tungsten plug 5 is formed, the surface of the diffusion preventing layer 4 exposed by etching back the tungsten layer 5a for forming the tungsten plug is oxidized. Then, a surface oxide layer 4c is formed on the surface of the diffusion prevention layer 4. Then, in order to form the Al wiring 6, aluminum or an alloy containing aluminum as a main component is deposited.

【0016】かかる構成では,絶縁層2上に配設される
Al配線6は,常に拡散防止層4表面に形成された表面
酸化層4c上に堆積されたアルミニュウム又はアルミニ
ュウムを主成分とする合金から形成される。既述のよう
に,表面酸化層4cが形成された拡散防止層4上に堆積
されるアルミニュウムは,結晶粒が粗く耐エレクトロマ
イグレーション性に優れている。従って,本発明の方法
により形成されたAl配線6は,優れたマイグレーショ
ン耐性を有するのである。
In such a structure, the Al wiring 6 disposed on the insulating layer 2 is always made of aluminum or an alloy containing aluminum as a main component, which is deposited on the surface oxide layer 4c formed on the surface of the diffusion preventing layer 4. It is formed. As described above, the aluminum deposited on the diffusion prevention layer 4 having the surface oxide layer 4c has coarse crystal grains and is excellent in electromigration resistance. Therefore, the Al wiring 6 formed by the method of the present invention has excellent migration resistance.

【0017】上述の本発明の構成において,表面酸化層
4cを形成するための酸化は,例えば,1気圧の窒素雰
囲気中で450℃,30分間の熱処理により形成するこ
とができる。かかる条件では,タングステンプラグ5表
面には,その上に堆積されるAl又はAl合金との間の
接触抵抗を増加するような酸化膜は形成されない。従っ
て,Al配線6とタングステンプラグ5を用いた良好な
コンタクトを実現することができる。
In the above-described structure of the present invention, the oxidation for forming the surface oxide layer 4c can be formed by, for example, heat treatment at 450 ° C. for 30 minutes in a nitrogen atmosphere at 1 atm. Under such conditions, no oxide film is formed on the surface of the tungsten plug 5 to increase the contact resistance with Al or Al alloy deposited thereon. Therefore, good contact using the Al wiring 6 and the tungsten plug 5 can be realized.

【0018】なお,かかる酸化は,拡散防止層の酸化方
法として知られる他の方法, 例えばラピッドサーマルア
ニール(Rapid Thermal Anneal) , 又は硝酸等の酸化材
中に浸漬することで形成することもできる。
The oxidation can also be formed by another method known as a method of oxidizing the diffusion prevention layer, for example, by immersing in a thermal oxidation material such as Rapid Thermal Anneal or nitric acid.

【0019】[0019]

【実施例】本発明を実施例を参照して詳細に説明する。
図1(a)を参照して,基板1表面に,例えば表面にコ
ンタク領域となる不純物領域1aが形成されたシリコン
基板表面に,例えばCVD法を用いてSiO2からなる
絶縁層2を堆積する。
EXAMPLES The present invention will be described in detail with reference to examples.
Referring to FIG. 1 (a), is deposited on the surface of the substrate 1, for example, a silicon substrate surface impurity region 1a is formed as a contactor region on the surface, for example, an insulating layer 2 made of SiO 2 by CVD .

【0020】次いで,絶縁層2に不純物領域1a表面を
表出するコンタクトホール3を開設する。次いで,コン
タクトホール3の内面及び絶縁層2上を覆う拡散防止層
4を堆積する。この拡散防止層4は,例えば何れもスパ
ッタにより堆積された,Ti薄膜4aを下層とし,Ti
N薄膜4bを上層とする積層構造とすることができる。
勿論,必要ならば他の方法を用いて堆積して差支えな
い。
Then, a contact hole 3 exposing the surface of the impurity region 1a is formed in the insulating layer 2. Then, a diffusion preventing layer 4 is deposited to cover the inner surface of the contact hole 3 and the insulating layer 2. The diffusion prevention layer 4 has a Ti thin film 4a as a lower layer, which is deposited by sputtering, for example.
It is possible to have a laminated structure in which the N thin film 4b is the upper layer.
Of course, other methods may be used for deposition if desired.

【0021】次いで,コンタクトホール3を埋込み基板
1全面を覆う,タングステン又はコンタクトで通常用い
られるタングステン合金からなるタングステン層5a
を,例えばCVD法により堆積する。
Next, a tungsten layer 5a which is filled with the contact hole 3 and covers the entire surface of the substrate 1 and which is made of tungsten or a tungsten alloy normally used for contacts is formed.
Are deposited by, for example, the CVD method.

【0022】次いで,図1(b)を参照して,タングス
テン層5aを,プラズマスパッタにより絶縁層2上のT
iN薄膜4bを表出するまでエッチバックする。この工
程で,コンタクトホール3を埋め込むタングステンプラ
グ5を残し,絶縁層2上のタングステン層5aは除去さ
れる。
Next, referring to FIG. 1B, the tungsten layer 5a is deposited on the insulating layer 2 by plasma sputtering to form a T film.
Etch back until the iN thin film 4b is exposed. In this step, the tungsten layer 5a on the insulating layer 2 is removed, leaving the tungsten plug 5 filling the contact hole 3.

【0023】次いで,図1(c)を参照して,絶縁層2
上の表出されたTiN薄膜4b表面を酸化して,TiN
薄膜4b表面に表面酸化層4cを形成する。酸化は,窒
素雰囲気中で450℃,30分間の熱処理により行われ
た。既述したように,この条件ではタングステンプラグ
5の表面は酸化されない。
Next, referring to FIG. 1C, the insulating layer 2
By oxidizing the surface of the TiN thin film 4b exposed above, TiN
A surface oxide layer 4c is formed on the surface of the thin film 4b. Oxidation was performed by heat treatment at 450 ° C. for 30 minutes in a nitrogen atmosphere. As described above, the surface of the tungsten plug 5 is not oxidized under this condition.

【0024】次いで,図1(d)を参照して,タングス
テンプラグ5及び絶縁層上に堆積された拡散防止層4を
覆うアルミニュウム合金を,例えばスパッタにより堆積
する。次いで,このアルミニュウム合金をフォトエッチ
ングしてAl配線6を形成する。
Next, referring to FIG. 1D, an aluminum alloy that covers the tungsten plug 5 and the diffusion preventing layer 4 deposited on the insulating layer is deposited by, for example, sputtering. Next, this aluminum alloy is photo-etched to form Al wirings 6.

【0025】このアルミニュウム合金は,例えば,Al
−0.15%Ti−0.1%Cu,Al−1%Si−
0.1%Cu,Al−1%Si,又はAl−2%Cuを
用いることができる。また,アルミニュウム合金に代え
て不純物を意図的に含まないアルミニュウムとすること
もできる。
This aluminum alloy is, for example, Al
-0.15% Ti-0.1% Cu, Al-1% Si-
0.1% Cu, Al-1% Si, or Al-2% Cu can be used. Further, instead of the aluminum alloy, aluminum that does not intentionally contain impurities can be used.

【0026】上記工程を経て,タングステンプラグ5を
通して不純物領域1aとコンタクトし,絶縁層上に延在
するAl配線6が形成される。なお,表面酸化層4cの
形成によるAl配線6とタングステンプラグ5の接触抵
抗の増加は認められなかった。
Through the above steps, an Al wiring 6 which contacts the impurity region 1a through the tungsten plug 5 and extends on the insulating layer is formed. No increase in the contact resistance between the Al wiring 6 and the tungsten plug 5 due to the formation of the surface oxide layer 4c was observed.

【0027】本実施例によれば,Al堆積の際に表出す
るTiN薄膜4bは,表面に表面酸化層4cが形成され
ているため,TiN薄膜4b内部から雰囲気中への窒素
の放出が阻止される。このため,粗大な結晶粒のAlが
堆積され,マイグレーション耐性に優れたAl配線が形
成される。
According to the present embodiment, since the surface oxide layer 4c is formed on the surface of the TiN thin film 4b exposed during Al deposition, the release of nitrogen from the inside of the TiN thin film 4b to the atmosphere is prevented. To be done. Therefore, Al having coarse crystal grains is deposited, and Al wiring having excellent migration resistance is formed.

【0028】[0028]

【発明の効果】上述したように本発明によれば,コンタ
クトホールを埋め込むタングステンプラグを形成した後
に拡散防止層表面を酸化することにより,コンタクトホ
ールを埋め込むタングステンプラグと接続され,かつエ
レクトロマイグレーション耐性に優れたAl配線を形成
する半導体装置の製造方法を提供することができ,半導
体装置の性能向上に寄与するところが大きい。
As described above, according to the present invention, the surface of the diffusion preventive layer is oxidized after the tungsten plug filling the contact hole is formed, so that the surface of the diffusion plug is connected to the tungsten plug filling the contact hole and the electromigration resistance is improved. It is possible to provide a method for manufacturing a semiconductor device in which an excellent Al wiring is formed, and this contributes greatly to improving the performance of the semiconductor device.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の実施例工程断面図FIG. 1 is a process sectional view of an embodiment of the present invention.

【図2】 従来技術の実施例工程断面図FIG. 2 is a sectional view of a process of an example of a conventional technique.

【符号の説明】[Explanation of symbols]

1 基板 1a 不純物領域 2 絶縁層 3 コンタクトホール 4 拡散防止層 4a Ti層 4b TiN層 4c 表面酸化層 5 タングステンプラグ 5a タングステン層 6 Al配線 1 Substrate 1a Impurity region 2 Insulating layer 3 Contact hole 4 Diffusion prevention layer 4a Ti layer 4b TiN layer 4c Surface oxide layer 5 Tungsten plug 5a Tungsten layer 6 Al wiring

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 基板(1)上にコンタクトホール(3)
が開設された絶縁層(2)を形成する工程と,該コンタ
クトホール(3)内面及び該絶縁層(2)を覆い拡散防
止層(4)を堆積する工程と,次いで該コンタクトホー
ル(3)を埋め込み該基板(1)上全面を覆うタングス
テン又はタングステンを主成分とする合金からなるタン
グステン層(5a)を堆積する工程と,該タングステン
層(5a)を該絶縁層(2)上に堆積された該拡散防止
層(4)が表出する迄エッチングして除去し,該コンタ
クトホール(3)を埋め込むタングステンプラグ(5)
を形成する工程と,次いで該タングステンプラグ(5)
及び表出された該拡散防止層(4)上にアルミニュウム
(Al)又はアルミニュウムを主成分とする合金を堆積
してAl配線(6)を形成する工程とを有する半導体装
置の製造方法において, 該タングステン層(5a)をエッチングして該タングス
テンプラグ(5)を形成する工程の後,該アルミニュウ
ム又は該アルミニュウムを主成分とする合金を堆積する
前に,表出する該拡散防止層(4)の表面を酸化する工
程を有することを特徴とする半導体装置の製造方法。
1. A contact hole (3) on a substrate (1).
A step of forming an insulating layer (2) having an opening formed therein, a step of depositing a diffusion prevention layer (4) covering the inner surface of the contact hole (3) and the insulating layer (2), and then the contact hole (3) A step of depositing a tungsten layer (5a) made of tungsten or an alloy containing tungsten as a main component to cover the entire surface of the substrate (1), and depositing the tungsten layer (5a) on the insulating layer (2). Also, the tungsten plug (5) is etched and removed until the diffusion prevention layer (4) is exposed to fill the contact hole (3).
And forming the tungsten plug (5)
And a step of depositing aluminum (Al) or an alloy containing aluminum as a main component on the exposed diffusion prevention layer (4) to form an Al wiring (6), After the step of etching the tungsten layer (5a) to form the tungsten plug (5) and before depositing the aluminum or the alloy containing aluminum as a main component, the diffusion preventing layer (4) exposed is formed. A method of manufacturing a semiconductor device, comprising a step of oxidizing a surface.
JP06070193A 1993-03-19 1993-03-19 Method for manufacturing semiconductor device Expired - Fee Related JP3303400B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06070193A JP3303400B2 (en) 1993-03-19 1993-03-19 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06070193A JP3303400B2 (en) 1993-03-19 1993-03-19 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH06275725A true JPH06275725A (en) 1994-09-30
JP3303400B2 JP3303400B2 (en) 2002-07-22

Family

ID=13149863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06070193A Expired - Fee Related JP3303400B2 (en) 1993-03-19 1993-03-19 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3303400B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237029B1 (en) * 1995-11-15 2000-01-15 김영환 Process for forming tungsten plug of semiconductor device
KR100248800B1 (en) * 1996-12-24 2000-03-15 김영환 Method for forming of metal wire of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237029B1 (en) * 1995-11-15 2000-01-15 김영환 Process for forming tungsten plug of semiconductor device
KR100248800B1 (en) * 1996-12-24 2000-03-15 김영환 Method for forming of metal wire of semiconductor device

Also Published As

Publication number Publication date
JP3303400B2 (en) 2002-07-22

Similar Documents

Publication Publication Date Title
US4937652A (en) Semiconductor device and method of manufacturing the same
KR0179822B1 (en) Interconnections structure of semiconductor device and method for manufacturing thereof
KR100347743B1 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
EP1324383A2 (en) Semiconductor device and method for manufacturing the same
KR100319588B1 (en) Method for forming interconnection structure
JP3625652B2 (en) Manufacturing method of semiconductor device
US5494860A (en) Two step annealing process for decreasing contact resistance
US20070145600A1 (en) Semiconductor device and manufacturing method thereof
JP2002203899A (en) Method for forming copper interconnection structure
US6812113B1 (en) Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained
JPH10209156A (en) Semiconductor device and its manufacture
JP3303400B2 (en) Method for manufacturing semiconductor device
JPH05102152A (en) Semiconductor device
JP2564786B2 (en) Semiconductor device and manufacturing method thereof
JPH06204218A (en) Manufacturing method of semiconductor device
JP4221737B2 (en) Metal wiring manufacturing method
JPH0888224A (en) Semiconductor device and its manufacture
JP3368629B2 (en) Semiconductor device
JPH0629294A (en) Manufacture of semiconductor device
KR0138864B1 (en) The fabrication method of metal interconnector in ics
JPH08139190A (en) Manufacture of semiconductor device
JP2723023B2 (en) Semiconductor device and manufacturing method thereof
JPH05102154A (en) Semiconductor device
JPH05299418A (en) Manufacture of semiconductor device
JP3014887B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020402

LAPS Cancellation because of no payment of annual fees