JP2715005B2 - White peak clip circuit - Google Patents
White peak clip circuitInfo
- Publication number
- JP2715005B2 JP2715005B2 JP651191A JP651191A JP2715005B2 JP 2715005 B2 JP2715005 B2 JP 2715005B2 JP 651191 A JP651191 A JP 651191A JP 651191 A JP651191 A JP 651191A JP 2715005 B2 JP2715005 B2 JP 2715005B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- signal
- frequency
- clipping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Picture Signal Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Processing Of Color Television Signals (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明は、映像信号のホワイト
レベルのピークをクリップして液晶表示パネルに供給す
るようにしたホワイトピーククリップ回路に関し、特に
白レベル付近の階調表現に改良を施すことのできる回路
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a white peak clipping circuit for clipping a white level peak of a video signal and supplying it to a liquid crystal display panel. It is related to a circuit that can be used.
【０００２】[0002]
【従来の技術】最近の液晶表示パネルの発展により、白
黒表示のみならずカラー表示することのできるものが商
用に供されるようになった。しかし、液晶表示パネルの
階調はＣＲＴと比較して低く、かつ入力レベルの範囲も
小さい。また、液晶表示パネルを保護するために、入力
レベルを制限する必要がある。そこで、従来は一定レベ
ルで入力信号のピーク（白レベル）をクリップしてい
た。2. Description of the Related Art With the recent development of liquid crystal display panels, those capable of performing not only monochrome display but also color display have come to be used commercially. However, the gradation of the liquid crystal display panel is lower than that of the CRT, and the range of the input level is small. Also, it is necessary to limit the input level in order to protect the liquid crystal display panel. Therefore, conventionally, the peak (white level) of the input signal has been clipped at a certain level.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、一定レ
ベルでクリップしたのでは、高周波成分も同時に失われ
るため、画像の輪郭が不鮮明となる。また、階調が失わ
れることになり、コントラストの低い画面になってしま
う。However, if clipping is performed at a certain level, high-frequency components are also lost at the same time, so that the outline of the image becomes unclear. Also, the gradation is lost, resulting in a screen with low contrast.
【０００４】これらの結果、液晶表示パネルでは、高品
質の画像を得ることができないという問題がある。[0004] As a result, there is a problem that a high quality image cannot be obtained with a liquid crystal display panel.
【０００５】それゆえに、この発明の目的は、液晶表示
パネルに映し出される画像を高品質にすることのできる
ホワイトピーククリップ回路を提供することにある。An object of the present invention is to provide a white peak clipping circuit that can improve the quality of an image displayed on a liquid crystal display panel.
【０００６】[0006]
【課題を解決するための手段】前記目的を達成するため
の本発明にかかるホワイトピーククリップ回路は、映像
信号のホワイトレベルのピークをクリップして液晶表示
パネルに供給するようにしたホワイトピーククリップ回
路であって、以下の特徴を有する。すなわち、前記映像
信号の高周波成分を残し、低周波成分のレベルのみを、
低周波成分のあるレベルからピークレベルにかけて圧縮
する圧縮手段と、前記圧縮手段の出力を、液晶表示パネ
ルの階調表現可能なレベルでクリップするレベルクリッ
プ手段とを含む。According to the present invention, there is provided a white peak clipping circuit for clipping a white level peak of a video signal and supplying it to a liquid crystal display panel. And has the following features. That is, leaving the high-frequency component of the video signal, only the level of the low-frequency component,
The compression means includes compression means for compressing a low frequency component from a certain level to a peak level, and level clipping means for clipping the output of the compression means at a level at which the gradation of the liquid crystal display panel can be expressed.
【０００７】[0007]
【作用】以上の本発明では、圧縮手段により高周波成分
を残しかつ映像信号の低周波成分のみを、低周波成分の
あるレベルからピークレベルにかけて圧縮する。こうす
ることにより、従来例のごとく表示パネルの保護のため
に映像信号のレベルをクリップするのと相違して、液晶
表示パネルの階調を失うことがなくなる。そして、残さ
れた高周波成分は、液晶表示パネルの階調表現可能なレ
ベルでクリップされるため、液晶表示パネルに過大な信
号を与えることがない。しかも、クリップした後の高周
波成分によって映像の輪郭を鮮明にすることができる。According to the present invention, the compression means compresses only the low frequency components of the video signal while leaving the high frequency components from a certain level of the low frequency components to a peak level. By doing so, the gradation of the liquid crystal display panel is not lost, unlike the case where the level of the video signal is clipped to protect the display panel as in the conventional example. The remaining high-frequency component is clipped at a level at which the gradation of the liquid crystal display panel can be expressed, so that an excessive signal is not given to the liquid crystal display panel. Moreover, the outline of the image can be sharpened by the high-frequency component after clipping.
【０００８】[0008]
【実施例】図１は、この発明の一実施例を示すブロック
図である。同図を参照して、このホワイトピーククリッ
プ回路は、入力されるクロマ信号Ｃと輝度信号Ｙとに基
づいて、Ｒ信号，Ｇ信号，Ｂ信号を発生するビデオクロ
マ信号処理回路１と、低域圧縮回路２〜４と、画質補正
回路５〜７とペデスタルクランプ回路８〜１０と、高域
クリップ回路１１〜１３とを有する。なお、低域圧縮回
路２〜４、画質補正回路５〜７、ペデスタルクランプ回
路８〜１０、および高域クリップ回路１１〜１３は、そ
れぞれ同様な回路で構成され、異なる点は入力される信
号がＲ信号、Ｇ信号、Ｂ信号であることである。FIG. 1 is a block diagram showing an embodiment of the present invention. Referring to FIG. 1, the white peak clipping circuit includes a video chroma signal processing circuit 1 for generating an R signal, a G signal, and a B signal based on an input chroma signal C and a luminance signal Y; It has compression circuits 2 to 4, image quality correction circuits 5 to 7, pedestal clamp circuits 8 to 10, and high frequency clip circuits 11 to 13. Note that the low-frequency compression circuits 2 to 4, the image quality correction circuits 5 to 7, the pedestal clamp circuits 8 to 10, and the high-frequency clip circuits 11 to 13 are configured by similar circuits, respectively. R signal, G signal, and B signal.
【０００９】低域圧縮回路２〜４は、それぞれビデオク
ロマ信号処理回路１１により発生されたＲ，Ｇ，Ｂ信号
の高周波成分を残して、低周波成分のみを圧縮する回路
である。画質補正回路５〜７は、低域圧縮回路２〜４の
出力信号に含まれる高域ノイズを除去して高品質の画像
を得るための回路である。ペデスタルクランプ回路８〜
１０は、画質補正回路５〜７を通過したＲ，Ｇ，Ｂ信号
のペデスタルレベルをある電圧レベルにクランプする回
路である。高域クリップ回路１１〜１３は、ペデスタル
クランプ回路８〜１２によってレベル調整されたＲ，
Ｇ，Ｂ信号を高周波領域まで追従して増幅するととも
に、液晶表示パネルによって表現できない階調レベルで
増幅した信号をクリップする回路である。図１に示した
ホワイトクリップ回路の動作を図２を参照して説明す
る。The low-frequency compression circuits 2 to 4 are circuits for compressing only the low-frequency components while leaving the high-frequency components of the R, G and B signals generated by the video chroma signal processing circuit 11 respectively. The image quality correction circuits 5 to 7 are circuits for removing high-frequency noise included in the output signals of the low-frequency compression circuits 2 to 4 to obtain high-quality images. Pedestal clamp circuit 8 ~
Reference numeral 10 denotes a circuit for clamping the pedestal levels of the R, G, and B signals passed through the image quality correction circuits 5 to 7 to a certain voltage level. The high-frequency clipping circuits 11 to 13 are R, R, whose levels have been adjusted by the pedestal clamping circuits 8 to 12, respectively.
This is a circuit that follows and amplifies the G and B signals up to a high-frequency region, and clips signals amplified at a gray scale level that cannot be expressed by a liquid crystal display panel. The operation of the white clip circuit shown in FIG. 1 will be described with reference to FIG.
【００１０】図２は図１のＲ信号の系統の出力波形を示
す図であり、（ａ）はビデオクロマ信号処理回路１の出
力波形、（ｂ）は、低域圧縮回路２の出力波形、（ｃ）
は、高域クリップ回路１１に出力波形である。なお、横
軸を時間とし、縦軸を電圧レベルとする。今、ビデオク
ロマ信号処理回路１から信号（ａ）が発生されたと仮定
する。この信号（ａ）は低域圧縮回路２に与えられ、あ
るレベルｒｅｆ１を越えると、ある傾斜角度をもって、
低周波成分のみがクリップされる。このようにして、低
域圧縮回路２から低域成分のみが圧縮された信号（ｂ）
が発生される。定域圧縮回路２により発生される信号
（ｂ）は、画質補正回路５において、高域ノイズカー除
去された後に、ペデスタルクランプ回路８に与えられ、
ここでペデスタルがある電圧に設定される。ペデスタル
レベルが調整された信号は、高域クリップ回路１１に与
えられ、ここで増幅されるとともに、液晶表示パネルで
表現できる最大レベルでクリップされる。この高域クリ
ップ回路１１から出力された信号（ｃ）に基づいて表示
される画像は、画面の一方の端か他方の端にかけて黒か
ら白へと徐々に明るくなっていく画像が得られる。FIGS. 2A and 2B are diagrams showing output waveforms of the R signal system of FIG. 1, wherein FIG. 2A shows an output waveform of the video chroma signal processing circuit 1, FIG. (C)
Is a waveform output to the high-frequency clipping circuit 11. The horizontal axis represents time, and the vertical axis represents voltage level. Now, it is assumed that the signal (a) is generated from the video chroma signal processing circuit 1. This signal (a) is supplied to the low-frequency compression circuit 2, and when the signal exceeds a certain level ref1, with a certain inclination angle,
Only low frequency components are clipped. Thus, the signal (b) in which only the low-frequency component is compressed from the low-frequency compression circuit 2
Is generated. The signal (b) generated by the fixed-range compression circuit 2 is applied to a pedestal clamp circuit 8 after high-frequency noise car removal in an image quality correction circuit 5,
Here, the pedestal is set to a certain voltage. The signal whose pedestal level has been adjusted is provided to the high-frequency clipping circuit 11, where it is amplified and clipped at the maximum level that can be expressed on the liquid crystal display panel. An image displayed based on the signal (c) output from the high-frequency clipping circuit 11 is an image that gradually becomes brighter from black to white toward one end or the other end of the screen.
【００１１】次に、液晶表示パネル上にクロスハッチ模
様を表示する場合を図３を参照して説明する。図３にお
いて（ｄ）はビデオクロマ処理回路１の出力波形、
（ｅ）は、定域圧縮回路２の出力波形、（ｆ）は、高域
クリップ回路１１の出力波形である。信号（ｄ）は、光
子模様（クロスハッチ模様）を表現するための信号であ
り、輪郭を鮮明にするために、境界部分の白レベルが高
くされている。この信号（ｄ）は低域圧縮回路２に与え
られ、低域圧縮回路２によって高周波成分がそのまま残
り、低周波成分がクリップされた波形（ｅ）となる。こ
こでは、低域の白レベルは一定であるから、一定レベル
でクリップしたのと同様の波形である。信号（ｅ）は画
質補正回路５、さらにペデスタルクランプ回路８を通し
て高域クリップ回路１１に与えられる。高域クリップ回
路に与えられた信号（ｅ）は、第２図の説明と同様に、
液晶表示パネルに階調表現できる最大レベルｒｅｆ２で
クリップされ、この出力は（ｆ）となる。Next, a case of displaying a cross hatch pattern on the liquid crystal display panel will be described with reference to FIG. In FIG. 3, (d) shows an output waveform of the video chroma processing circuit 1,
(E) is an output waveform of the fixed-range compression circuit 2, and (f) is an output waveform of the high-frequency clip circuit 11. The signal (d) is a signal for expressing a photon pattern (cross hatch pattern), and has a high white level at the boundary portion in order to sharpen the contour. This signal (d) is supplied to the low-frequency compression circuit 2, and the low-frequency compression circuit 2 leaves the high-frequency component as it is, resulting in a waveform (e) in which the low-frequency component is clipped. Here, since the low-frequency white level is constant, the waveform is the same as that obtained by clipping at a constant level. The signal (e) is supplied to the high-frequency clipping circuit 11 through the image quality correction circuit 5 and the pedestal clamp circuit 8. The signal (e) given to the high band clipping circuit is similar to the description of FIG.
Clipping is performed at the maximum level ref2 that can be expressed in gradation on the liquid crystal display panel, and this output is (f).
【００１２】図４は低域圧縮回路の詳細を示す回路図で
ある。なお、低域圧縮回路２〜４は同様な回路で構成さ
れるが、図４はそのうちの１つを示す。図４を参照し
て、定域圧縮回路は、第１の差動アンプ２１と、第１の
エミッタフォロア回路２２と、ローパスフィルタ２３
と、第２のエミッタフォロア回路２４と、第２の差動ア
ンプ２５とを有する。第２１の作動アンプ２１は、トラ
ンジスタＱ1 と、トランジスタＱ2 と、可変抵抗ＶＲ1
と、可変抵抗器ＶＲ2 とを含む。この作動アンプ２１
は、移動クロマ信号を可変抵抗器ＶＲ2 により設定され
るクランプレベルｒｅｆ１でクリップするとともに、ク
リップｒｅｆ1 よりも高いレベルの入力信号を可変抵抗
器ＶＲ1 によりレベル調節する。第２の差動アンプ２５
は、オペアンプＩＣ1 と、抵抗Ｒ４〜Ｒ７を含む。この
オペアンプＩＣ1 は、−端子と＋端子に入力される信号
の差を取る。FIG. 4 is a circuit diagram showing details of the low-frequency compression circuit. The low-frequency compression circuits 2 to 4 are constituted by similar circuits, and FIG. 4 shows one of them. Referring to FIG. 4, the fixed-range compression circuit includes a first differential amplifier 21, a first emitter follower circuit 22, and a low-pass filter 23.
, A second emitter follower circuit 24, and a second differential amplifier 25. Operation amplifier 21 of the first 21 includes a transistor Q 1, the transistor Q 2, the variable resistor VR 1
When, and a variable resistor VR 2. This operating amplifier 21
, Together with the clipped by a clamp level ref1 is set to move the chroma signal by the variable resistor VR 2, to the level adjust the high level of the input signal than the clip ref 1 by the variable resistor VR 1. Second differential amplifier 25
Includes an operational amplifier IC 1, the resistance R4~R7. The operational amplifier IC 1 ', - taking the difference signal input to the terminal and + terminal.
【００１３】次に、図４の定域圧縮回路の動作を図５の
波形図を参照して説明する。図５において、（ｇ）はビ
デオクロマ信号処理回路１の出力波形、（ｈ）は第１の
差動アンプ２１の出力波形、（ｉ）は第２のエミッタフ
ォロア回路２４の出力波形、（ｊ）は第２の差動アンプ
２５の出力波形である。Next, the operation of the constant range compression circuit of FIG. 4 will be described with reference to the waveform diagram of FIG. 5, (g) shows the output waveform of the video chroma signal processing circuit 1, (h) shows the output waveform of the first differential amplifier 21, (i) shows the output waveform of the second emitter follower circuit 24, (j) ) Is the output waveform of the second differential amplifier 25.
【００１４】まず、信号（ｅ）はトランジスタＱ1 のベ
ースに与えられるとともに、コンデンサＣ１、さらに抵
抗Ｒ５を通してオペアンプＩＣ1の＋端子に与えられ
る。トランジスタＱ2 のベースには、可変抵抗器ＶＲ2
によって可変される直流電圧が与えられており、この直
流電圧により原色信号Ｒ，Ｇ，Ｂ信号（ｇ）をクリップ
するためのレベルｒｅｆ１が決められている。このよう
にして、第１の作動アンプ２１からクリップされた信号
（ｈ）が出力される。クリップレベルｒｅｆ１よりも高
いレベルの信号に対するゲインは、可変抵抗器ＶＲ1 に
よって調整され、第１のエミッタフォロア回路２２を経
て抵抗Ｒ３およびコンデンサＣ３で構成されるローパス
フィルタ２３に入力される。ローパルフィルタ２３を通
過した信号（ｈ）は、第２のエミッタフォロア回路２４
により電流増幅される。電流増幅された信号（ｉ）は、
クリップレベルｒｅｆ１より高いレベル低周波成分であ
る。第２のエミッタフォロア回路２４の出力は、コンデ
ンサＣ４、抵抗Ｒ４を通してオペアンプＩＣ1 の−端子
に与えられる。オペアンプＩＣ1 は、信号（ｇ）と信号
（ｉ）との差をとった信号（ｊ）を出力する。この信号
（ｊ）は、クリップレベルｒｅｆ１より高いレベルが圧
縮された波形となっており、階調は失われていない。First, the signal (e) is applied to the base of the transistor Q 1 and also to the + terminal of the operational amplifier IC 1 through the capacitor C 1 and the resistor R 5. The base of the transistor Q 2 has a variable resistor VR 2
Is applied, and a level ref1 for clipping the primary color signals R, G, B signals (g) is determined by the DC voltage. Thus, the clipped signal (h) is output from the first operation amplifier 21. Gain for the high-level signal than clip level ref1 is adjusted by the variable resistor VR 1, is input to the constituted low-pass filter 23 at the first emitter follower circuit 22 resistor R3 and the capacitor C3 through. The signal (h) passing through the low-pass filter 23 is supplied to a second emitter follower circuit 24.
Amplifies the current. The current-amplified signal (i) is
This is a level low frequency component higher than the clip level ref1. The output of the second emitter follower circuit 24, a capacitor C4, through the resistor R4 of the operational amplifier IC 1 - given terminal. Operational amplifier IC 1 ', outputs a signal (g) a signal taken the difference between the signal (i) (j). The signal (j) has a waveform in which the level higher than the clip level ref1 is compressed, and the gradation is not lost.
【００１５】第６図は高域クリップ回路の詳細を示す回
路図である。同図を参照して、この高域クリップ回路
は、クランプレベルＶｒｅｆによりも高いレベルの信号
を、高周波領域まで追従して増幅するアンプ２６と、ア
ンプ２６の出力を液晶表示パネル表現可能なレベルでク
リップするクリップ回路２７とを含む。アンプ２６は、
オペアンプＩＣ2 と、抵抗Ｒ１１〜Ｒ１３と、ペデスタ
ルクランプレベルに設定された基準電圧Ｖｒｅｆとを含
む。クリップ回路２７はトランジスタＱ１１とトランジ
スタＱ１２と可変抵抗ＶＲ１１と、抵抗Ｒ１４とコンデ
ンサＣ１１とを含む。FIG. 6 is a circuit diagram showing details of the high frequency clip circuit. Referring to FIG. 5, the high-frequency clipping circuit includes an amplifier 26 that amplifies a signal having a higher level than the clamp level Vref by following a high-frequency region, and a level at which the output of the amplifier 26 can be expressed on a liquid crystal display panel. And a clip circuit 27 for clipping. Amplifier 26
It includes an operational amplifier IC 2, and a resistor R11 to R13, a reference voltage Vref that is set to the pedestal clamp level. The clip circuit 27 includes a transistor Q11, a transistor Q12, a variable resistor VR11, a resistor R14, and a capacitor C11.
【００１６】次に図７を参照して図６に示した高域クリ
ップ回路の動作を説明する。図７において、（ｋ）は、
ペデスタルクランプ回路の出力波形、（ｌ）はアンプ２
６の出力波形に、（ｍ）はクリップ回路２７の出力波形
である。ペデスタルクランプ回路から入力された信号
（ｋ）は、抵抗Ｒ１１を通してオペアンプＩＣ2 の＋端
子に与えられ、ここで増幅される。増幅された信号
（ｌ）は、トランジスタＱ１１に与えられる。また、ト
ランジスタＱ１１のエミッタにはトランジスタＱ１２の
エミッタが接続されており、トランジスタＱ１２のベー
スに接続されている可変抵抗器ＶＲ１１の設定レベルに
よりクリップレベルｒｅｆ２を可変できる。トランジス
タＱ１１のエミッタから信号（ｍ）が出力される。Next, the operation of the high-frequency clipping circuit shown in FIG. 6 will be described with reference to FIG. In FIG. 7, (k) is
Output waveform of pedestal clamp circuit, (l) is amplifier 2
6 shows the output waveform of the clipping circuit 27 in the output waveform of FIG. Pedestal clamp circuit inputted from the signal (k) is given to the operational amplifier IC 2 + terminal through resistor R11, is amplified here. The amplified signal (l) is provided to transistor Q11. The emitter of the transistor Q11 is connected to the emitter of the transistor Q12, and the clip level ref2 can be changed by the setting level of the variable resistor VR11 connected to the base of the transistor Q12. Signal (m) is output from the emitter of transistor Q11.
【００１７】前記実施例では、低域圧縮回路および高域
クリップ回路をクロマ信号処理回路の後に接続して、
Ｒ，Ｇ，Ｂ信号のレベルを調整しているが、低域圧縮回
路および高域クリップ回路をビデオクロマ信号処理回路
の前段に接続して、輝度信号Ｙのレベルを調整すること
も可能である。In the above embodiment, the low-frequency compression circuit and the high-frequency clipping circuit are connected after the chroma signal processing circuit,
Although the levels of the R, G, and B signals are adjusted, the level of the luminance signal Y can be adjusted by connecting a low-frequency compression circuit and a high-frequency clipping circuit before the video chroma signal processing circuit. .
【００１８】[0018]
【発明の効果】以上の本発明によれば、圧縮手段は、映
像信号の高周波成分を残して低周波成分のあるレベルか
らピークレベルまでを圧縮するので、従来例のごとく階
調を失うことがない。しかも、コントラストを高めるこ
とができ、かつ画像の輪郭が鮮明となる。したがって、
狭いダイナミックレンジの晶パネルであってもめりはり
のついた画像を得ることができるという効果が得られ
る。According to the present invention, since the compression means compresses a certain level of the low frequency component from a certain level to a peak level while leaving the high frequency component of the video signal, the gradation may be lost as in the conventional example. Absent. In addition, the contrast can be increased, and the outline of the image becomes clear. Therefore,
The effect is obtained that even with a crystal panel having a narrow dynamic range, it is possible to obtain an image with a bend.
【図１】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
【図２】図１の各回路出力波形図である。FIG. 2 is an output waveform diagram of each circuit of FIG.
【図３】クロスハッチ模様を表示するための各回路の出
力波形である。FIG. 3 is an output waveform of each circuit for displaying a cross hatch pattern.
【図４】低域圧縮回路の詳細を示す回路図である。FIG. 4 is a circuit diagram showing details of a low-frequency compression circuit.
【図５】図４に示す低域圧縮回路の各回路の出力波形を
示す図である。5 is a diagram showing output waveforms of each circuit of the low-frequency compression circuit shown in FIG.
【図６】高域クリップ回路の詳細を示す回路図である。FIG. 6 is a circuit diagram showing details of a high-frequency clip circuit.
【図７】図６の各回路の出力波形を示す図である。FIG. 7 is a diagram showing output waveforms of each circuit of FIG. 6;
１ ビデオクロマ信号処理回路 ２〜４ 低域圧縮回路 ５〜７ 画質補正回路 ８〜１０ ペデスタルクランプ回路 １１〜１３ 高域クリップ回路 DESCRIPTION OF SYMBOLS 1 Video chroma signal processing circuit 2-4 Low frequency compression circuit 5-7 Image quality correction circuit 8-10 Pedestal clamp circuit 11-13 High frequency clip circuit
Claims (1)
リップして液晶表示パネルに供給するようにしたホワイ
トピーククリップ回路であって、前記映像信号の高周波
成分を残し、低周波成分のレベルのみを、低周波成分の
あるレベルからピークレベルにかけて圧縮する圧縮手段
と、前記圧縮手段の出力を、液晶表示パネルの階調表現
可能なレベルでクリップするレベルクリップ手段とを含
むことを特徴とするホワイトピーククリップ回路。1. A white peak clipping circuit for clipping a white level peak of a video signal and supplying it to a liquid crystal display panel, wherein a high frequency component of the video signal is left and only a low frequency component level is reduced. A white peak clipper comprising: compression means for compressing a low frequency component from a certain level to a peak level; and level clipping means for clipping the output of the compression means at a level capable of expressing the gradation of a liquid crystal display panel. circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP651191A JP2715005B2 (en) | 1991-01-23 | 1991-01-23 | White peak clip circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP651191A JP2715005B2 (en) | 1991-01-23 | 1991-01-23 | White peak clip circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04238476A JPH04238476A (en) | 1992-08-26 |
| JP2715005B2 true JP2715005B2 (en) | 1998-02-16 |
Family
ID=11640443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP651191A Expired - Fee Related JP2715005B2 (en) | 1991-01-23 | 1991-01-23 | White peak clip circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2715005B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001095006A (en) * | 1999-09-20 | 2001-04-06 | Matsushita Electric Ind Co Ltd | Acc circuit |
| JP2001265285A (en) | 2000-03-14 | 2001-09-28 | Nec Corp | Driving circuit for liquid crystal display device |
-
1991
- 1991-01-23 JP JP651191A patent/JP2715005B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04238476A (en) | 1992-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01256875A (en) | Dynamic noise reduction circuit | |
| JP2612508B2 (en) | Control signal generator for television system | |
| US4823190A (en) | Apparatus for enhancing contours of television signal | |
| JP2715005B2 (en) | White peak clip circuit | |
| JPH03174883A (en) | Signal processing device | |
| JPS6248945B2 (en) | ||
| JPH04282689A (en) | Gradation correction device | |
| JPH05347723A (en) | Noise reduction circuit | |
| JP3557722B2 (en) | Scan speed modulation circuit | |
| JPH09224186A (en) | Video camera and control correcting device | |
| JP3356815B2 (en) | Circuit for adaptive white-compression of video signal | |
| JP3158768B2 (en) | Color signal amplitude limiter for video signals | |
| JP3524115B2 (en) | Contour correction device | |
| JPH074003B2 (en) | Signal compressor | |
| JP3389805B2 (en) | Small screen decoder device | |
| JP3307244B2 (en) | Bright data control circuit | |
| EP0271954A2 (en) | Television signal processing apparatus including rise time normalization and noise reduction | |
| JP2586851B2 (en) | liquid crystal television | |
| JP3264683B2 (en) | Brightness signal clarification circuit | |
| JP2755112B2 (en) | Contour correction circuit | |
| JP3131449B2 (en) | Contour correction circuit | |
| JP3407677B2 (en) | Speed modulation circuit | |
| JP3062516B2 (en) | Picture quality adjustment circuit for television | |
| JP4301852B2 (en) | Video signal processing circuit | |
| JPH06245100A (en) | Video signal processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970930 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |