JP3307244B2 - Bright data control circuit - Google Patents
Bright data control circuitInfo
- Publication number
- JP3307244B2 JP3307244B2 JP29142396A JP29142396A JP3307244B2 JP 3307244 B2 JP3307244 B2 JP 3307244B2 JP 29142396 A JP29142396 A JP 29142396A JP 29142396 A JP29142396 A JP 29142396A JP 3307244 B2 JP3307244 B2 JP 3307244B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- bright
- output
- contrast
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Receiver Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、テレビジョン受信
機にてユーザー調整データをどのように動かそうとも、
画面上のオンスクリーン文字を常に見えるようにするこ
とを提供するためのブライトデータ制御回路に関するも
のである。The present invention relates to a method for moving user adjustment data in a television receiver.
The present invention relates to a bright data control circuit for providing that on-screen characters on a screen are always visible.
【0002】[0002]
【従来の技術】近年、カラーテレビジョン受信機の大型
化に伴い高品位のテレビジョン受信機が望まれており、
ユーザー調整データをどのように動かそうとも、画面上
のオンスクリーン文字を常に見えるようにするブライト
データ制御回路は、重要視されている。2. Description of the Related Art In recent years, with the increase in the size of color television receivers, high-quality television receivers have been desired.
Regardless of how the user adjustment data is moved, a bright data control circuit that always makes on-screen characters on the screen visible is regarded as important.
【0003】以下、図面を参照しながら、上述した従来
のブライトデータ制御回路の一例について説明を行う。Hereinafter, an example of the above-described conventional bright data control circuit will be described with reference to the drawings.
【0004】図3は、従来のブライトデータ制御回路の
ブロック構成図を示すものである。図3のブロック構成
図において301はモニター上に文字等を表示するため
マイコン等により作られたオンスクリーン信号と映像R
GB信号とが重畳された重畳信号を入力し、その信号の
振幅レベルを調整することができるコントラスト制御回
路、302はコントラスト制御回路301の振幅レベル
を制御するためのデータを発生し、その出力データはコ
ントラスト制御回路301に入力されるコントラスト制
御データ発生回路、304はコントラスト制御回路30
1から出力される重畳信号の直流成分を可変することが
でき、そこから出力される重畳信号は表示デバイスの駆
動回路に入力されるブライト制御回路、303はブライ
ト制御回路304の直流レベルを制御するためのデータ
を発生するブライト制御データ発生回路である。FIG. 3 is a block diagram showing a conventional bright data control circuit. In the block diagram of FIG. 3, reference numeral 301 denotes a character or the like on a monitor .
On-screen signal and video R made by microcomputer
A superimposed signal on which a GB signal is superimposed is input, and the
Contrast control circuit that can adjust the amplitude level
Path, 302 is the amplitude level of the contrast control circuit 301
Control data, and the output data is
Contrast system input to the contrast control circuit 301
A control data generation circuit 304;
1 can vary the DC component of the superimposed signal output from
The superimposed signal output from the
Bright control circuit input to the driving circuit, 303 is a bright control circuit.
For controlling the DC level of the load control circuit 304
Is a bright control data generation circuit .
【0005】以上のように構成されたブライトデータ制
御回路について、以下その動作について説明する。The operation of the bright data control circuit configured as described above will be described below.
【0006】まず、コントラスト制御データ発生回路3
02、ブライト制御データ発生回路303にてそれぞれ
制御データを発生させ、コントラスト制御回路301、
ブライト制御回路304に入力し、それぞれを制御す
る。その際、画面上のオンスクリーン文字信号はテレビ
ジョン信号のブライト制御、コントラスト制御に連動し
て動くようになっている。First, the contrast control data generating circuit 3
02, the control data is generated by the bright control data generation circuit 303, and the contrast control circuit 301,
It is input to the bright control circuit 304 to control each of them. At this time, the on-screen character signal on the screen moves in conjunction with the brightness control and the contrast control of the television signal.
【0007】[0007]
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、次のような問題点を有している。However, the above configuration has the following problems.
【0008】図4は従来のブライト制御回路の動作説明
図であるが、(a)はコントラスト、ブライトが標準状
態にある場合のRGB出力点でのオンスクリーン信号レ
ベルを概念的に示したもの、(b)はコントラスト、ブ
ライトがMIN状態にある場合のRGB出力点でのオン
スクリーン信号レベルを概念的に示したものである。
(a)は標準ペテスタル電圧(カットオフ電圧)より3
Vの振幅を持つオンスクリーン信号であることを示して
ある。コントラストをMINにすると3Vの振幅が1V
まで小さくなり、ブライトをMINにするとペテスタル
電圧が1V下がるため、オンスクリーン信号は(b)に
示すような状態になる。つまり、オンスクリーン信号の
もっとも高いレベルが標準ペテスタル電圧(カットオフ
電圧)と同じレベルになるため、画面上オンスクリーン
信号が見えなくなるという問題を有している。FIG. 4 is a diagram for explaining the operation of a conventional bright control circuit. FIG. 4 (a) conceptually shows the on-screen signal level at the RGB output point when the brightness is in a standard state. (B) conceptually shows the on-screen signal level at the RGB output point when contrast and bright are in the MIN state.
(A) is 3 from the standard petestal voltage (cut-off voltage).
It is shown that the signal is an on-screen signal having an amplitude of V. When the contrast is set to MIN, the amplitude of 3V becomes 1V
When the brightness is reduced to MIN, the petestal voltage decreases by 1 V, and the on-screen signal is in the state shown in FIG. That is, since the highest level of the on-screen signal becomes the same level as the standard petestal voltage (cut-off voltage), there is a problem that the on-screen signal cannot be seen on the screen.
【0009】[0009]
【課題を解決するための手段】上記問題点を解決するた
めに本発明のブライトデータ制御回路は、コントラスト
制御回路と、コントラスト制御データ発生回路と、ブラ
イト制御データ発生回路と、コントラストMAXデータ
記憶回路と、引き算回路と、わり算回路と、加算回路
と、ブライトMINデータ記憶回路と、ブライト制御デ
ータクリップ回路と、ブライト制御回路という構成を備
えたものである。In order to solve the above problems, a bright data control circuit according to the present invention comprises a contrast control circuit, a contrast control data generation circuit, a bright control data generation circuit, and a contrast MAX data storage circuit. , A subtraction circuit, a division circuit, an addition circuit, a bright MIN data storage circuit, a bright control data clip circuit, and a bright control circuit.
【0010】[0010]
【発明の実施の形態】本発明の請求項1に記載の発明
は、モニター上に文字等を表示するためマイコン等によ
り作られたオンスクリーン信号と映像RGB信号とが重
畳された重畳信号を入力し、その信号の振幅レベルを調
整することができるコントラスト制御回路と、前記コン
トラスト制御回路の振幅レベルを制御するためのデータ
を発生し、その出力データは前記コントラスト制御回路
に入力されるコントラスト制御データ発生回路と、前記
コントラスト制御回路から出力される重畳信号の直流成
分を可変することができ、そこから出力される重畳信号
は表示デバイスの駆動回路に入力されるブライト制御回
路と、前記コントラスト制御データ発生回路が出力でき
る最大のデータを記憶しておくコントラストMAXデー
タ記憶回路と、前記コントラストMAXデータ記憶回路
から出力されるコントラストMAXデータから前記コン
トラスト制御データ発生回路の出力データを引き算する
引き算回路と、前記引き算回路からの出力信号を所定値
で割算する割算回路と、ブライトMINデータを記憶す
るブライトMINデータ記憶回路と、前記割算回路の出
力データと前記ブライトMINデータ記憶回路の出力デ
ータを加算する加算回路と、前記ブライト制御回路の直
流レベルを制御するためのデータを発生するブライト制
御データ発生回路と、前記ブライト制御データ発生回路
からの出力データの下限を前記加算回路からの出力デー
タによって決定し、その出力データは前記ブライト制御
回路に入力され、下限クリップとして動作するブライト
制御データクリップ回路とを備え、ユーザー調整データ
をどのように動かしても、画面上にオンスクリーン文字
が常に表示されるようにしたことを特徴とするブライト
データ制御回路であり、コントラストデータの状態によ
ってブライト制御範囲を変化させるようにしたものであ
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS According to the first aspect of the present invention, a superimposed signal in which an on-screen signal generated by a microcomputer or the like and a video RGB signal are superimposed for displaying characters on a monitor is input. A contrast control circuit capable of adjusting the amplitude level of the signal; and data for controlling the amplitude level of the contrast control circuit. The output data is contrast control data input to the contrast control circuit. A generating circuit; a DC component of a superimposed signal output from the contrast control circuit can be varied; a superimposed signal output therefrom is used as a bright control circuit input to a drive circuit of a display device; and contrast MAX data storage circuit for storing the maximum data generating circuit can output, the Contrast MAX data storage circuit
From the contrast MAX data output from the
Subtract the output data of the trust control data generation circuit
A subtraction circuit, and an output signal from the subtraction circuit having a predetermined value.
A division circuit for dividing in, to store Bright MIN data
A bright MIN data storage circuit, an addition circuit for adding output data of the division circuit and output data of the bright MIN data storage circuit, and a direct control circuit of the bright control circuit.
Bright system to generate data to control flow level
A control data generating circuit, and a lower limit of output data from the bright control data generating circuit is determined by output data from the adding circuit, and the output data is input to the bright control circuit and operates as a lower limit clip. and a clipping circuit, even how to move the user adjustment data, the on-screen characters on the screen
Der those There was always a bright data control circuit, characterized in that to be displayed, so as to change the bright control range by the state of the contrast data
You .
【0011】本発明の請求項2に記載の発明はコントラ
スト制御回路と、コントラスト制御データ発生回路と、
ブライト制御データ発生回路と、コントラストMAXデ
ータ記憶回路と、引き算回路と、わり算回路と、加算回
路と、ブライトMINデータ記憶回路と、ブライト制御
データクリップ回路と、ブライト制御回路とを備えユー
ザー調整データをどのように動かそうとも、画面上のオ
ンスクリーン文字は常に見えることを特徴とするブライ
トデータ制御回路であり、コントラストデータの状態に
よってブライト制御範囲を変化させるという作用を有す
る。According to a second aspect of the present invention, a contrast control circuit, a contrast control data generation circuit,
A brightness control data generation circuit, a contrast MAX data storage circuit, a subtraction circuit, a division circuit, an addition circuit, a brightness MIN data storage circuit, a brightness control data clipping circuit, and a brightness control circuit; The bright data control circuit is characterized in that on-screen characters on the screen are always visible no matter how it moves, and has the effect of changing the bright control range depending on the state of contrast data.
【0012】以下本発明の実施の形態について、図面を
参照しながら説明する。 (実施の形態)図1は本発明の一実施の形態におけるブ
ライトデータ制御回路のブロック構成図を示すものであ
る。図1において、101はコントラスト制御回路、1
02はコントラスト制御データ発生回路、103はブラ
イト制御データ発生回路、104はコントラストMAX
データ記憶回路、105は引き算回路、106はわり算
回路、107は加算回路、108はブライトMINデー
タ記憶回路、109はブライト制御データクリップ回
路、110はブライト制御回路である。Hereinafter, embodiments of the present invention will be described with reference to the drawings. (Embodiment) FIG. 1 shows a block diagram of a bright data control circuit according to an embodiment of the present invention. In FIG. 1, reference numeral 101 denotes a contrast control circuit;
02 is a contrast control data generation circuit, 103 is a bright control data generation circuit, and 104 is a contrast MAX.
A data storage circuit, 105 is a subtraction circuit, 106 is a division circuit, 107 is an addition circuit, 108 is a bright MIN data storage circuit, 109 is a bright control data clip circuit, and 110 is a bright control circuit.
【0013】以上のように構成されたブライトデータ制
御回路について、以下図1及び図2を用いてその動作を
説明する。The operation of the bright data control circuit configured as described above will be described below with reference to FIGS.
【0014】まず、図1を用いて動作説明をおこなう。
コントラスト制御データ発生回路102より出力させた
データはコントラスト制御回路101に入力され、コン
トラスト制御をおこなうと同時に引き算回路105に入
力し、コントラストMAXデータ記憶回路104からの
データと引き算する。引き算回路105の出力データを
ある定数にてわり算回路106にてわり算し、加算回路
107に入力する。加算回路107にはブライトMIN
データ記憶回路108からのデータも入力されている。
ブライト制御データクリップ回路109はブライト制御
データ発生回路103より出力されるブライト制御デー
タを加算回路107より出力されるブライトMINクリ
ップデータよりも下がらないようにクリップするための
回路である。ブライト制御データクリップ回路109よ
り出力されたデータをブライト制御回路110に入力
し、ブライト制御を行う。First, the operation will be described with reference to FIG.
The data output from the contrast control data generation circuit 102 is input to the contrast control circuit 101, and is input to the subtraction circuit 105 at the same time as performing contrast control, and is subtracted from the data from the contrast MAX data storage circuit 104. The output data of the subtraction circuit 105 is divided by a certain constant by a division circuit 106 and input to an addition circuit 107. Bright MIN is added to the addition circuit 107.
Data from the data storage circuit 108 is also input.
The bright control data clipping circuit 109 is a circuit for clipping the bright control data output from the bright control data generating circuit 103 so as not to be lower than the bright MIN clip data output from the adding circuit 107. The data output from the brightness control data clip circuit 109 is input to the brightness control circuit 110 to perform brightness control.
【0015】さて、図2は本発明の第1の実施例におけ
るブライトデータ制御回路の動作説明図であって、
(a)は横軸がコントラスト制御データ発生回路102
より出力されるコントラスト制御データ、縦軸は加算回
路107より出力されるブライトMINクリップデータ
である。図1のブロック構成図によりコントラスト制御
データの状態によってブライトMINクリップデータが
変化することになる。ブライトMINクリップデータが
変化することで(b)に示すようにコントラストMIN
時でのブライト制御範囲(ブライトMINデータ)を変
えることができるため、コントラスト、ブライトMIN
にて画面上オンスクリーン文字が見えなくなることはな
い。FIG. 2 is a diagram for explaining the operation of the bright data control circuit according to the first embodiment of the present invention.
9A, the horizontal axis represents the contrast control data generation circuit 102.
The vertical axis is the bright MIN clip data output from the addition circuit 107. According to the block diagram of FIG. 1, the bright MIN clip data changes depending on the state of the contrast control data. When the bright MIN clip data changes, as shown in FIG.
Since the brightness control range (bright MIN data) at the time can be changed, contrast, bright MIN
Does not make the on-screen characters invisible on the screen.
【0016】[0016]
【発明の効果】以上のように本実施例によれば、コント
ラスト制御回路と、コントラスト制御データ発生回路
と、ブライト制御データ発生回路と、コントラストMA
Xデータ記憶回路と、引き算回路と、わり算回路と、加
算回路と、ブライトMINデータ記憶回路と、ブライト
制御データクリップ回路と、ブライト制御回路を設ける
ことにより、ユーザー調整データをどのように動かそう
とも、画面上のオンスクリーン文字は常に見えるという
効果を期待することができる。As described above, according to the present embodiment, the contrast control circuit, the contrast control data generation circuit, the bright control data generation circuit, and the contrast MA
By providing an X data storage circuit, a subtraction circuit, a division circuit, an addition circuit, a bright MIN data storage circuit, a bright control data clip circuit, and a bright control circuit, no matter how the user adjustment data is moved. You can expect the effect that the on-screen characters on the screen are always visible.
【図1】本発明の一実施の形態におけるブライトデータ
制御回路のブロック構成図FIG. 1 is a block diagram of a bright data control circuit according to an embodiment of the present invention.
【図2】図1の動作説明図FIG. 2 is an operation explanatory diagram of FIG. 1;
【図3】従来のブライトデータ制御回路のブロック構成
図FIG. 3 is a block diagram of a conventional bright data control circuit.
【図4】図3の動作説明図FIG. 4 is an operation explanatory diagram of FIG. 3;
101 コントラスト制御回路 102 コントラスト制御データ発生回路 103 ブライト制御データ発生回路 104 コントラストMAXデータ記憶回路 105 引き算回路 106 わり算回路 107 加算回路 108 ブライトMINデータ記憶回路 109 ブライト制御データクリップ回路 110 ブライト制御回路 DESCRIPTION OF SYMBOLS 101 Contrast control circuit 102 Contrast control data generation circuit 103 Bright control data generation circuit 104 Contrast MAX data storage circuit 105 Subtraction circuit 106 Division circuit 107 Addition circuit 108 Bright MIN data storage circuit 109 Bright control data clip circuit 110 Bright control circuit
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI G09G 5/40 G09G 5/40 H04N 5/57 H04N 5/57 (56)参考文献 特開 平6−38126(JP,A) 特開 平9−135403(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04N 5/38 - 5/46 H04N 5/262 - 5/278 H04N 5/50 - 5/63 ────────────────────────────────────────────────── ─── Continued on the front page (51) Int.Cl. 7 Identification code FI G09G 5/40 G09G 5/40 H04N 5/57 H04N 5/57 JP-A-9-135403 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H04N 5/38-5/46 H04N 5/262-5/278 H04N 5/50-5 / 63
Claims (1)
コン等により作られたオンスクリーン信号と映像RGB
信号とが重畳された重畳信号を入力し、その信号の振幅
レベルを調整することができるコントラスト制御回路
と、前記コントラスト制御回路の振幅レベルを制御する
ためのデータを発生し、その出力データは前記コントラ
スト制御回路に入力されるコントラスト制御データ発生
回路と、前記コントラスト制御回路から出力される重畳
信号の直流成分を可変することができ、そこから出力さ
れる重畳信号は表示デバイスの駆動回路に入力されるブ
ライト制御回路と、前記コントラスト制御データ発生回
路が出力できる最大のデータを記憶しておくコントラス
トMAXデータ記憶回路と、前記コントラストMAXデ
ータ記憶回路から出力されるコントラストMAXデータ
から前記コントラスト制御データ発生回路の出力データ
を引き算する引き算回路と、前記引き算回路からの出力
信号を所定値で割算する割算回路と、ブライトMINデ
ータを記憶するブライトMINデータ記憶回路と、前記
割算回路の出力データと前記ブライトMINデータ記憶
回路の出力データを加算する加算回路と、前記ブライト
制御回路の直流レベルを制御するためのデータを発生す
るブライト制御データ発生回路と、前記ブライト制御デ
ータ発生回路からの出力データの下限を前記加算回路か
らの出力データによって決定し、その出力データは前記
ブライト制御回路に入力され、下限クリップとして動作
するブライト制御データクリップ回路とを備え、ユーザ
ー調整データをどのように動かしても、画面上にオンス
クリーン文字が常に表示されるようにしたことを特徴と
するブライトデータ制御回路。1. An on-screen signal and video RGB generated by a microcomputer or the like for displaying characters and the like on a monitor.
A contrast control circuit capable of inputting a superimposed signal on which a signal is superimposed and adjusting the amplitude level of the signal, and generating data for controlling the amplitude level of the contrast control circuit, the output data of which is A contrast control data generating circuit input to a contrast control circuit, and a DC component of a superimposed signal output from the contrast control circuit can be varied. The superimposed signal output therefrom is input to a drive circuit of a display device. that the Bright control circuit, and contrast MAX data storage circuit for storing the maximum data the contrast control data generating circuit can be output, the contrast MAX de
MAX data output from the data storage circuit
From the output data of the contrast control data generation circuit
Subtraction circuit, a division circuit for dividing an output signal from the subtraction circuit by a predetermined value, and a bright MIN decoder.
And Bright MIN data storage circuit for storing a over data, an adding circuit for adding the output data of the output data and the bright MIN data storage circuit of the dividing circuit, the Bright
Generates data for controlling the DC level of the control circuit
And a lower limit of output data from the bright control data generating circuit is determined by output data from the adder circuit, and the output data is input to the bright control circuit and operates as a lower limit clip. and a control data clipping circuit, even how to move the user adjustment data, Bright data control circuit, characterized in that the on-screen characters on the screen are always to be displayed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29142396A JP3307244B2 (en) | 1996-11-01 | 1996-11-01 | Bright data control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29142396A JP3307244B2 (en) | 1996-11-01 | 1996-11-01 | Bright data control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10136280A JPH10136280A (en) | 1998-05-22 |
JP3307244B2 true JP3307244B2 (en) | 2002-07-24 |
Family
ID=17768695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29142396A Expired - Fee Related JP3307244B2 (en) | 1996-11-01 | 1996-11-01 | Bright data control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3307244B2 (en) |
-
1996
- 1996-11-01 JP JP29142396A patent/JP3307244B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10136280A (en) | 1998-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5654743A (en) | Picture display arrangement | |
US6501451B1 (en) | Liquid crystal display panel driving device and method | |
KR100756607B1 (en) | Multi-window picture adjustment arrangement for a video display | |
KR100370885B1 (en) | Image displaying apparatus and method, and image processing device and method | |
US6597411B1 (en) | Method and apparatus for avoiding moire in digitally resized images | |
JP3105278B2 (en) | Television receiver | |
US6075574A (en) | Method and apparatus for controlling contrast of images | |
JP2001134235A (en) | Liquid crystal display device | |
JP4130421B2 (en) | Contrast automatic limit circuit and contrast automatic control method | |
JP3078918B2 (en) | Contour correction device | |
JP3307244B2 (en) | Bright data control circuit | |
JP2798800B2 (en) | How to adjust the television receiver | |
JP4501766B2 (en) | Video processing apparatus and video display apparatus | |
JP2969408B2 (en) | Video display device | |
US5450138A (en) | Display monitor | |
JP2001036770A (en) | Device and method for noise reduction control | |
JPH04286492A (en) | Television receiver | |
JP2001092415A (en) | Liquid crystal display device | |
EP1372130A1 (en) | Video signal circuit control method, display apparatus, and computer | |
JP2715005B2 (en) | White peak clip circuit | |
JP3203946B2 (en) | Video signal correction circuit controller | |
JPH08320679A (en) | Display device | |
JPH0646295A (en) | Contour correction device | |
JP3061848B2 (en) | Contour compensator | |
JPS5931913B2 (en) | television receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |