JP2714380B2 - Ｃｍｏｓ回路および入力線の電圧検出方法． - Google Patents
Ｃｍｏｓ回路および入力線の電圧検出方法．Info
- Publication number
- JP2714380B2 JP2714380B2 JP62168497A JP16849787A JP2714380B2 JP 2714380 B2 JP2714380 B2 JP 2714380B2 JP 62168497 A JP62168497 A JP 62168497A JP 16849787 A JP16849787 A JP 16849787A JP 2714380 B2 JP2714380 B2 JP 2714380B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- input line
- transistor
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は回路の端子に印加した検出基準の回路供給電
圧より高い電圧を検出し、その場合に高い電圧の論理レ
ベル信号を出力する高圧パルス検出器に関する。 従来の技術及び問題点 従来、入力線及び出力線の間に隔離用トランジスタを
使うとともに、検出基準の回路供給電圧に対してしきい
値を設定するダイオードを接続し、検出基準の回路供給
電圧以上の電圧が隔離用トランジスタに入力された時、
そのことを示す出力信号が発生されるようにしていた。
出力信号は、後続の装置を保護する為に、論理レベルで
なければならない。従来の方式に伴なう問題は、温度変
動やその他の原因の影響による閾値の不確実さが比較的
大きいこと、並びに閾値より高い入力電圧ではその増加
と共に消費電流が急激に増加することであった。 問題点を解決する為の手段及び作用 従って、本発明の主な目的は、供給電圧より高い入力
電圧が存在することを感知する改良されたCMOS（相補型
金属酸化物半導体）回路を提供することである。 本発明では、供給電圧VDDより高い電圧が入力線に存
在することを感知する回路が、入力線と出力線の間に結
合された隔離スイッチと、やはり入力線及び出力線の間
に隔離スイッチと直列に結合されていて、その時に隔離
スイッチがターンオンする様な、VDDより高い電圧を設
定する閾値調節用ダイオードと、感知回路の出力からア
ースに結合された定電流源とを有する。出力電圧制限回
路も入力線及び出力線の間で隔離スイッチと直列に総合
することが好ましい。 本発明に特有と考えらえる新規な特徴は、特許請求の
範囲に記載してあるが、本発明自体並びにその他の特徴
及びに利点は、以下図面について詳しく説明する所から
最もよく理解されよう。 実施例 従来例を示す第１図には、限界電圧VDDより高い入力
電圧が入力線18に存在することを検出する為に使われる
回路が示されている。この回路は、ＰチャンネルMOSE形
の隔離用トランジスタ10を持ち、そのゲートがVDD線16
に結合されている。ＰチャンネルMOS隔離用トランジス
タ10は入力線18に供給される入力電圧を検出するしきい
値を定め、入力線18に供給される電圧が検出基準の回路
供給電圧VDDにＰチャンネルMOS隔離用トランジスタ10が
導通するためのしきい値を加えた電圧より大きい時、Ｐ
チャンネル隔離用トランジスタ10は導通する。ダイオー
ドとしてアース22に対して直列に接続された１対のＰチ
ャンネルMOS（金属酸化物）電界効果トランジスタ12,14
が出力信号の論理レベルを定めるしきい値を定め、Ｐチ
ャンネル隔離用MOSトランジスタ10がオンの時、そのし
きい値以上の電圧で出力線20に検出信号が発生される。
トランジスタ10,12,14の閾値は基板のバイアス（ボディ
効果）並びに温度に対する依存性が強いから、この閾値
の不確実性はかなり大きい。更に、トランジスタ12,14
のダイオード特性の為に、閾値より高い電圧上昇によ
り、電流が非常に大きく増加する。 第２図の回路は上に述べた難点を解決する。この場
合、ダイオード接続のＰチャンネルMOSFETトランジスタ
24入力線18に結合された後、ＰチャンネルMOSFET形隔離
用トランジスタ26が続いている。トランジスタ26のゲー
トがVDD線16に接続される。Ｎチャンネル・トランジス
タ28がトランジスタ26と直列に接続され、そのゲートも
VDD線16に接続されている。トランジスタ28のソースが
出力線30に接続されると共に、定電流源32に接続され、
この定電流源の他端がアース線22に接続される。 定電流源32が、出力電流が流れることがあれば、それ
を除いて、この回路に流れ得る最大電流を固定する。ト
ランジスタ26はそのソースの電圧がVDDより高くなるま
でターンオンしない点で隔離用トランジスタとして作用
する。トランジスタ28は出力電圧制限器として作用し、
出力電圧がVDDを越えないようにする。 ＰチャンネルMOSFETトランジスタ26のソース電圧は、
入力電圧およびダイオード結合トランジスタ24の電圧降
下により決定される。そして、その導電に必要なしきい
値電圧は、ダイオード結合トランジスタ24の電圧降下お
よびVDDと隔離トランジスタ26のソース端子間の電圧差
により決定される。入力線の電圧がVDDより低い時、出
力端子は接地電位に近いために、トランジスタ28のソー
ス端子とトランジスタ28のゲート端子間の差はＮチャン
ネルMOSFETトランジスタ28を導通する。入力線18の入力
電圧が限界電圧VDDより低い時、電流発生器32によっ
て、出力はアースに結合される。入力電圧がしきい値を
越えると、トランジスタ24,26及び電流発生器32がター
ンオンする。しかし、出力電圧レベルがVDD電圧値に近
づくに従って、平衡が達成されるまで、トランジスタ28
を流れる電流は電流がしだいに少なくなる。この状況に
おいて、電流源32に加わる電圧は導通の結果として落ち
るために（接地電位に向かって）出力電圧はVDDを越え
ることはない。トランジスタ26,28を通って流れる電流
がある値（つまり定電流源が供給電圧より低い電圧発生
のために流し得る値）を越して増加した時、出力電圧
は、入力端子から流れる最大電流を確保するような供給
電圧レベルに上昇する。（入力端子からの電流は、供給
電圧より供給される。）これにより、最大電流は、ある
値以上は、入力電圧、更に温度とも無関係となる。 本発明を実施例について説明したが、この説明はこの
発明を制限するものと解してはならない。以上の説明か
ら、当業者には、図示の実施例の種々の変更並びにこの
発明のその他の実施例が容易に考えられよう。従って、
特許請求の範囲は、本発明の範囲内に含まれるこの様な
全ての変更又は実施例を包括するものであることを承知
されたい。
圧より高い電圧を検出し、その場合に高い電圧の論理レ
ベル信号を出力する高圧パルス検出器に関する。 従来の技術及び問題点 従来、入力線及び出力線の間に隔離用トランジスタを
使うとともに、検出基準の回路供給電圧に対してしきい
値を設定するダイオードを接続し、検出基準の回路供給
電圧以上の電圧が隔離用トランジスタに入力された時、
そのことを示す出力信号が発生されるようにしていた。
出力信号は、後続の装置を保護する為に、論理レベルで
なければならない。従来の方式に伴なう問題は、温度変
動やその他の原因の影響による閾値の不確実さが比較的
大きいこと、並びに閾値より高い入力電圧ではその増加
と共に消費電流が急激に増加することであった。 問題点を解決する為の手段及び作用 従って、本発明の主な目的は、供給電圧より高い入力
電圧が存在することを感知する改良されたCMOS（相補型
金属酸化物半導体）回路を提供することである。 本発明では、供給電圧VDDより高い電圧が入力線に存
在することを感知する回路が、入力線と出力線の間に結
合された隔離スイッチと、やはり入力線及び出力線の間
に隔離スイッチと直列に結合されていて、その時に隔離
スイッチがターンオンする様な、VDDより高い電圧を設
定する閾値調節用ダイオードと、感知回路の出力からア
ースに結合された定電流源とを有する。出力電圧制限回
路も入力線及び出力線の間で隔離スイッチと直列に総合
することが好ましい。 本発明に特有と考えらえる新規な特徴は、特許請求の
範囲に記載してあるが、本発明自体並びにその他の特徴
及びに利点は、以下図面について詳しく説明する所から
最もよく理解されよう。 実施例 従来例を示す第１図には、限界電圧VDDより高い入力
電圧が入力線18に存在することを検出する為に使われる
回路が示されている。この回路は、ＰチャンネルMOSE形
の隔離用トランジスタ10を持ち、そのゲートがVDD線16
に結合されている。ＰチャンネルMOS隔離用トランジス
タ10は入力線18に供給される入力電圧を検出するしきい
値を定め、入力線18に供給される電圧が検出基準の回路
供給電圧VDDにＰチャンネルMOS隔離用トランジスタ10が
導通するためのしきい値を加えた電圧より大きい時、Ｐ
チャンネル隔離用トランジスタ10は導通する。ダイオー
ドとしてアース22に対して直列に接続された１対のＰチ
ャンネルMOS（金属酸化物）電界効果トランジスタ12,14
が出力信号の論理レベルを定めるしきい値を定め、Ｐチ
ャンネル隔離用MOSトランジスタ10がオンの時、そのし
きい値以上の電圧で出力線20に検出信号が発生される。
トランジスタ10,12,14の閾値は基板のバイアス（ボディ
効果）並びに温度に対する依存性が強いから、この閾値
の不確実性はかなり大きい。更に、トランジスタ12,14
のダイオード特性の為に、閾値より高い電圧上昇によ
り、電流が非常に大きく増加する。 第２図の回路は上に述べた難点を解決する。この場
合、ダイオード接続のＰチャンネルMOSFETトランジスタ
24入力線18に結合された後、ＰチャンネルMOSFET形隔離
用トランジスタ26が続いている。トランジスタ26のゲー
トがVDD線16に接続される。Ｎチャンネル・トランジス
タ28がトランジスタ26と直列に接続され、そのゲートも
VDD線16に接続されている。トランジスタ28のソースが
出力線30に接続されると共に、定電流源32に接続され、
この定電流源の他端がアース線22に接続される。 定電流源32が、出力電流が流れることがあれば、それ
を除いて、この回路に流れ得る最大電流を固定する。ト
ランジスタ26はそのソースの電圧がVDDより高くなるま
でターンオンしない点で隔離用トランジスタとして作用
する。トランジスタ28は出力電圧制限器として作用し、
出力電圧がVDDを越えないようにする。 ＰチャンネルMOSFETトランジスタ26のソース電圧は、
入力電圧およびダイオード結合トランジスタ24の電圧降
下により決定される。そして、その導電に必要なしきい
値電圧は、ダイオード結合トランジスタ24の電圧降下お
よびVDDと隔離トランジスタ26のソース端子間の電圧差
により決定される。入力線の電圧がVDDより低い時、出
力端子は接地電位に近いために、トランジスタ28のソー
ス端子とトランジスタ28のゲート端子間の差はＮチャン
ネルMOSFETトランジスタ28を導通する。入力線18の入力
電圧が限界電圧VDDより低い時、電流発生器32によっ
て、出力はアースに結合される。入力電圧がしきい値を
越えると、トランジスタ24,26及び電流発生器32がター
ンオンする。しかし、出力電圧レベルがVDD電圧値に近
づくに従って、平衡が達成されるまで、トランジスタ28
を流れる電流は電流がしだいに少なくなる。この状況に
おいて、電流源32に加わる電圧は導通の結果として落ち
るために（接地電位に向かって）出力電圧はVDDを越え
ることはない。トランジスタ26,28を通って流れる電流
がある値（つまり定電流源が供給電圧より低い電圧発生
のために流し得る値）を越して増加した時、出力電圧
は、入力端子から流れる最大電流を確保するような供給
電圧レベルに上昇する。（入力端子からの電流は、供給
電圧より供給される。）これにより、最大電流は、ある
値以上は、入力電圧、更に温度とも無関係となる。 本発明を実施例について説明したが、この説明はこの
発明を制限するものと解してはならない。以上の説明か
ら、当業者には、図示の実施例の種々の変更並びにこの
発明のその他の実施例が容易に考えられよう。従って、
特許請求の範囲は、本発明の範囲内に含まれるこの様な
全ての変更又は実施例を包括するものであることを承知
されたい。
【図面の簡単な説明】
第１図は供給電圧より高い入力電圧を感知する為に使わ
れる従来の方式を示す回路図、第２図は供給電圧VDDよ
り高い入力電圧を感知する本発明の好ましい実施例の方
式の回路図である。 主な符号の説明 16:VDD線 18:入力線 14,16:PチャンネルMOSFET 30:出力線 32:電流源
れる従来の方式を示す回路図、第２図は供給電圧VDDよ
り高い入力電圧を感知する本発明の好ましい実施例の方
式の回路図である。 主な符号の説明 16:VDD線 18:入力線 14,16:PチャンネルMOSFET 30:出力線 32:電流源
フロントページの続き
(72)発明者 ギウリアノ イモンディ
イタリア国 リエテイ，ビア モンタネ
リ 46
Claims (1)
- (57)【特許請求の範囲】 １．第１端子が入力線に結合されたダイオード動作する
しきい値調整用MOSトランジスタと、 該MOSトランジスタの第２端子にソース端子を結合し、
ゲート端子に限界電圧VDDを印加されるＰチャンネル型
隔離用MOSトランジスタと、 該Ｐチャンネル型隔離用MOSトランジスタのドレイン端
子にドレイン端子を結合され、ソース端子が出力線に結
合され、ゲート端子にVDD電圧を印加される出力電圧制
限用ＮチャンネルMOSトランジスタと、 出力ラインとアース間に接続された定電流源とを備え、 入力線の電圧が予めきめられたしきい値電圧を越える時
の電圧を検出し、出力線に検出信号を出力することを特
徴とするCMOS回路。 ２．第１端子を入力線に結合され、ダイオード結合され
たしきい値調整用MOSFETトランジスタに予めきめられた
しきい値を与え、 該しきい値調整用MOSトランジスタの第２端子にソース
を結合されゲートに限界電圧VDDを印加されるＰチャン
ネルMOSFETスイッチトランジスタと、 該ＰチャンネルMOSFETスイッチトランジスタのドレイン
端子にドレイン端子を接続され、ゲート端子に限界電圧
VDDを印加し、ソース端子に出力線を接続されたＮチャ
ンネルMOSFETを備え、 出力線とアース間を電流源により接続し、該Ｐチャネル
MOSFETスイッチトランジスタを流れる最大電流を、入力
線の増加電圧に応答させ、 入力線の入力電圧が予め定められたしきいの制限電圧V
DDより大きい時に、入力線の電圧を検出し、出力線に電
圧出力することを特徴とする入力線の電圧検出方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US882557 | 1986-07-07 | ||
| US06/882,557 US4706011A (en) | 1986-07-07 | 1986-07-07 | High voltage pulse detector with controllable current consumption |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01243616A JPH01243616A (ja) | 1989-09-28 |
| JP2714380B2 true JP2714380B2 (ja) | 1998-02-16 |
Family
ID=25380839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62168497A Expired - Lifetime JP2714380B2 (ja) | 1986-07-07 | 1987-07-06 | Ｃｍｏｓ回路および入力線の電圧検出方法． |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4706011A (ja) |
| JP (1) | JP2714380B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5083045A (en) * | 1987-02-25 | 1992-01-21 | Samsung Electronics Co., Ltd. | High voltage follower and sensing circuit |
| JPH0740050B2 (ja) * | 1987-05-20 | 1995-05-01 | 松下電器産業株式会社 | 電圧検知回路 |
| FR2617976B1 (fr) * | 1987-07-10 | 1989-11-10 | Thomson Semiconducteurs | Detecteur electrique de niveau logique binaire |
| US5505502A (en) * | 1993-06-09 | 1996-04-09 | Shell Oil Company | Multiple-seal underwater pipe-riser connector |
| JP3626521B2 (ja) | 1994-02-28 | 2005-03-09 | 三菱電機株式会社 | 基準電位発生回路、電位検出回路および半導体集積回路装置 |
| US6163265A (en) * | 1999-04-01 | 2000-12-19 | S&C Electric Company | Voltage sensing arrangement |
| TWI360179B (en) | 2003-09-19 | 2012-03-11 | Hitachi Int Electric Inc | Method for manufacturing a semiconductor device, a |
| CN102394609B (zh) * | 2011-10-25 | 2014-06-18 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种窄脉冲电压放大器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3571694A (en) * | 1968-08-08 | 1971-03-23 | Honeywell Inc | Dc voltage regulator employing an fet constant current source and current flow indicator |
| US4585955B1 (en) * | 1982-12-15 | 2000-11-21 | Tokyo Shibaura Electric Co | Internally regulated power voltage circuit for mis semiconductor integrated circuit |
-
1986
- 1986-07-07 US US06/882,557 patent/US4706011A/en not_active Expired - Lifetime
-
1987
- 1987-07-06 JP JP62168497A patent/JP2714380B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01243616A (ja) | 1989-09-28 |
| US4706011A (en) | 1987-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229352B1 (en) | Power level detection circuit | |
| JP2741022B2 (ja) | パワーオンリセツトパルス発生回路 | |
| US5926056A (en) | Voltage tolerant output buffer | |
| US5767710A (en) | Power-up reset signal generating circuit for an integrated circuit | |
| US6351360B1 (en) | Apparatus for selective shutdown of devices of an integrated circuit in response to thermal fault detection | |
| US4667265A (en) | Adaptive thermal shutdown circuit | |
| KR970055504A (ko) | 고속 저잡음 출력 버퍼 | |
| US5120993A (en) | Substrate bias voltage detection circuit | |
| JPH04351791A (ja) | 半導体メモリー装置のデータ入力バッファー | |
| KR100237623B1 (ko) | 기준 전압 회로의 전류 감지 스타트 업 회로 | |
| JP2816508B2 (ja) | 電源投入検出回路 | |
| US5118968A (en) | Special mode activation circuit for selectively activating a special mode circuit of a semiconductor integrated circuit device | |
| JP2714380B2 (ja) | Ｃｍｏｓ回路および入力線の電圧検出方法． | |
| US20040066218A1 (en) | Power-on reset circuit | |
| US5057704A (en) | Semiconductor integrated circuit having substrate potential detecting circuit commonly used | |
| US6084446A (en) | Power on reset circuit | |
| JP3169723B2 (ja) | 保護回路を具備する半導体装置および電子システム | |
| JP2959449B2 (ja) | 出力回路 | |
| JP2002344298A (ja) | パワー・オン／オフ・リセット回路 | |
| US4672241A (en) | High voltage isolation circuit for CMOS networks | |
| US5668487A (en) | Circuit detecting electric potential of semiconductor substrate by compensating fluctuation in threshold voltage of transistor | |
| JPH10135808A (ja) | パワーアップ検出器回路 | |
| TW548903B (en) | Supply voltage level detector | |
| JP2926921B2 (ja) | パワーオンリセット回路 | |
| US6147529A (en) | Voltage sensing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071031 Year of fee payment: 10 |