JP2714115B2 - Power semiconductor switch device - Google Patents

Power semiconductor switch device

Info

Publication number
JP2714115B2
JP2714115B2 JP1065859A JP6585989A JP2714115B2 JP 2714115 B2 JP2714115 B2 JP 2714115B2 JP 1065859 A JP1065859 A JP 1065859A JP 6585989 A JP6585989 A JP 6585989A JP 2714115 B2 JP2714115 B2 JP 2714115B2
Authority
JP
Japan
Prior art keywords
switch device
chip
semiconductor switch
switching element
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1065859A
Other languages
Japanese (ja)
Other versions
JPH01315146A (en
Inventor
勝 石塚
泰之 横野
弘通 大橋
良雄 亀井
麻子 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1065859A priority Critical patent/JP2714115B2/en
Publication of JPH01315146A publication Critical patent/JPH01315146A/en
Application granted granted Critical
Publication of JP2714115B2 publication Critical patent/JP2714115B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、電力用半導体スイッチ装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention relates to a power semiconductor switch device.

(従来の技術) 最近、電力回路のスイッチとして半導体スイッチ装置
が広く使用されている。このような用途のうち、数100A
以上の電力回路に用いられる電力用半導体スイッチ装置
は、通常、第11図に示すように構成されている。すなわ
ち、ヒートシンクを兼ねた銅製のアノード電極1と同じ
くヒートシンクを兼ねた銅製のカソード電極2との間に
サイリスタやGTOで代表される半導体スイッチング要素
を構成する半導体チップ3を介在させるとともに半導体
チップ3と各電極1,2との間に異種金属層4を介在さ
せ、さらにアノード電極1とカソード電極2との間から
ゲート電極線5を取り出したものとなっている。なお、
半導体チップ3が収容されている空間は、実際には図示
しない外囲器によって覆われている。そして、実装する
ときには、アノード電極1とカソード電極2との間に図
中太矢印で示すように大きな圧接力を加え、これによっ
て半導体チップ3とアノード電極1およびカソード電極
2との間の熱抵抗を十分小さな値まで減少させるように
している。なお、異種金属層4は、アノード電極1およ
びカソード電極2と半導体チップ3との熱膨張係数の違
いによって半導体チップ3に大きな熱応力が発生するの
を緩和する役目を担っている。
(Prior Art) Recently, semiconductor switch devices have been widely used as switches in power circuits. Of these applications, several hundred amps
The power semiconductor switch device used in the above power circuit is usually configured as shown in FIG. That is, a semiconductor chip 3 constituting a semiconductor switching element represented by a thyristor or GTO is interposed between a copper anode electrode 1 also serving as a heat sink and a copper cathode electrode 2 also serving as a heat sink. A dissimilar metal layer 4 is interposed between the electrodes 1 and 2, and a gate electrode line 5 is extracted from between the anode electrode 1 and the cathode electrode 2. In addition,
The space in which the semiconductor chip 3 is accommodated is actually covered with an envelope (not shown). When mounting, a large pressing force is applied between the anode electrode 1 and the cathode electrode 2 as shown by a thick arrow in the figure, thereby causing a thermal resistance between the semiconductor chip 3 and the anode electrode 1 and the cathode electrode 2. Is reduced to a sufficiently small value. The dissimilar metal layer 4 has a role of alleviating generation of a large thermal stress in the semiconductor chip 3 due to a difference in thermal expansion coefficient between the anode electrode 1 and the cathode electrode 2 and the semiconductor chip 3.

しかしながら,上記のように構成された従来の電力用
半導体スイッチ装置にあっては次のような問題があっ
た。すなわち、電流容量を増加させようとする場合に
は、半導体チップ3からの放熱特性を向上させる必要が
ある。従来のスイッチ装置では、半導体チップ3の電極
面を放熱路として利用しているので、半導体チップ3か
らの放熱を促進させるには大きな圧接力を加える必要が
ある。しかし、圧接力と放熱特性との間には必ずしも比
較関係が成立しないので、大きな圧接力を加えたことに
よって、逆に半導体チップ3に発生する熱応力を緩和さ
せることが困難となり、冷却と言う面から大容量化が困
難であった。また、電流容量を大きくするために、半導
体チップ3の径を大きくすることが考えられる。この場
合には大きな半導体ウェハを必要とする。しかし、スイ
ッチング特性を向上させるには、一般的に半導体ウェハ
に微細加工処理を施す必要があり、上記のように大きな
半導体ウェハ全体に一様な精度で微細加工処理を施すこ
とは極めて難しい。このため,従来の電力用半導体スイ
ッチ装置では,構造上の制約からも大容量でしかもスイ
ッチング特性の良いものを形成することが困難であっ
た。
However, the conventional power semiconductor switch device configured as described above has the following problems. That is, when the current capacity is to be increased, it is necessary to improve the heat radiation characteristics from the semiconductor chip 3. In the conventional switch device, since the electrode surface of the semiconductor chip 3 is used as a heat radiation path, it is necessary to apply a large pressing force to promote heat radiation from the semiconductor chip 3. However, since a comparative relationship is not always established between the pressure contact force and the heat radiation characteristics, it is difficult to reduce the thermal stress generated in the semiconductor chip 3 by applying a large pressure contact force, which is called cooling. From the aspect, it was difficult to increase the capacity. In order to increase the current capacity, the diameter of the semiconductor chip 3 may be increased. In this case, a large semiconductor wafer is required. However, in order to improve the switching characteristics, it is generally necessary to perform fine processing on a semiconductor wafer, and it is extremely difficult to perform fine processing with uniform accuracy on the entire large semiconductor wafer as described above. For this reason, in the conventional power semiconductor switch device, it is difficult to form a switch having a large capacity and good switching characteristics due to structural restrictions.

(発明が解決しようとする課題) 上述の如く、従来の電力用半導体スイッチ装置にあっ
ては、構造的に大容量化および高性能化が困難であっ
た。
(Problems to be Solved by the Invention) As described above, in the conventional power semiconductor switch device, it is structurally difficult to increase the capacity and the performance.

そこで本発明は、大容量化および高性能化を実現でき
る構造で、しかも実装も容易な電力用半導体スイッチ装
置を提供することを目的としている。
Accordingly, it is an object of the present invention to provide a power semiconductor switch device having a structure capable of realizing a large capacity and high performance and which is easy to mount.

[発明の構成] (課題を解決するための手段) 上記目的を達成するために、本発明に係る電力用半導
体スイッチ装置の1つの例では、ヒートシンクを兼ねた
アノード電極と同じくヒートシンクを兼ねたカソード電
極とで半導体スイッチング要素を構成するチップを挟む
とともに上記両電極間からゲート電極線を取出す構造の
ものにおいて、それぞれ独立した半導体スイッチング素
子チップを定格電流条件を満す数だけ前記両電極間に並
列に配置してなる半導体スイッチング素子チップ群で前
記半導体スイッチング要素を構成している。この例にあ
って、各半導体スイッチング素子チップの回りに、上記
チップに発生する熱応力を緩和させる機能と上記チップ
の外面全体から前記両電極に熱を伝達させる機能とを備
えた伝熱手段を設けると一層効果的である。
[Structure of the Invention] (Means for Solving the Problems) In order to achieve the above object, in one example of a power semiconductor switch device according to the present invention, an anode electrode also serving as a heat sink and a cathode serving also as a heat sink are provided. In a structure in which a chip constituting a semiconductor switching element is sandwiched between electrodes and a gate electrode line is taken out from between the two electrodes, a plurality of independent semiconductor switching element chips are arranged in parallel between the two electrodes by the number that satisfies the rated current condition. The semiconductor switching element is constituted by a semiconductor switching element chip group arranged in the above manner. In this example, around each semiconductor switching element chip, a heat transfer means having a function of relaxing thermal stress generated in the chip and a function of transmitting heat to the two electrodes from the entire outer surface of the chip. It is more effective if provided.

(作 用) 上述した1つの例では、アノード電極とカソード電極
との間に並列に配置される半導体スイッチング素子チッ
プの個数を選択するだけで所望とする電流容量のスイッ
チ装置を得ることが可能なる。一般に、大型の半導体ス
イッチング素子チップを製作する場合に比べ、小型の半
導体スイッチング素子チップを製作する場合の方がはる
かに容易で、しかも微細加工処理精度を上げることがで
きる。つまり、小型であれば特性が均一で、しかも高性
能の半導体スイッチング素子チップを製作できる。した
がって、上記構成であると、小型かつ高性能の半導体ス
イッチング素子チップを必要な数だけ並列配置する方式
を採用できるので、大容量化および高性能化が可能とな
る。しかも、チップの細分化によって,合計断面積が同
じとして比較すると、単一のチップを設けた場合よりチ
ップの側面の面積を大幅に増加させることができる。し
たがって、チップの側面をも有効に使って放熱させるこ
とが可能となる。このため、大容量化しようとしたとき
問題となる放熱の問題も解決できることになる。また、
この構造と前述した伝熱手段とを組み合わせた構造にす
ると、各チップを保護した状態で放熱特性を一層向上さ
せることができる。したがって、圧接方式を採用するこ
となく、放熱上の問題を解決できる。
(Operation) In one example described above, a switch device having a desired current capacity can be obtained only by selecting the number of semiconductor switching element chips arranged in parallel between the anode electrode and the cathode electrode. . In general, it is much easier to manufacture a small semiconductor switching element chip than to manufacture a large semiconductor switching element chip, and it is possible to increase the precision of fine processing. That is, a small-sized semiconductor switching element chip having uniform characteristics and high performance can be manufactured. Therefore, with the above-described configuration, a system in which a required number of small and high-performance semiconductor switching element chips are arranged in parallel can be adopted, so that a large capacity and high performance can be achieved. In addition, when the chips are divided and the total cross-sectional area is the same, the area of the side surface of the chip can be greatly increased as compared with the case where a single chip is provided. Therefore, heat can be radiated by effectively using the side surface of the chip. For this reason, the problem of heat dissipation which becomes a problem when trying to increase the capacity can be solved. Also,
When this structure is combined with the above-described heat transfer means, the heat radiation characteristics can be further improved while each chip is protected. Therefore, it is possible to solve the problem of heat radiation without employing the pressure welding method.

(実施例) 以下、図面を参照しながら実施例を説明する。第1図
には一実施例に係る電力用半導体スイッチ装置の平面図
が示されている。このスイッチ装置は、第2図に示すよ
うに大きく分けて、たとえば厚さ10mm、直径90mmの銅板
で形成され互いに対向配置されたアノード電極11および
カソード電極12と、この両電極間に挿設された窒化アル
ミニウム板13(以後、Al N板と略称する。)と、このAl
N板13に囲まれた状態でアノード電極11とカソード電極
12との間に第1図に示すように挿設された10個の小型の
半導体スイッチング素子チップ14(以後、単にチップと
略称する。)と、アノード電極11とカソード電極12とで
挟まれた部分を封じる絶縁性の外囲器15とで構成されて
いる。
(Example) Hereinafter, an example is described, referring to drawings. FIG. 1 is a plan view of a power semiconductor switch device according to one embodiment. As shown in FIG. 2, this switch device is roughly divided into, for example, an anode electrode 11 and a cathode electrode 12 which are formed of a copper plate having a thickness of 10 mm and a diameter of 90 mm, and are arranged opposite to each other. Aluminum nitride plate 13 (hereinafter abbreviated as AlN plate) and this Al
Anode electrode 11 and cathode electrode surrounded by N plate 13
As shown in FIG. 1, ten small-sized semiconductor switching element chips 14 (hereinafter simply referred to as chips) are interposed between an anode electrode 11 and a cathode electrode 12. And an insulating envelope 15 that seals the portion.

Al N板13は、アノード電極11側に位置する第1のAl N
板16と、カソード電極12側に位置する第2のAl N板17と
を重ね合せた構成となっている。第1のAl N板16および
第2のAl N板17の中心と外縁との間に位置する部分に
は、第3図および第4図に示すように、これら板を重ね
た合せたときアノード電極11とカソード電極12との間に
たとえば一辺が10mmの立方体状の空間18を形成する孔1
9,20が上記中心を中心点として描かれる円に沿って等間
隔に10組設けられている。そして、これら孔19,20によ
って形成された10個の立方体状の空間18に、第4図に示
すように、それぞれアノード電極11との間およびカソー
ド電極12との間にモリブデン板21を介在させた状態で前
述したチップ14が装着されている。なお、2枚のモリブ
デン板21とチップ14とを合計した厚みはAl N板13の厚み
より僅かに大きい値に設定されている。
The AlN plate 13 includes a first AlN plate located on the anode electrode 11 side.
The plate 16 and a second AlN plate 17 located on the side of the cathode electrode 12 are stacked. As shown in FIG. 3 and FIG. 4, when the plates are overlapped with each other, a portion located between the center and the outer edge of the first Al N plate 16 and the second Al N plate 17 has an anode. A hole 1 forming a cubic space 18 having a side of 10 mm between the electrode 11 and the cathode electrode 12, for example.
9 and 20 are provided at equal intervals along a circle drawn with the center as the center point. As shown in FIG. 4, a molybdenum plate 21 is interposed between the anode electrode 11 and the cathode electrode 12 in the ten cubic spaces 18 formed by the holes 19 and 20, respectively. The above-mentioned chip 14 is mounted in a state where it is in a closed state. The total thickness of the two molybdenum plates 21 and the chips 14 is set to a value slightly larger than the thickness of the AlN plate 13.

各チップ14は、シリコンウェハを用いて形成されたMO
SFET,IGBT等の絶縁ゲート形トランジスタで構成されて
いる。これらチップ14のゲート電極線22は、第3図およ
び第4図に示すようにAl N板16,17の合せ面に形成され
た溝23内に沿って、第1図に示すように、一旦、装置の
中心部に導かれ共通に接続されている。そして、この接
続点から第2図に示すようにリード線24が同じく溝23内
に沿って外周方向に延び、このリード線24は外囲器15の
壁を貫通して外部に導かれている。
Each chip 14 has an MO formed using a silicon wafer.
It is composed of insulated gate transistors such as SFET and IGBT. As shown in FIG. 1, the gate electrode lines 22 of these chips 14 are formed along the grooves 23 formed in the mating surfaces of the AlN plates 16 and 17 as shown in FIGS. , Which are led to the center of the device and connected in common. From this connection point, as shown in FIG. 2, a lead wire 24 also extends in the outer peripheral direction along the inside of the groove 23, and this lead wire 24 is guided to the outside through the wall of the envelope 15. .

このように構成された電力用半導体スイッチ装置は、
第4図中に太矢印で示すように、圧接力が加えられた状
態で実装される。なお、モリブデン板21は、熱膨張係数
がチップ14を構成しているシリコンに近い。したがっ
て、モリブデン板21は、アノード電極11およびカソード
電極12とチップ14との熱膨張係数の違いによってチップ
14に発生する厚み方向の熱応力を緩和させるのに寄与す
る。また、Al N板13は、シリコンの熱膨張係数に近い熱
膨張係数を有し、しかも絶縁性に富み、熱伝導性も勝れ
ている。このため、Al N板13は、各チップ14に発生する
径方向の熱応力を緩和させるとともにアノード電極11と
カソード電極12との間の絶縁を保持した状態で各チップ
14の外周面とアノード電極11およびカソード電極12との
間の熱抵抗を減少させるのに寄与する。
The power semiconductor switch device thus configured is
As shown by a thick arrow in FIG. 4, the mounting is performed in a state where a pressing force is applied. The molybdenum plate 21 has a coefficient of thermal expansion close to that of the silicon constituting the chip 14. Therefore, the molybdenum plate 21 has a chip shape due to a difference in thermal expansion coefficient between the anode electrode 11 and the cathode electrode 12 and the chip 14.
It contributes to alleviating the thermal stress in the thickness direction generated at 14. Further, the AlN plate 13 has a thermal expansion coefficient close to the thermal expansion coefficient of silicon, is excellent in insulating properties, and excels in thermal conductivity. For this reason, the AlN plate 13 relieves the thermal stress in the radial direction generated in each chip 14 and maintains the insulation between the anode electrode 11 and the cathode electrode 12 in each chip 14.
It contributes to reducing the thermal resistance between the outer peripheral surface of 14 and the anode electrode 11 and the cathode electrode 12.

このように、アノード電極11とカソード電極12との間
に、この例では10個の独立した小型のチップ14を並列に
配置してスイッチ装置を構成している。チップ14の1個
当りの定格電流容量を50Aとすると、500Aの電流容量を
持ったスイッチ装置を得ることができる。勿論、チップ
14の個数の選択によって所望とする電流容量のスイッチ
装置を得ることができる。一般に、1つの半導体チップ
で500Aの電流容量を得、しかも良好なスイッチング特性
をも得ようとするときには製作上の制約から各部の精度
を一様とすることが困難で、高性能のチップを製作する
こが極めて困難である。しかし、この実施例のようにチ
ップ14を複数並列に配置して所要の電流容量を得る構造
であると、小型かつ高性能のチップを必要な数だけ並列
配置する方式を採用できるので、大容量化および高性能
化が可能となる。しかも、チップの細分化によって、合
計断面積が同じとして比較すると、単一のチップを設け
た場合よりチップの側面の面積を大幅に増加させること
ができる。したがって、側面をも有効に使って良好に放
熱させることが可能となる。このため、大きな圧接力を
必要とせずに良好に放熱させることができ、それだけ各
チップに発生する熱応力の緩和処理も容易となり、結
局、大容量化しようとしたとき問題となる放熱上および
熱応力上の問題も解決できる。なお、この実施例のよう
に、各チップ14を同一円に沿って配置するとともに、各
ゲート電極線22を上記円の中心で共通に結線する構造で
あると各チップ14のスイッチング特性を均一化すること
ができる。
As described above, in this example, ten independent small chips 14 are arranged in parallel between the anode electrode 11 and the cathode electrode 12 to constitute a switch device. Assuming that the rated current capacity per one chip 14 is 50 A, a switch device having a current capacity of 500 A can be obtained. Of course, chips
By selecting the fourteen numbers, a switch device having a desired current capacity can be obtained. In general, when trying to obtain a current capacity of 500 A with one semiconductor chip and to obtain good switching characteristics, it is difficult to make the accuracy of each part uniform due to manufacturing restrictions, and a high-performance chip is manufactured. It is extremely difficult to do this. However, if the required current capacity is obtained by arranging a plurality of chips 14 in parallel as in this embodiment, it is possible to adopt a method of arranging a required number of small and high-performance chips in parallel. And high performance can be achieved. In addition, when the chips are subdivided and the total cross-sectional area is the same, the area of the side surface of the chip can be greatly increased as compared with the case where a single chip is provided. Therefore, it is possible to effectively radiate heat by effectively using the side surfaces. Therefore, heat can be satisfactorily dissipated without requiring a large pressing force, and the heat stress generated in each chip can be easily alleviated. Stress problems can also be solved. As in this embodiment, when the chips 14 are arranged along the same circle and the gate electrode lines 22 are connected in common at the center of the circle, the switching characteristics of the chips 14 are made uniform. can do.

第5図および第6図には、別の実施例に係る電力用半
導体スイッチ装置の要部、つまり第3図および第4図に
対応する部分だけが示されている。したがって、重複す
る部分の説明は省略する。
FIGS. 5 and 6 show only a main part of a power semiconductor switch device according to another embodiment, that is, only a portion corresponding to FIGS. 3 and 4. Therefore, the description of the overlapping part will be omitted.

この実施例に係る電力用半導体スイッチ装置が前記実
施例と異なる点は、第1および第2のAl N16,17に設け
られる孔19a,20aの形状と、チップ14とアノード電極11
との間およびカソード電極12との間に介在させる金属材
の材質とにある。すなわち、孔19a,20aは、第1および
第2のAl N16,17を重ね合せたとき形成される立方体状
の空間18aが第6図に示すように、中央に大径部31が形
成されるように段突き孔に形成されている。なお、この
大径部31は、第1および第2のAl N板16,17を重ね合せ
たときチップ14の周縁部を挟み込み、しかもチップ14の
外周に僅かの環状間隙が形成される大きさに形成されて
いる。一方、チップ14とアノード電極11、カソード電極
12との間ならびにAl N板13とアノード電極11、カソード
電極12との間には、それぞれ導電性および熱伝導性に富
んだ鉛錫合金等の低融点金属が充填されており、組み立
て時にこの低融点金属層32を溶かしてチップ14とアノー
ド電極11およびカソード電極12との間を、いわゆるハン
ダ付けしたものとなっている。
The power semiconductor switch device according to this embodiment is different from the above-described embodiment in that the shape of the holes 19a and 20a provided in the first and second Al N16 and
And the material of a metal material interposed between the cathode electrode 12 and the metal material. That is, in the holes 19a and 20a, a large-diameter portion 31 is formed in the center as shown in FIG. 6 in a cubic space 18a formed when the first and second AlNs 16 and 17 are overlapped. Is formed in the step hole. The large-diameter portion 31 sandwiches the peripheral portion of the chip 14 when the first and second AlN plates 16 and 17 are overlapped, and has a size such that a slight annular gap is formed on the outer periphery of the chip 14. Is formed. Meanwhile, the chip 14, the anode electrode 11, and the cathode electrode
12 and between the AlN plate 13 and the anode electrode 11 and the cathode electrode 12 are filled with a low melting point metal such as a lead-tin alloy having high conductivity and heat conductivity. The low melting point metal layer 32 is melted and the chip 14 and the anode electrode 11 and the cathode electrode 12 are soldered.

このような構成であると、通電時にチップ14が発熱し
たとき、低融点金属層32が溶解し、これによってチップ
14とアノード電極11およびカソード電極12との間の熱抵
抗を大幅に低下させる。また、Al N板13はチップ14の外
周面からの放熱をアノード電極11およびカソード電極12
に速やかに伝える。したがって、前記実施例に比べて放
熱特性は向上する。また、低融点金属層32ならびにAl N
板13はチップ14に発生する熱応力を緩和させる。したが
って、この実施例では、大容量化ならびに高性能化を図
った状態で、なおかつ圧接治具を不要化できる。
With such a configuration, when the chip 14 generates heat during energization, the low melting point metal layer 32 is melted, thereby
Thermal resistance between the anode electrode 11 and the cathode electrode 12 is greatly reduced. Also, the AlN plate 13 dissipates heat from the outer peripheral surface of the chip 14 to the anode electrode 11 and the cathode electrode 12.
Tell promptly. Therefore, the heat radiation characteristics are improved as compared with the embodiment. In addition, the low melting point metal layer 32 and Al N
The plate 13 relieves the thermal stress generated in the chip 14. Therefore, in this embodiment, it is possible to eliminate the need for a pressure welding jig while achieving a large capacity and high performance.

第7図および第8図には、さらに別の実施例に係る電
気用半導体スイッチ装置の要部、つまり第2図および第
4図に対応する部分だけが示されている。したがって、
重複する部分の説明は省略する。
7 and 8 show only a main part of an electric semiconductor switch device according to still another embodiment, that is, only a portion corresponding to FIGS. 2 and 4. FIG. Therefore,
The description of the overlapping part is omitted.

この実施例が前記各実施例と異なる点は、アノード電
極11aおよびカソード電極12aの構成と、電極間に充填さ
れる絶縁材料とにある。すなわち、アノード電極11aお
よびカソード電極12aのチップ14側に位置する面には、
第8図に示すようにチップ14の径より大きい径の凹部41
がそれぞれ設けてあり、これら凹部41内にはこれら凹部
41を完全に埋める大きさのAl N板42が装着されている。
そして、その内側には凹部41を蓋する形に薄い銅板43が
溶接付けされている。チップ14の両端は、アノード電極
11a側に位置する銅板43とカソード電極12a側に位置する
銅板43とに溶接付けされている。一方、アノード電極11
a側に位置する銅板43とカソード電極12a側に位置する銅
板43との間に存在する空間にはAl N粉末44が充填されて
いる。
This embodiment differs from the above embodiments in the configuration of the anode electrode 11a and the cathode electrode 12a and the insulating material filled between the electrodes. That is, on the surface of the anode electrode 11a and the cathode electrode 12a located on the chip 14 side,
As shown in FIG. 8, a concave portion 41 having a diameter larger than the diameter of the tip 14 is provided.
Are provided in each of these concave portions 41.
An AlN plate 42 large enough to completely fill 41 is mounted.
Then, a thin copper plate 43 is welded to the inside thereof so as to cover the concave portion 41. Both ends of the chip 14 are anode electrodes
The copper plate 43 located on the 11a side and the copper plate 43 located on the cathode electrode 12a side are welded. On the other hand, the anode electrode 11
The space existing between the copper plate 43 located on the a side and the copper plate 43 located on the cathode electrode 12a side is filled with AlN powder.

このような構成であると,チップ14が薄い銅板43に溶
接されており、しかもこの銅板43を介して、このチップ
14を構成しているシリコンの熱膨張係数に近い熱膨張係
数を有したAl N板42に隣接していることになる。また,
チップ14の外周面は力を吸収し易く、しかも熱伝導性に
勝れたAl N粉末44に接触している。したがって、この実
施例においても大容量化ならびに高性能化を図った状態
で、なおかつ圧接治具を不要化できる。
With such a configuration, the chip 14 is welded to the thin copper plate 43, and furthermore, this chip
It is adjacent to the AlN plate 42 having a thermal expansion coefficient close to the thermal expansion coefficient of the silicon constituting 14. Also,
The outer peripheral surface of the chip 14 is in contact with the AlN powder 44, which easily absorbs force and has excellent thermal conductivity. Therefore, also in this embodiment, it is possible to eliminate the need for a press-fitting jig while achieving a large capacity and high performance.

第9図には、さらに別の実施例に係る電力用半導体ス
イッチ装置の要部、つまり前記実施例における第8図に
対応する部分だけが示されている。したがって、重複す
る部分の説明は省略する。
FIG. 9 shows only a main part of a power semiconductor switch device according to still another embodiment, that is, only a portion corresponding to FIG. 8 in the above embodiment. Therefore, the description of the overlapping part will be omitted.

この実施例が前記実施例と異なる点は、アノード電極
11bおよびカソード電極12bの構成と、電極間に充填され
る絶縁材料とにある。すなわち,アノード電極11b内お
よびカソード電極12b内でチップ14に対向する部分に
は、チップ14の径より大きい径の範囲に亙ってチップ14
を構成している材料と同じで、かつ所定の厚みのシリコ
ン板51が埋め込まれている。また、アノード電極11bと
カソード電極12bとの間に形成された空間にはチップ14
を包囲する形に表面が酸化シリコン層52で覆われたシリ
コン板53,54が充填されている。
This embodiment differs from the previous embodiment in that the anode electrode
11b and the configuration of the cathode electrode 12b and an insulating material filled between the electrodes. In other words, the portions of the anode electrode 11b and the cathode electrode 12b that face the chip 14 extend over a range larger than the diameter of the chip 14.
And a silicon plate 51 having the same thickness as that of the material constituting the silicon substrate 51 and having a predetermined thickness. A chip 14 is provided in a space formed between the anode electrode 11b and the cathode electrode 12b.
Are filled with silicon plates 53 and 54 whose surfaces are covered with a silicon oxide layer 52.

このような構成であると、チップ14が比較的薄い銅層
55を介して、このチップ14を構成しているシリコンと同
じシリコン板52に隣接していることになる。また,チッ
プ14の外周面も酸化シリコン層52を介して熱膨張係数が
同じであるシリコン板53に接触している。したがって、
シリコン板51,53の存在によって通電発熱時にチップ14
に発生する熱応力が緩和される。また、チップ14で発生
した熱を、一方においては直接アノード電極11bおよび
カソード電極12bに伝えることができ,他方においては
シリコン板53を介してアノード電極11bおよびカソード
電極12bに伝えることができる。したがって、この実施
例においても大容量化ならびに高性能化を図った状態
で,なおかつ圧接治具を不要化できる。
With such a configuration, the chip 14 has a relatively thin copper layer.
Through 55, it is adjacent to the same silicon plate 52 as the silicon constituting the chip 14. The outer peripheral surface of the chip 14 is also in contact with the silicon plate 53 having the same thermal expansion coefficient via the silicon oxide layer 52. Therefore,
Due to the presence of the silicon plates 51 and 53, the chip 14
Is reduced. Further, the heat generated in the chip 14 can be directly transmitted to the anode electrode 11b and the cathode electrode 12b on the one hand, and can be transmitted to the anode electrode 11b and the cathode electrode 12b via the silicon plate 53 on the other hand. Therefore, also in this embodiment, it is possible to eliminate the need for a press-fitting jig while achieving a large capacity and high performance.

第10図には、本発明のさらに別の実施例に係る電力用
半導体スイッチ装置の縦断面図が示されている。そし
て、この図では第2図および第4図と同一部分が同一符
合で示されている。したがって、重複する部分の詳しい
説明は省略する。
FIG. 10 is a longitudinal sectional view of a power semiconductor switch device according to still another embodiment of the present invention. In this figure, the same parts as those in FIGS. 2 and 4 are indicated by the same reference numerals. Therefore, a detailed description of the overlapping part will be omitted.

前述した各実施例では、アノード電極11とカソード電
極12との間にチップ14を複数介在させている。この実施
例ではチップ14を1つだけ介在させている。このような
構成でも、モリブデン板21およびAl N板13の存在によっ
て、チップ14の熱応力を緩和させた状態で、チップ14で
発生した熱をチップ14の外面全体を通してアノード電極
11およびカソード電極12に良好に伝えることができる。
したがって、従来の装置に比べて放熱特性を向上させる
ことができ、同じチップを使って、なおかつ大容量化を
実現できる。
In each of the above-described embodiments, a plurality of chips 14 are interposed between the anode electrode 11 and the cathode electrode 12. In this embodiment, only one chip 14 is interposed. Even in such a configuration, the heat generated by the chip 14 is transmitted through the entire outer surface of the chip 14 while the thermal stress of the chip 14 is reduced by the presence of the molybdenum plate 21 and the AlN plate 13.
11 and the cathode electrode 12 can be transmitted well.
Therefore, the heat radiation characteristics can be improved as compared with the conventional device, and a large capacity can be realized using the same chip.

[発明の効果] 以上述べたように、本発明によれば、放熱上の問題、
熱応力上の問題、製作上の問題を容易に解決でき、大容
量化ならびに高性能化を実現できる。また、容易に大容
量化を図れるので、圧接治具を省略することも可能で、
実装の簡単化を図ることができる。
[Effects of the Invention] As described above, according to the present invention, the problem on heat radiation,
Problems of thermal stress and problems of manufacturing can be easily solved, and large capacity and high performance can be realized. Also, since the capacity can be easily increased, it is possible to omit the pressure welding jig.
The implementation can be simplified.

【図面の簡単な説明】[Brief description of the drawings]

第1図は一実施例に係る電力用半導体スイッチ装置の平
面図、第2図は第1図におけるA−A線切断矢視図、第
3図は同装置に組み込まれたAl N板を局部的に取出して
示す分解斜視図、第4図は第1図におけるB−B線に沿
って切断し矢印方向に見た図、第5図は別の実施例に係
る電力用半導体スイッチ装置を局部的に取出して示す分
解斜視図、第6図は同装置の要部だけを取出して示す断
面図、第7図はさらに別の実施例に係る電力用半導体ス
イッチ装置の縦断面図、第8図は同装置の要部だけを取
出して示す断面図、第9図はさらに異なる実施例に係る
電力用半導体スイッチ装置における要部だけを取出して
示す断面図、第10図はさらに異なる実施例に係る電力用
半導体スイッチ装置の縦断面図、第11図は従来の電力用
半導体スイッチ装置の模式図である。 11,11a,11b……アノード電極、12,12a,12b……カソード
電極、13,16,17,42……Al N板、14……半導体スイッチ
ング素子チップ、15……外囲器、21……モリブデン板、
22……ゲート電極線、24……リード線、32……低融点金
属層、43……銅板,44……Al N粉末、51……シリコン
板、53,54……表面が酸化シリコンで覆われたシリコン
板。
FIG. 1 is a plan view of a power semiconductor switch device according to one embodiment, FIG. 2 is a sectional view taken along the line AA in FIG. 1, and FIG. FIG. 4 is an exploded perspective view of the power semiconductor switch device, taken along line BB in FIG. 1 and viewed in the direction of the arrow, and FIG. 5 is a partial view of a power semiconductor switch device according to another embodiment. FIG. 6 is an exploded perspective view schematically showing the device, FIG. 6 is a sectional view showing only a main part of the device, FIG. 7 is a longitudinal sectional view of a power semiconductor switch device according to still another embodiment, and FIG. Is a cross-sectional view showing only the main part of the same device, FIG. 9 is a cross-sectional view showing only the main part of a power semiconductor switch device according to still another embodiment, and FIG. FIG. 11 is a longitudinal sectional view of a power semiconductor switch device, and FIG. 11 is a conventional power semiconductor switch device. It is a schematic view. 11,11a, 11b ... Anode electrode, 12,12a, 12b ... Cathode electrode, 13,16,17,42 ... Al N plate, 14 ... Semiconductor switching element chip, 15 ... Envelope, 21 ... ... Molybdenum plate,
22 ... Gate electrode wire, 24 ... Lead wire, 32 ... Low melting point metal layer, 43 ... Copper plate, 44 ... Al N powder, 51 ... Silicon plate, 53,54 ... Surface covered with silicon oxide Broken silicon plate.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 亀井 良雄 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内 (72)発明者 松浦 麻子 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内 (56)参考文献 特開 昭55−160437(JP,A) ──────────────────────────────────────────────────続 き Continuing on the front page (72) Yoshio Kamei, Inventor 1 Kosuka Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa Prefecture (72) Inventor Asako Matsuura 1 Kosuka-Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa Address Toshiba Research Institute, Inc. (56) References

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ヒートシンクを兼ねたアノード電極と同じ
くヒートシンクを兼ねたカソード電極とで半導体スイッ
チング要素を構成するチップを挟むとともに上記両電極
間からゲート電極線を取出してなる電力用半導体スイッ
チ装置において、前記半導体スイッチング要素は、それ
ぞれ独立した半導体スイッチング素子チップを定格電流
条件を満たす数だけ前記両電極間に並列に配置してなる
半導体スイッチイング素子チップ群で構成されているこ
とを特徴とする電力用半導体スイッチ装置。
1. A power semiconductor switch device comprising a chip constituting a semiconductor switching element sandwiched between an anode electrode also serving as a heat sink and a cathode electrode also serving as a heat sink, and a gate electrode line being taken out between the two electrodes. The semiconductor switching element is constituted by a semiconductor switching element chip group in which independent semiconductor switching element chips are arranged in parallel between the two electrodes by a number that satisfies a rated current condition. Semiconductor switch device.
【請求項2】前記各半導体スイッチング素子チップは、
同一円に沿って配列されている請求項1に記載の電力用
半導体スイッチ装置。
2. The semiconductor switching element chip according to claim 1,
The power semiconductor switch device according to claim 1, wherein the power semiconductor switch devices are arranged along the same circle.
【請求項3】前記各半導体スイッチング素子チップの回
りには、上記各チップに発生する熱応力を緩和させると
ともに上記各チップの表面から前記両電極へ熱を伝達さ
せる伝熱手段が設けられている請求項1に記載の電力用
半導体スイッチ装置。
3. A heat transfer means is provided around each of said semiconductor switching element chips to relieve thermal stress generated in each of said chips and to transmit heat from the surface of each of said chips to said two electrodes. The power semiconductor switch device according to claim 1.
【請求項4】前記半導体スイッチング素子チップはシリ
コンで構成され、前記伝熱手段は前記両電極内に埋め込
まれた窒化アルミニウム層もしくはシリコン層を含んで
構成されている請求項3に記載の電力用半導体スイッチ
装置。
4. The power supply according to claim 3, wherein said semiconductor switching element chip is made of silicon, and said heat transfer means is made up of an aluminum nitride layer or a silicon layer embedded in said electrodes. Semiconductor switch device.
【請求項5】前記半導体スイッチング素子チップはシリ
コンで構成され、前記伝熱手段は窒化アルミニウム層、
粉末の窒化アルミニウム層、表面が酸化シリコン層で覆
われたシリコン層の中から選ばれた1種を含んで構成さ
れている請求項3に記載の電力用半導体スイッチ装置。
5. The semiconductor switching element chip is made of silicon, the heat transfer means is an aluminum nitride layer,
4. The power semiconductor switch device according to claim 3, wherein the power semiconductor switch device is configured to include one selected from a powdery aluminum nitride layer and a silicon layer whose surface is covered with a silicon oxide layer.
JP1065859A 1988-03-31 1989-03-20 Power semiconductor switch device Expired - Fee Related JP2714115B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1065859A JP2714115B2 (en) 1988-03-31 1989-03-20 Power semiconductor switch device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63-78977 1988-03-31
JP7897788 1988-03-31
JP1065859A JP2714115B2 (en) 1988-03-31 1989-03-20 Power semiconductor switch device

Publications (2)

Publication Number Publication Date
JPH01315146A JPH01315146A (en) 1989-12-20
JP2714115B2 true JP2714115B2 (en) 1998-02-16

Family

ID=26407020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1065859A Expired - Fee Related JP2714115B2 (en) 1988-03-31 1989-03-20 Power semiconductor switch device

Country Status (1)

Country Link
JP (1) JP2714115B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55160437A (en) * 1979-05-31 1980-12-13 Hitachi Ltd Semiconductor device

Also Published As

Publication number Publication date
JPH01315146A (en) 1989-12-20

Similar Documents

Publication Publication Date Title
JP4158738B2 (en) Semiconductor module mounting structure, card-like semiconductor module, and heat-receiving member for adhering to card-like semiconductor module
US5006921A (en) Power semiconductor switching apparatus with heat sinks
US6734551B2 (en) Semiconductor device
JP3596388B2 (en) Semiconductor device
JP2739970B2 (en) Pressure contact type semiconductor device
JP2019067949A (en) Semiconductor device
JP6988345B2 (en) Semiconductor device
JPH06188411A (en) High output semiconductor element that can be cut off
JP2000174180A (en) Semiconductor device
JP2006261168A (en) Semiconductor device
JP7163583B2 (en) semiconductor equipment
CN111354710B (en) Semiconductor device and method for manufacturing the same
JP2003338592A (en) Semiconductor module
JP2000156439A (en) Power semiconductor module
JP2714115B2 (en) Power semiconductor switch device
JP2019102519A (en) Semiconductor device
JP3644161B2 (en) Power semiconductor module
JPH0714029B2 (en) Power semiconductor device
JPH0294448A (en) Power semiconductor switching device
JP4281229B2 (en) Flat type semiconductor device
JP3394000B2 (en) Modular semiconductor device and power conversion device using the same
JPH0964270A (en) Semiconductor device
JP7180533B2 (en) semiconductor equipment
WO2020166251A1 (en) Semiconductor device
JPH09260557A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees