JP2710492B2 - Method for manufacturing multilayer printed wiring board - Google Patents
Method for manufacturing multilayer printed wiring boardInfo
- Publication number
- JP2710492B2 JP2710492B2 JP3221994A JP22199491A JP2710492B2 JP 2710492 B2 JP2710492 B2 JP 2710492B2 JP 3221994 A JP3221994 A JP 3221994A JP 22199491 A JP22199491 A JP 22199491A JP 2710492 B2 JP2710492 B2 JP 2710492B2
- Authority
- JP
- Japan
- Prior art keywords
- layer pattern
- wiring board
- printed wiring
- multilayer printed
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【0001】[0001]
【産業上の利用分野】本発明は、多層印刷配線基板の製
造方法に関し、特に下層パターンと上層パターンとを接
続するためのコンタンクトビアの形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer printed wiring board, and more particularly to a method for forming a contact via for connecting a lower layer pattern and an upper layer pattern.
【0002】[0002]
【従来の技術】図2は多層印刷配線基板の従来のコンタ
ンクトビアの形成方法の一例を製造工程順に示す斜視図
である。2. Description of the Related Art FIG. 2 is a perspective view showing an example of a conventional method for forming a contact via of a multilayer printed wiring board in the order of manufacturing steps.
【0003】多層印刷配線基板の製造方法における下層
パターンと上層パターンとを接続するための従来のコン
タンクトビアの形成方法は、 まず、図2(a)に示す
ように、基板11の上に下層パターン12を形成し、次
に図2(b)に示すように、その上に誘電体ペースト1
4をスクリーン印刷法またはホトリソグラフィ法によっ
て塗布してスルーホール16を形成し、次に図2(c)
に示すように、スルーホール16に導体ペースト13を
スクリーン印刷法またはめっき法によって塗布してコン
タンクトビアを形成し、最後に図2(d)に示すよう
に、その上に上層パターン15を形成するという手順を
採用している。A conventional method for forming a contact via for connecting a lower layer pattern and an upper layer pattern in a method for manufacturing a multilayer printed wiring board is as follows. First, as shown in FIG. A pattern 12 is formed, and then a dielectric paste 1 is formed thereon as shown in FIG.
4 is applied by a screen printing method or a photolithography method to form a through hole 16, and then FIG.
As shown in FIG. 2, a conductive paste 13 is applied to the through holes 16 by screen printing or plating to form a contact via, and finally, as shown in FIG. 2D, an upper layer pattern 15 is formed thereon. The procedure to do it is adopted.
【0004】[0004]
【発明が解決しようとする課題】上述したような従来の
多層印刷配線基板の製造方法は、スクリーン印刷法によ
って誘電体ペーストを塗布してスルーホールを形成する
場合は、スルーホールの中に誘電体ペーストのにじみや
だれが生じ、スルーホールが埋まってしまうという欠点
がある。また、ホトリソグラフィ法によって誘電体ペー
ストを塗布してスルーホールを形成する場合は、現像工
程における現像液の残渣によってスルーホールが埋まっ
てしまうという欠点があり、従って不良品の発生が多い
という欠点がある。In the conventional method for manufacturing a multilayer printed wiring board as described above, when a dielectric paste is applied by a screen printing method to form a through hole, a dielectric material is formed in the through hole. There is a drawback that the paste bleeds or drools and the through-holes are filled. In the case of forming a through hole by applying a dielectric paste by photolithography method, there is a drawback that filled the through hole of the residue of the developer in the developing step, thus defective products are not multi
There is a drawback to say.
【0005】[0005]
【課題を解決するための手段】本発明の多層印刷配線基
板の製造は、基板の上にホトリソグラフィ法によって下
層パターンを形成し、次に前記下層パターンの上層パタ
ーンとの接続部分の上に疏水性を有する導体ペーストを
スクリーン印刷法によって塗布してコンタンクトビアの
厚膜を形成し、次に前記基板およびコンタンクトビア部
分を除いた前記下層パターンの上に親水性を有する誘電
体ペーストをスクリーン印刷法によって塗布して絶縁層
の厚膜を形成し、次に前記導体ペーストの前記コンタン
クトビアと前記誘電体ペーストの前記絶縁層の上にホト
リソグラフィ法によって前記上層パターンを形成するこ
とを含んでいる。According to the present invention, a multilayer printed wiring board is manufactured by forming a lower layer pattern on a substrate by a photolithography method, and then forming a hydrophobic layer on a connection portion between the lower layer pattern and the upper layer pattern. A conductive paste having a property is applied by a screen printing method to form a thick film of the contact via, and then a dielectric paste having a hydrophilic property is screened on the lower layer pattern excluding the substrate and the contact via portion. Forming a thick film of an insulating layer by applying by a printing method, and then forming the upper layer pattern by photolithography on the contact via of the conductive paste and the insulating layer of the dielectric paste. In.
【0006】[0006]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Next, embodiments of the present invention will be described with reference to the drawings.
【0007】図1は本発明の一実施例を適用した多層印
刷配線基板の一例を製造工程順に示す斜視図である。FIG. 1 is a perspective view showing an example of a multilayer printed wiring board to which one embodiment of the present invention is applied in the order of manufacturing steps.
【0008】本実施例は、まず、図1(a)に示すよう
に、基板1の上にホトリソグラフィ法によって下層パタ
ーン2を形成する。次に図1(b)に示すように、下層
パターン2の上に疏水性を有する導体ペースト3(例え
ば導体粉末の金(Au)および硼珪酸鉛系ガラス(Si
O 2 −PbO−B 2 O 3 )を主成分とし、テルピネオー
ル(1−p−メンテン−8−オール)またはジペンテン
(1,8−p−メンタジエン)またはキシレンまたはそ
れらのうちの2種または3種の混合物を主溶剤とする導
体ペースト)をスクリーン印刷法によって塗布してコン
タクトビアの厚膜を形成する。次に図1(c)に示すよ
うに、基板1およびコンタクトビアを除いた下層パター
ン2の上に、親水性を有する誘電体ペースト4(例えば
アルミナ(Al 2 O 3 )および硼珪酸鉛系ガラス(Si
O 2 −PbO−B 2 O 3 )を主成分とし、水またはエチ
レングリコールまたはそれらの混合物を主溶剤とする誘
電体ペースト)をスクリーン印刷法によって塗布して絶
縁層の厚膜を形成する。このようにすると、導体ペース
ト3が疏水性を有するため、誘電体ペースト4は導体ペ
ースト3から疎外されて導体ペースト3の中に侵入する
ことがなく、正常なコンタクトビアを形成することがで
きる。このように形成した厚膜の導体ペースト3および
誘電体ペースト4をキュアすることによって、それぞれ
コンタクトビアおよび絶縁層とする。最後に図1(d)
に示すように、導体ペースト3のコンタクトビアと誘電
体ペースト4の絶縁層の上にホトリソグラフィ法によっ
て上層パターン5を形成する。これによって下層パター
ン2と上層パターン5とがコンタクトビアによって接続
されて多層印刷配線基板ができる。In this embodiment, first, as shown in FIG. 1A, a lower layer pattern 2 is formed on a substrate 1 by photolithography. Next, as shown in FIG. 1B, a conductive paste 3 having hydrophobicity (for example,
For example, gold (Au) as a conductor powder and lead borosilicate glass (Si
O 2 -PbO-B 2 O 3 ) as a main component, Terupi Ne O
(1-p-menten-8-ol) or dipentene
(1,8-p-menthadiene) or xylene or its
A mixture containing two or three of these as the main solvent
Body paste) is applied by a screen printing method to form a thick film of the contact via. Then 1 (c), the on the lower pattern 2 excluding the substrate 1 and the contact vias, dielectric paste 4 has a hydrophilic (e.g.
Alumina (Al 2 O 3 ) and lead borosilicate glass (Si
O 2 -PbO-B 2 O 3 )
Induction using lenglycol or a mixture thereof as the main solvent
An electric paste is applied by a screen printing method to form a thick insulating layer. In this case, since the conductive paste 3 has hydrophobicity, the dielectric paste 4 is not separated from the conductive paste 3 and does not enter the conductive paste 3 , so that a normal contact via can be formed. The thick conductive paste 3 and the dielectric paste 4 thus formed are cured to form contact vias and insulating layers, respectively. Finally, Fig. 1 (d)
As shown in (1), an upper layer pattern 5 is formed on the contact via of the conductive paste 3 and the insulating layer of the dielectric paste 4 by photolithography. Thereby, the lower layer pattern 2 and the upper layer pattern 5 are connected by the contact via, and a multilayer printed wiring board is completed.
【0009】[0009]
【発明の効果】以上説明したように、本発明の多層印刷
配線基板の製造方法は、基板の上にホトリソグラフィ法
によって下層パターンを形成し、次に下層パターンの上
層パターンとの接続部分の上に疏水性を有する導体ペー
ストをスクリーン印刷法によって塗布してコンタンクト
ビアの厚膜を形成し、次に基板およびコンタンクトビア
部分を除いた下層パターンの上に親水性を有する誘電体
ペーストをスクリーン印刷法によって塗布して絶縁層の
厚膜を形成し、次に導体ペーストのコンタンクトビアと
誘電体ペーストの絶縁層の上にホトリソグラフィ法によ
って上層パターンを形成することにより、スルーホール
の中に誘電体ペーストのにじみやだれや現像液の残渣が
発生することがないため、不良品の発生を低減させるこ
とができるという効果がある。As described above, according to the method of manufacturing a multilayer printed wiring board of the present invention, a lower layer pattern is formed on a substrate by photolithography, and then a lower layer pattern is formed on a portion connected to an upper layer pattern. A conductive paste having a hydrophobic property is applied by a screen printing method to form a thick film of the contact via, and then a dielectric paste having a hydrophilic property is screened on the substrate and the lower layer pattern excluding the contact via portion. By applying a printing method to form a thick insulating layer, and then forming an upper layer pattern by photolithography on the contact via of the conductive paste and the insulating layer of the dielectric paste, the inside of the through hole Since no bleeding or dripping of the dielectric paste and no residue of the developing solution are generated, it is possible to reduce the occurrence of defective products. There is a result.
【図1】本発明の一実施例を適用した多層印刷配線基板
の一例を製造工程順に示す斜視図である。FIG. 1 is a perspective view showing an example of a multilayer printed wiring board to which an embodiment of the present invention is applied in the order of manufacturing steps.
【図2】多層印刷配線基板の従来のコンタンクトビアの
形成方法の一例を製造工程順に示す斜視図である。FIG. 2 is a perspective view showing an example of a conventional method for forming a contact via of a multilayer printed wiring board in the order of manufacturing steps.
1 基板 2 下層パターン 3 導体ペースト 4 誘電体ペースト 5 上層パターン 11 基板 12 下層パターン 13 導体ペースト 14 誘電体ペースト 15 上層パターン 16 スルーホール DESCRIPTION OF SYMBOLS 1 Substrate 2 Lower layer pattern 3 Conductor paste 4 Dielectric paste 5 Upper layer pattern 11 Substrate 12 Lower layer pattern 13 Conductor paste 14 Dielectric paste 15 Upper layer pattern 16 Through hole
Claims (1)
下層パターンを形成し、次に前記下層パターンの上層パ
ターンとの接続部分の上に疏水性を有する導体ペースト
をスクリーン印刷法によって塗布してコンタクトビアの
厚膜を形成し、次に前記基板および前記コンタクトビア
を除いた前記下層パターンの上に親水性を有する誘電体
ペーストをスクリーン印刷法によって塗布して絶縁層の
厚膜を形成し、次に前記導体ペーストの前記コンタクト
ビアと前記誘電体ペーストの前記絶縁層の上にホトリソ
グラフィ法によって前記上層パターンを形成することを
含むことを特徴とする多層印刷配線基板の製造方法。1. A lower layer pattern is formed on a substrate by a photolithography method, and a conductive paste having a hydrophobic property is applied by a screen printing method on a connection portion with the upper layer pattern of the lower layer pattern to form a contact via. thick film is formed, then the substrate and the contact vias of
The dielectric paste having a hydrophilic on the lower pattern to form a thick film of the coating to the insulating layer by screen printing except, then the insulation of the dielectric paste and the contact via the conductive paste A method for manufacturing a multilayer printed wiring board, comprising forming the upper layer pattern on a layer by photolithography.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3221994A JP2710492B2 (en) | 1991-09-03 | 1991-09-03 | Method for manufacturing multilayer printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3221994A JP2710492B2 (en) | 1991-09-03 | 1991-09-03 | Method for manufacturing multilayer printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0563368A JPH0563368A (en) | 1993-03-12 |
JP2710492B2 true JP2710492B2 (en) | 1998-02-10 |
Family
ID=16775425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3221994A Expired - Lifetime JP2710492B2 (en) | 1991-09-03 | 1991-09-03 | Method for manufacturing multilayer printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2710492B2 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5250562A (en) * | 1975-10-20 | 1977-04-22 | Matsushita Electric Ind Co Ltd | Circuit substrate |
-
1991
- 1991-09-03 JP JP3221994A patent/JP2710492B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0563368A (en) | 1993-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3765627B2 (en) | Multilayer circuit board and manufacturing method thereof | |
JPS62216259A (en) | Manufacture and structure of hybrid integrated circuit | |
US4845313A (en) | Metallic core wiring substrate | |
US6651324B1 (en) | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer | |
CA2412030C (en) | Perimeter anchored thick film pad | |
JP2710492B2 (en) | Method for manufacturing multilayer printed wiring board | |
JP2712295B2 (en) | Hybrid integrated circuit | |
JP2749461B2 (en) | Multilayer circuit board and method of manufacturing the same | |
JP2717198B2 (en) | Method of forming bumps on printed wiring board | |
WO1990007857A1 (en) | Metal core wiring board | |
JP2886613B2 (en) | Multilayer printed wiring board for surface mounting | |
JPS6149491A (en) | Ceramic multilayer circuit board | |
JPH01183195A (en) | Manufacture of multilayer printed wiring board device | |
JP2795475B2 (en) | Printed wiring board and manufacturing method thereof | |
JPH05226385A (en) | Packaging of semiconductor device | |
JPH07307542A (en) | Wiring board with built-in resistor and manufacture | |
JP2002344137A (en) | Thick film multilayer board and method of manufacturing the same | |
JP2000323837A (en) | Manufacture of multilayer printed wiring board | |
JP2891938B2 (en) | How to connect electrical components | |
JPH0361358B2 (en) | ||
JP2003008227A (en) | Multilayer substrate | |
JPH02121386A (en) | Printed resistor board | |
JPS6364918B2 (en) | ||
JP2004040029A (en) | Thick film circuit board and method for manufacturing the same | |
JPH0118594B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970916 |