JP2703561B2 - Breakdown voltage measurement method - Google Patents

Breakdown voltage measurement method

Info

Publication number
JP2703561B2
JP2703561B2 JP63162394A JP16239488A JP2703561B2 JP 2703561 B2 JP2703561 B2 JP 2703561B2 JP 63162394 A JP63162394 A JP 63162394A JP 16239488 A JP16239488 A JP 16239488A JP 2703561 B2 JP2703561 B2 JP 2703561B2
Authority
JP
Japan
Prior art keywords
voltage
breakdown
dut
under test
device under
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63162394A
Other languages
Japanese (ja)
Other versions
JPH0210272A (en
Inventor
秀雄 赤間
規雄 曽根
Original Assignee
日本ヒューレット・パッカード株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本ヒューレット・パッカード株式会社 filed Critical 日本ヒューレット・パッカード株式会社
Priority to JP63162394A priority Critical patent/JP2703561B2/en
Publication of JPH0210272A publication Critical patent/JPH0210272A/en
Application granted granted Critical
Publication of JP2703561B2 publication Critical patent/JP2703561B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体素子等のブレークダウン(破壊)電圧
を高精度で測定するための方法に関する。
Description: TECHNICAL FIELD The present invention relates to a method for measuring a breakdown voltage of a semiconductor device or the like with high accuracy.

〔発明の技術的背景及びその問題点〕[Technical background of the invention and its problems]

半導体素子等のブレークダウン電圧の測定に際し、重
要となる2つの電圧値がある。1つは被測定デバイス
(DUT)への印加電圧を上げていったときの、DUTがブレ
ークダウン現象を起こす電圧(ブレークダウン・トリガ
電圧と言い、以後、トリガ電圧と略す)であり、もう1
つはブレークダウン現象が起きているDUTへの印加電圧
を徐徐に下げていったときの、ブレークダウン現象が止
まるとき(このときブレークダウン電流はゼロ)の電圧
(ブレークダウン・ラッチバック電圧と言い、以後、ラ
ッチバック電圧と略す)である。
There are two important voltage values when measuring the breakdown voltage of a semiconductor device or the like. One is a voltage at which the DUT causes a breakdown phenomenon when the voltage applied to the device under test (DUT) is increased (referred to as a breakdown trigger voltage, hereinafter abbreviated as a trigger voltage).
First, when the applied voltage to the DUT where the breakdown phenomenon occurs is gradually reduced, the voltage at which the breakdown phenomenon stops (the breakdown current is zero at this time) (called the breakdown / latchback voltage). , Hereinafter abbreviated as latchback voltage).

従来、このようなトリガ電圧及びラッチバック電圧を
測定するのに第3図(a)に示すような構成の測定回路
が用いられていた。測定は、DUT101にパルス発生器301
によってパルス信号を印加し、DUT101に流れる電流をカ
レントプローブ302を通して、またDUT101の端子間電圧V
dを直接、オシロスコープ303の各チャンネル入力に接続
してそれらの波形を観測することにより成される。第3
図(b)にこれらの測定波形を示す。トリガー電圧及び
ラッチバック電圧がそれぞれ測定されるのがわかる。
Conventionally, a measuring circuit having a configuration as shown in FIG. 3A has been used to measure such a trigger voltage and a latchback voltage. The measurement was performed by the pulse generator 301 on the DUT101.
A pulse signal is applied, and the current flowing through the DUT 101 is passed through the current probe 302 and the terminal voltage V
This is done by connecting d directly to each channel input of the oscilloscope 303 and observing their waveforms. Third
FIG. 6B shows these measured waveforms. It can be seen that the trigger voltage and the latchback voltage are measured respectively.

しかしながらこの測定方法にはいくつかの欠点があ
る。まずブレークダウン現象時にはDUTに多大な電流が
流れ、熱的、電気的ストレスによってDUTが破壊する恐
れがある。特にICなどに用いられる個別の半導体素子は
近年、増々小さくなる傾向があり、したがって熱的、電
気的ストレスに弱くなっている。また、電流によるDUT
の発熱のためにDUT自体の温度が上昇し、DUTの特性変化
が生じて正確に測定ができなくなる。さらに、このよう
なブレークダウン現象の観測には0.1μsec程度の高速波
形観測が必要となるため測定システムが高価なものとな
る。
However, this measurement method has several disadvantages. First, at the time of the breakdown phenomenon, a large amount of current flows through the DUT, and the DUT may be destroyed by thermal or electrical stress. Particularly, in recent years, individual semiconductor elements used for ICs and the like tend to be increasingly smaller in recent years, and are therefore susceptible to thermal and electrical stress. Also, DUT by current
The temperature of the DUT itself rises due to the heat generation of the DUT, and the characteristic of the DUT changes, so that accurate measurement cannot be performed. Furthermore, observation of such a breakdown phenomenon requires a high-speed waveform observation of about 0.1 μsec, so that the measurement system becomes expensive.

〔発明の目的〕[Object of the invention]

本発明はブレークダウン電圧測定において、DUTに与
える熱的ストレスが小さく、したがってDUTの特性変化
による測定誤差の少ない、安価な測定システムで行なえ
る測定方法を提供することを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a measurement method which can be performed by an inexpensive measurement system in which a thermal stress applied to a DUT in a breakdown voltage measurement is small, and thus a measurement error due to a change in characteristics of the DUT is small.

〔発明の概要〕[Summary of the Invention]

本発明の一実施例によれば、定電流源を用いてブレー
クダウン電流より小さい一定電流をDUTに印加し、該DUT
の端子間電圧の波形を波形観測器で観測することによっ
て、トリガ電圧及びラッチバック電圧が測定される。
According to an embodiment of the present invention, a constant current source is used to apply a constant current smaller than a breakdown current to a DUT.
The trigger voltage and the latch-back voltage are measured by observing the waveform of the inter-terminal voltage of the above with a waveform observer.

DUTに定電流源より一定電流Iを印加すると、該DUTの
端子間浮遊容量Cが充電されることにより該DUTの端子
間電圧は時間とともに一定の傾き(I/C)で上昇する。
When a constant current I is applied from the constant current source to the DUT, the stray capacitance C between the terminals of the DUT is charged, so that the voltage between the terminals of the DUT increases with time at a constant gradient (I / C).

この時一定電流Iが予めブレークダウン電流より低い
値に設定してあれば、この電圧がトリガ電圧に達すると
ブレークダウン電流が流れ、電流源の電流供給不足が生
じてDUTの端子間電圧は下がり始める。この電圧がラッ
チバック電圧まで下がると、ブレークダウン現象は止
み、ブレークダウン電流はゼロとなるので、DUTの端子
間電圧は再びI/Cの傾きで時間ともに増加し始める。こ
の動作は繰り返し行なわれる。この様子をオシロスコー
プ等で観測すると鋸歯状波として観測されるが、その山
の電圧がトリガ電圧であり、谷の電圧がラッチバック電
圧であって、これによって、ブレークダウン電圧の測定
が行なわれる。このような構成により、DUTには過大電
流が流れず、したがってDUTに与える熱的ストレスも小
さくなり、発熱によるDUT自身の特性変化も小さくな
り、測定誤差も小さくなる。さらに波形観測器には低速
の物が使えるので安価な測定システムを構成することが
できる。
At this time, if the constant current I is set to a value lower than the breakdown current in advance, when this voltage reaches the trigger voltage, a breakdown current flows, causing a current supply shortage of the current source, and the voltage between the terminals of the DUT decreases. start. When this voltage falls to the latchback voltage, the breakdown phenomenon stops, and the breakdown current becomes zero, so that the voltage between the terminals of the DUT starts increasing with time again at the slope of I / C. This operation is repeatedly performed. When this state is observed with an oscilloscope or the like, the waveform is observed as a saw-tooth wave. The voltage at the peak is the trigger voltage, and the voltage at the valley is the latchback voltage, whereby the breakdown voltage is measured. With such a configuration, an excessive current does not flow through the DUT, so that the thermal stress applied to the DUT is reduced, the characteristic change of the DUT itself due to heat generation is reduced, and the measurement error is also reduced. Furthermore, since a low-speed object can be used for the waveform observer, an inexpensive measurement system can be configured.

〔発明の実施例〕(Example of the invention)

本発明の一実施例を第1図(a)に示す。図からわか
るように、DUT101には定電流源102により一定電流Iが
印加される。この電流IはDUT101の端子間浮遊容量Cを
充電し、したがってDUT101の端子間電圧は、時間ととも
にI/Cの傾きで増加する。この電圧がトリガ電圧に達す
るとDUT101はブレークダウン現象を起こし、急激にブレ
ークダウン電流が流れようとするが、一定電流Iを予め
ブレークダウン電流より低い所定の値に設定しておけ
ば、DUT101の端子間電圧は下がり始めることになる。こ
の電圧が下がってラッチバック電圧になるとブレークダ
ウン現象は止み、ブレークダウン電流が流れなくなるの
で、DUT101の端子間電圧は再びI/Cの傾きで上昇するこ
とになる。この動作は繰り返し行なわれ、時間的に変化
する鋸歯状波が発生する。トリガ電圧及びラッチバック
電圧の測定は、DUT101の端子間電圧をオシロスコープな
どの波形観測器103を用いて前述の鋸歯状波を観測する
ことにより行なわれる。すなわち、鋸歯状波の山の電圧
がトリガ電圧であり、谷の電圧がラッチバック電圧であ
る。この様子は第1図(b)に示されている。なお、定
電流源102はDUT101のブレークダウン電圧よりも大きい
電圧領域まで定電流源として機能するものである。
One embodiment of the present invention is shown in FIG. As can be seen, a constant current I is applied to the DUT 101 by a constant current source 102. This current I charges the stray capacitance C between the terminals of the DUT 101, so that the voltage between the terminals of the DUT 101 increases with time at a slope of I / C. When this voltage reaches the trigger voltage, the DUT 101 causes a breakdown phenomenon, and the breakdown current tends to flow rapidly, but if the constant current I is set in advance to a predetermined value lower than the breakdown current, the DUT 101 The voltage between terminals will start to drop. When this voltage decreases and becomes the latchback voltage, the breakdown phenomenon stops and the breakdown current stops flowing, so that the voltage between the terminals of the DUT 101 rises again with the I / C slope. This operation is repeatedly performed, and a time-varying sawtooth wave is generated. The measurement of the trigger voltage and the latchback voltage is performed by observing the voltage between terminals of the DUT 101 using the waveform observing device 103 such as an oscilloscope, and observing the above-mentioned sawtooth wave. That is, the peak voltage of the sawtooth wave is the trigger voltage, and the trough voltage is the latchback voltage. This is shown in FIG. 1 (b). Note that the constant current source 102 functions as a constant current source up to a voltage region higher than the breakdown voltage of the DUT 101.

第2図に本発明の別の実施例を示す。該実施例におい
てはDUT101は定電流源102とは反対側の端子が定電圧源2
01に接続されている。測定は定電圧源201の大きさをブ
レークダウン現象が起きるまで徐徐に大きくしていくこ
とによって行なわれる。この場合、絶対値が徐徐に大き
くなる負電圧がDUT101の一端にかかることになる。ブレ
ークダウン現象が起こる前の状態ではDUTに流れる電流
は定電流源102の一定出力電流Iよりも小さいので定電
流源102は飽和している。DUT101がブレークダウン現象
を起こすと、定電流源102が動作し前述のような鋸歯状
波が生ずることになる。この鋸歯状波は波形観測器103
により観測され、その山の電圧及び谷の電圧と、この時
の定電圧源201の出力電圧とからブレークダウン電圧が
測定される。この回路では定電流源102及び波形観測器1
03に要求されるダイナミックレンジを小さくすることが
できる。
FIG. 2 shows another embodiment of the present invention. In this embodiment, the DUT 101 has a terminal opposite to the constant current source 102 at the constant voltage source 2.
Connected to 01. The measurement is performed by gradually increasing the size of the constant voltage source 201 until a breakdown phenomenon occurs. In this case, a negative voltage whose absolute value gradually increases is applied to one end of the DUT 101. Before the breakdown phenomenon occurs, the current flowing through the DUT is smaller than the constant output current I of the constant current source 102, so that the constant current source 102 is saturated. When the DUT 101 causes a breakdown phenomenon, the constant current source 102 operates to generate the sawtooth wave as described above. This sawtooth wave is used for waveform observation 103
And the breakdown voltage is measured from the voltage of the peak and the voltage of the valley and the output voltage of the constant voltage source 201 at this time. In this circuit, the constant current source 102 and the waveform observer 1
The dynamic range required for 03 can be reduced.

なお、以上の実施例において波形観測器103はオシロ
スコープの代りにピーク検出器と電圧計とを用いること
によってもトリガ電圧及びラッチバック電圧の測定を行
なうことができる。
In the above embodiment, the waveform observer 103 can also measure the trigger voltage and the latchback voltage by using a peak detector and a voltmeter instead of the oscilloscope.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明を用いることにより、DU
Tに与える熱的ストレスが小さく、DUTの特性変化による
誤差の少ない、安価な測定システムで半導体素子等のブ
レークダウン電圧を測定することができる。
As described above, by using the present invention, DU
It is possible to measure a breakdown voltage of a semiconductor element or the like with an inexpensive measurement system in which thermal stress applied to T is small and errors due to change in characteristics of the DUT are small.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例を示す図で(a)はその構成
を示す図、(b)は動作を説明するための波形図であ
る。第2図は本発明の別の実施例を示す図、第3図は従
来のブレークダウン電圧測定回路を示す図で(a)はそ
の構成を示す図、(b)は観測される波形を示す図であ
る。 101:DUT、102:定電流源 103:波形観測器、201:定電圧源
FIG. 1 is a diagram showing an embodiment of the present invention. FIG. 1 (a) is a diagram showing the configuration, and FIG. 1 (b) is a waveform diagram for explaining the operation. FIG. 2 is a diagram showing another embodiment of the present invention, FIG. 3 is a diagram showing a conventional breakdown voltage measuring circuit, (a) is a diagram showing the configuration, and (b) is a waveform observed. FIG. 101: DUT, 102: constant current source 103: waveform observer, 201: constant voltage source

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】被測定デバイスと、該被測定デバイスに印
加され、該被測定デバイスに流れようとするブレークダ
ウン電流値よりも低い電流値に出力電流が設定されてい
る電流源と、前記被測定デバイスの端子間電圧を測定す
るための測定手段とを用い、該測定手段により前記被測
定デバイスのブレークダウン・トリガ電圧とブレーキダ
ウン・ラッチバック電圧とを測定することを特徴とする
ブレークダウン電圧測定方法。
1. A device under test, a current source applied to the device under test and having an output current set to a current value lower than a breakdown current value to flow through the device under test, Measuring means for measuring a voltage between terminals of a measuring device, wherein the measuring means measures a breakdown trigger voltage and a brake-down / latch-back voltage of the device under test. Measuring method.
【請求項2】被測定デバイスと、該被測定デバイスの一
端に印加され、該被測定デバイスに流れようとするブレ
ークダウン電流値よりも低い電流値に出力電流が設定さ
れている電流源と、前記被測定デバイスの他端に印加さ
れた設定電圧調節可能な電圧源と、前記被測定デバイス
の前記一端の電圧を測定するための測定手段とを用い、
該測定手段により前記被測定デバイスのブレークダウン
・トリガ電圧とブレークダウン・ラッチバック電圧とを
測定することを特徴とするブレークダウン電圧測定方
法。
2. A device under test, and a current source applied to one end of the device under test and having an output current set to a current value lower than a breakdown current value to flow through the device under test, Using a voltage source capable of adjusting a set voltage applied to the other end of the device under test, and measuring means for measuring the voltage at the one end of the device under test,
A breakdown voltage measuring method, comprising: measuring a breakdown trigger voltage and a breakdown / latchback voltage of the device under test by the measuring means.
JP63162394A 1988-06-29 1988-06-29 Breakdown voltage measurement method Expired - Fee Related JP2703561B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63162394A JP2703561B2 (en) 1988-06-29 1988-06-29 Breakdown voltage measurement method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63162394A JP2703561B2 (en) 1988-06-29 1988-06-29 Breakdown voltage measurement method

Publications (2)

Publication Number Publication Date
JPH0210272A JPH0210272A (en) 1990-01-16
JP2703561B2 true JP2703561B2 (en) 1998-01-26

Family

ID=15753754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63162394A Expired - Fee Related JP2703561B2 (en) 1988-06-29 1988-06-29 Breakdown voltage measurement method

Country Status (1)

Country Link
JP (1) JP2703561B2 (en)

Also Published As

Publication number Publication date
JPH0210272A (en) 1990-01-16

Similar Documents

Publication Publication Date Title
JP3108455B2 (en) How to measure breakdown voltage
JPS6144371A (en) Apparatus for testing semiconductor
JP2703561B2 (en) Breakdown voltage measurement method
US5005008A (en) Method and apparatus for providing thermodynamic protection of a driver circuit used in an in-circuit tester
US5057780A (en) Method and apparatus for measuring trigger and latchback voltage of a semiconductor device
US3668522A (en) Method and apparatus for characterizing test elements on the basis of rise-time degradation
JP3281163B2 (en) Current measuring device and method
US2668943A (en) Dynamic diode tester
US3790887A (en) Amplifying and holding measurement circuit
US3783382A (en) Apparatus and a method for employing said apparatus to determine the low field resistance of dc-biased gunn diodes
US3564407A (en) Apparatus for measuring the mean square value of an electrical signal from sampled signal magnitudes
US2697814A (en) Testing apparatus
US5745062A (en) Pulse width modulation analog to digital converter
JP2567862B2 (en) How to measure resistance
US7084648B2 (en) Semiconductor testing
SU1506402A1 (en) Method of determining the gain of high-voltage transistor
JPS63200079A (en) System for measuring characteristic of semiconductive element
JP2919312B2 (en) Inspection method for semiconductor device
JPS59120964A (en) Current measuring circuit
JPH0827307B2 (en) Printed wiring board test equipment
JPH04253351A (en) Method for measuring contact resistance
SU401940A1 (en) DEVICE FOR MEASURING THE PARAMETERS OF SEMICONDUCTOR DEVICES
SU798650A1 (en) Apparatus for measuring maximum permissible forward and reverce voltages of power semiconductor devices
SU615432A1 (en) Arrangement for testing microcircuit parameters
JPS61176870A (en) Method for inspecting characteristic of semiconductor element

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees