JP2701725B2 - Driving method of plasma display - Google Patents

Driving method of plasma display

Info

Publication number
JP2701725B2
JP2701725B2 JP5334486A JP33448693A JP2701725B2 JP 2701725 B2 JP2701725 B2 JP 2701725B2 JP 5334486 A JP5334486 A JP 5334486A JP 33448693 A JP33448693 A JP 33448693A JP 2701725 B2 JP2701725 B2 JP 2701725B2
Authority
JP
Japan
Prior art keywords
discharge
period
scan
electrode group
sustain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5334486A
Other languages
Japanese (ja)
Other versions
JPH07199858A (en
Inventor
昌宏 清水
与志雄 佐野
充生 上岡
修士 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5334486A priority Critical patent/JP2701725B2/en
Priority to US08/350,152 priority patent/US5684499A/en
Publication of JPH07199858A publication Critical patent/JPH07199858A/en
Priority to US08/887,233 priority patent/US5903245A/en
Application granted granted Critical
Publication of JP2701725B2 publication Critical patent/JP2701725B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はプラズマディスプレイの
駆動方法に関し、特に交流放電メモリ型のプラズマディ
スプレイの駆動方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for driving a plasma display, and more particularly to a method for driving an AC discharge memory type plasma display.

【0002】[0002]

【従来の技術】一般に、プラズマディスプレイパネル
(以下、PDPと略称する)は、薄型構造でちらつきが
なく表示コントラスト比が大きいこと、また、比較的に
大画面とすることが可能であり、応答速度が速く、自発
光型で蛍光体の利用により多色発光も可能であることな
ど、数多くの特徴を有している。このために、近年コン
ピュータ関連の表示装置の分野およびカラー画像表示の
分野等において、広く利用されるようになりつつある。
2. Description of the Related Art Generally, a plasma display panel (hereinafter abbreviated as PDP) has a thin structure, has no flicker, has a large display contrast ratio, and can have a relatively large screen, and has a response speed. It has a number of features, such as being fast, self-luminous, and capable of emitting multicolor light by using a phosphor. For this reason, in recent years, it has been widely used in the field of computer-related display devices and the field of color image display.

【0003】このPDPには、その動作方式により、電
極が誘電体で被覆されて間接的に交流放電の状態で動作
させる交流放電型のものと、電極が放電空間に露出して
直流放電の状態で動作させる直流放電型のものとがあ
る。更に、前記交流放電型には、駆動方式として放電セ
ルのメモリを利用するメモリ動作型と、それを利用しな
いリフレッシュ動作型とがある。なお、PDPの輝度
は、放電回数即ちパルス電圧の繰り返し数に比例する。
上記のリフレッシュ型の場合は、表示容量が大きくなる
と輝度が低下するため、小表示容量のPDPに対して主
として使用されている。
[0003] The PDP has an AC discharge type in which electrodes are covered with a dielectric material and is indirectly operated in an AC discharge state depending on the operation method, and a PDP in which the electrodes are exposed to a discharge space and are in a DC discharge state. There is a DC discharge type operated by the above. Further, the AC discharge type includes a memory operation type using a memory of a discharge cell as a driving method and a refresh operation type not using the memory. The brightness of the PDP is proportional to the number of discharges, that is, the number of repetitions of the pulse voltage.
The refresh type described above is mainly used for a PDP having a small display capacity because the brightness decreases as the display capacity increases.

【0004】図13は、交流放電メモリ動作型のPDP
の一つの表示セルの構成を示す断面図である。図13に
示されるように、この表示セルは、ガラスよりなる前面
および背面の二つの絶縁基板19および13と、絶縁基
板13上に形成される走査電極11および維持電極14
と、絶縁基板19上に、走査電極11および維持電極1
4と直交して形成されるデータ電極18と、絶縁基板1
3および19の空間に、ヘリウム、ネオンおよびキセノ
ン等またはそれらの混合ガスからなる放電ガスが充填さ
れる放電ガス空間12と、この放電ガス空間12を確保
するとともに表示セルを区切るための隔壁9と、上記放
電ガスの放電により発生する紫外線を可視光に変換する
蛍光体16と、走査電極11および維持電極14を覆う
誘電体10と、この誘電体10を放電から保護する酸化
マグネシウム等からなる保護層15と、データ電極18
を覆う誘電体17とを備えて構成される。
FIG. 13 shows an AC discharge memory operation type PDP.
FIG. 3 is a cross-sectional view illustrating a configuration of one display cell. As shown in FIG. 13, this display cell includes two insulating substrates 19 and 13 made of glass, front and back, and a scan electrode 11 and a sustain electrode 14 formed on the insulating substrate 13.
Scan electrode 11 and sustain electrode 1 on insulating substrate 19.
4 and the data electrode 18 formed orthogonal to the insulating substrate 1
A discharge gas space 12 in which spaces 3 and 19 are filled with a discharge gas made of helium, neon, xenon, or the like, or a mixed gas thereof, and a partition wall 9 for securing the discharge gas space 12 and separating display cells. A phosphor 16 for converting ultraviolet light generated by the discharge of the discharge gas into visible light, a dielectric 10 covering the scan electrode 11 and the sustain electrode 14, and a protection made of magnesium oxide or the like for protecting the dielectric 10 from discharge. Layer 15 and data electrode 18
And a dielectric 17 that covers the surface.

【0005】次に、図13を参照して、選択された表示
セルの放電動作について説明する。走査電極11とデー
タ電極18との間に放電しきい値を超えるパルス電圧即
ちデータ・パルスを印加して放電を開始させると、上記
データ・パルスの極性に対応して、正負の電荷が両側の
誘電体10および17の表面に吸引されて電荷の堆積を
生じる。この電荷の堆積に起因する等価的な内部電圧即
ち壁電圧は、上記のデータ・パルスの電圧と逆極性とな
るために、上記の放電の成長とともにセル内部の実効電
圧が低下し、上記のデータ・パルスの電圧が一定値を保
持していても、放電を維持することができず遂には停止
する。この後に、隣接する走査電極11と維持電極14
との間に、上記壁電圧と同極性のパルス電圧である維持
パルスを印加すると、上記の壁電圧の分が実効電圧とし
て重畳されるため、上記維持パルスの電圧振幅が低くて
も、放電しきい値を超えて放電することができる。従っ
て、上記の維持パルスを走査電極11と維持電極14と
の間に印加し続けることによって、上記の放電を維持す
ることが可能となる。この機能が上述のメモリ機能であ
る。また、走査電極11または維持電極14に、上記壁
電圧を中和するような大きさおよび幅のある低電圧のパ
ルス電圧である消去パルスを印加することにより、上記
の放電を停止させることができる。
Next, the discharging operation of the selected display cell will be described with reference to FIG. When a pulse voltage exceeding the discharge threshold, that is, a data pulse, is applied between the scan electrode 11 and the data electrode 18 to start discharge, positive and negative charges on both sides correspond to the polarity of the data pulse. It is attracted to the surfaces of the dielectrics 10 and 17 causing a charge buildup. Since the equivalent internal voltage or wall voltage resulting from the accumulation of the charges has the opposite polarity to the voltage of the data pulse, the effective voltage inside the cell decreases as the discharge grows, and the data voltage increases. -Even if the voltage of the pulse maintains a constant value, the discharge cannot be maintained and finally stops. After this, the adjacent scan electrode 11 and sustain electrode 14
When a sustain pulse, which is a pulse voltage having the same polarity as the wall voltage, is applied during the period, the wall voltage is superimposed as an effective voltage. It can discharge beyond the threshold. Therefore, the above-described discharge can be maintained by continuously applying the above-described sustain pulse between the scan electrode 11 and the sustain electrode 14. This function is the above-mentioned memory function. Further, the discharge can be stopped by applying an erasing pulse, which is a low-voltage pulse voltage having a magnitude and width to neutralize the wall voltage, to the scan electrode 11 or the sustain electrode 14. .

【0006】図12は、従来の交流放電メモリ動作型P
DPの電極配置を示す図であり、ドット・マトリックス
表示用のPDP7bの電極配置に対応して、表示セル8
bが、j×k個の行および列からなるマトリクス状に配
列されている。図12に示されるように、PDP7b
は、相互に平行に配列された走査電極Scl、Sc
2、....、Scjおよび維持電極Su1、Su
2、...、Sujと、これらの走査電極および維持電
極と直交して配列されているデータ電極D1、D
2、...、Dkとを備えて構成される。ここにおい
て、図13に示される蛍光体16をRGBの3色に塗り
分けることにより、カラー表示可能なPDPを得ること
ができる。
FIG. 12 shows a conventional AC discharge memory operation type P
FIG. 4 is a diagram showing an electrode arrangement of a DP, and corresponds to an electrode arrangement of a PDP 7b for dot matrix display, and corresponds to a display cell 8;
b are arranged in a matrix of j × k rows and columns. As shown in FIG. 12, the PDP 7b
Are scanning electrodes Sc1, Sc arranged in parallel with each other.
2,. . . . , Scj and sustain electrodes Su1, Su
2,. . . , Suj, and data electrodes D1, D arranged orthogonally to these scan electrodes and sustain electrodes.
2,. . . , Dk. Here, a PDP capable of color display can be obtained by separately applying the phosphor 16 shown in FIG. 13 into three colors of RGB.

【0007】図15(a)、(b)、(c)、(d)、
(e)および(f)は、PDP7bにおける駆動電圧波
形の一例を示すタイミング図であり、維持電極Su1、
Su2、....、Sujに印加される共通の維持電極
駆動波形COMと、走査電極Sc1、Sc2、Sc3、
およびScjに、それぞれ印加される走査電極駆動波形
S1、S2、S3およびSjと、データ電極Di(1≦
i≦k)に印加されるデータ電極駆動波形DATAとを
示している。
FIGS. 15 (a), (b), (c), (d),
(E) and (f) are timing diagrams showing an example of a drive voltage waveform in the PDP 7b, and show sustain electrodes Su1,
Su2,. . . . , Suj, and the common sustain electrode drive waveform COM, and the scan electrodes Sc1, Sc2, Sc3,
And Scj, scan electrode drive waveforms S1, S2, S3 and Sj respectively applied to data electrode Di (1 ≦ 1).
(i ≦ k) is applied to the data electrode drive waveform DATA.

【0008】図14は、従来例の駆動タイミングにおけ
る一周期を示す模式図であり、駆動の一周期は、予備放
電期間(1−6)と、予備放電消去期間(2−6)と、
書き込み放電期間(3−6)と、維持放電期間(4−
6)から成っている。予備放電期間(1−6)および予
備放電消去期間(2−6)は、書き込み放電期間(3−
6)において安定した書き込み放電特性を得るために、
放電ガス空間10内に活性粒子および壁電荷を生成する
ための期間であり、PDP7bの全表示セルにおいて同
時に放電およびその消去が行われる。書き込み放電期間
(3−6)は、走査電極Sc1、Sc2、...、Sc
jに、それぞれ走査パルス3bをシーケンシャルに独立
したタイミングで印加しておき、線順次に書き込み放電
を行う期間である。第1i番目の表示セル8bに書き込
みを行うためには、データ・パルス6bを、駆動波形S
1の走査パルス3bのタイミングと一致させて印加する
ことにより、走査電極Sc1とデータ電極Diとの間に
放電を発生させる。この表示セル8bに書き込みを行わ
ない場合には、データ・パルスを印加しない。維持放電
期間(4−6)は、書き込み放電期間において書き込み
放電した表示セルを、上述したメモリ機能の下に、維持
放電させる期間であり、維持パルス4b,5bにより、
走査電極と維持電極との間で放電が反復されて点灯が持
続される。走査電極に消去パルスが印加されると、上記
放電が停止されて消灯する。
FIG. 14 is a schematic diagram showing one cycle of the drive timing of the conventional example. One cycle of the drive includes a pre-discharge period (1-6), a pre-discharge erase period (2-6),
The write discharge period (3-6) and the sustain discharge period (4-
6). The pre-discharge period (1-6) and the pre-discharge erase period (2-6) correspond to the write discharge period (3--6).
In order to obtain stable write discharge characteristics in 6),
This is a period for generating active particles and wall charges in the discharge gas space 10, and discharge and erasure are simultaneously performed in all display cells of the PDP 7b. During the write discharge period (3-6), the scan electrodes Sc1, Sc2,. . . , Sc
The scan pulse 3b is applied to each j at a timing independently and sequentially, and the writing discharge is performed line-sequentially. In order to write to the first i-th display cell 8b, the data pulse 6b is applied to the drive waveform S
The discharge is generated between the scan electrode Sc1 and the data electrode Di by applying the scan pulse 3b in synchronization with the timing of one scan pulse 3b. When writing is not performed on the display cell 8b, no data pulse is applied. The sustain discharge period (4-6) is a period in which the display cells that have undergone the address discharge during the address discharge period are sustain-discharged under the above-described memory function, and are sustained by the sustain pulses 4b and 5b.
The discharge is repeated between the scan electrode and the sustain electrode, and the lighting is continued. When the erase pulse is applied to the scan electrode, the discharge is stopped and the light is turned off.

【0009】[0009]

【発明が解決しようとする課題】従来の200〜300
本程度の走査ラインを有するパネルや、低階調表示のパ
ネルでは数μS以上の十分長い走査パルス幅をとること
ができ、安定な表示動作が得られていた。ところが、最
近平面型映像表示装置として市場要求が高まってきてい
るPDPは、走査ライン数が500本〜1000本のフ
ルカラー大表示容量のものである。このPDPを駆動す
るには、データパルス幅1〜3μS程度の高速書き込み
動作をさせる必要があるが、従来の駆動方法では放電の
種である活性粒子および壁電荷の量が不十分で、書き込
み電圧を高くする必要が生じるとともに、確実な書き込
み動作ができず良好な表示を実現できなかった。
Problems to be Solved by the Invention
In a panel having about this many scanning lines or a panel of low gradation display, a sufficiently long scanning pulse width of several μS or more can be obtained, and a stable display operation has been obtained. However, PDPs, which have been increasingly required in the market as flat-panel video display devices, have a large full-color display capacity of 500 to 1000 scanning lines. In order to drive this PDP, it is necessary to perform a high-speed write operation with a data pulse width of about 1 to 3 μS. However, in the conventional drive method, the amount of active particles and wall charges, which are seeds of discharge, is insufficient, and the write voltage is reduced. , And a reliable writing operation could not be performed, and good display could not be realized.

【0010】[0010]

【課題を解決するための手段】請求項1の発明に係るプ
ラズマディスプレイの駆動方法は、同一平面上に形成さ
れる表示セルの走査ラインに対応するM(正整数)個の
走査電極からなる走査電極群、および前記表示セルの放
電維持用として機能するM個の維持電極からなる維持電
極群と、前記走査電極群ならびに維持電極群と直交し、
所定の表示データの供給を受けて駆動される複数のデー
タ電極からなる交流放電メモリ型のプラズマディスプレ
イパネルにおいて、前記Mの数値を分割して形成される
N(2以上の整数)組の走査電極群ならびに維持電極群
からなるブロックごとに、一括された予備放電の期間と
一括された予備放電消去期間および順次に走査される書
き込み放電の期間を有し、少なくとも前記ブロックごと
の予備放電消去期間が他のブロックの予備放電消去期間
と時間的にずれており、前記ブロックごとの予備放電消
去期間とその予備放電消去期間と同じブロックの書き込
み放電の期間とが順次設けられている
According to a first aspect of the present invention, there is provided a method of driving a plasma display, comprising: a scan comprising M (positive integer) scan electrodes corresponding to scan lines of a display cell formed on the same plane. An electrode group, and a sustain electrode group consisting of M sustain electrodes functioning for sustaining the discharge of the display cell, and orthogonal to the scan electrode group and the sustain electrode group;
In an AC discharge memory type plasma display panel including a plurality of data electrodes driven by receiving predetermined display data, N (an integer of 2 or more) sets of scan electrodes formed by dividing the value of M for each block of the group and sustain electrode group has a period of the write discharge to be priming discharge erasing period and sequentially scans that are collectively and simultaneously duration of the preliminary discharge, at least every said block
Is the pre-discharge erasing period of another block
The time is shifted from the
Write the same block as the last period and its pre-discharge erase period
And a discharge period .

【0011】請求項2の発明に係るプラズマディスプレ
イの駆動方法は、請求項1記載の駆動方式において、前
記Mの数値を分割して形成されるN個の走査電極群なら
びに維持電極群における、第n(正整数:1≦n≦N)
番目のブロックの予備放電期間および予備放電消去期間
がn番目以外の走査電極群ならびに維持電極群の書き込
み放電期間と重ならないことで構成されている。
A driving method of a plasma display according to a second aspect of the present invention is the driving method according to the first aspect, wherein the N scanning electrode groups and the sustain electrode groups formed by dividing the numerical value of M are used. n (positive integer: 1 ≦ n ≦ N)
The pre-discharge period and the pre-discharge erase period of the n-th block do not overlap with the write discharge periods of the scan electrode group and the sustain electrode group other than the n-th block.

【0012】請求項3の発明に係わるプラズマディスプ
レイの駆動方法は、請求項1記載の駆動方式において、
前記Mの数値を分割して形成されるN個の走査電極群な
らびに維持電極群における、第n(正整数:1<n≦
)番目のブロックの予備放電期間および予備放電消去
期間がn番目以外の走査電極群ならびに維持電極群の書
き込み放電期間と重なることで構成されている。
According to a third aspect of the present invention, there is provided a driving method of a plasma display according to the first aspect.
The n-th (positive integer: 1 <n ≦ ) N scan electrode group and sustain electrode group formed by dividing the numerical value of M
The pre-discharge period and the pre-discharge erase period of the N ) -th block overlap with the write discharge periods of the scan electrode group and the sustain electrode group other than the n-th block.

【0013】請求項4の発明に係るプラズマディスプレ
イの駆動方法は、請求項1記載の駆動方式において、前
記Mの数値を分割して形成されるN個の走査電極群なら
びに維持電極群における、第n(正整数:1<n≦N
番目のブロックの予備放電期間がn番目以外の走査電極
群ならびに維持電極群の書き込み放電期間と重ならず、
かつ予備放電消去期間がn番目以外の走査電極群ならび
に維持電極群の書き込み放電期間と重なることで構成さ
れている。
According to a fourth aspect of the present invention, in the driving method of the first aspect, in the driving method according to the first aspect, the N scanning electrode groups and sustain electrode groups formed by dividing the numerical value of M are used. n (positive integer: 1 <n ≦ N )
The pre-discharge period of the n-th block does not overlap with the write discharge periods of the scan electrode groups other than the n-th and sustain electrode groups,
In addition, the pre-discharge erasing period overlaps with the writing discharge period of the scan electrode group and the sustain electrode group other than the n-th scan electrode group.

【0014】請求項5の発明に係るプラズマディスプレ
イの駆動方法は、同一平面上に形成される表示セルの走
査ラインに対応するM(正整数)個の走査電極からなる
走査電極群、および前記表示セルの放電維持用として機
能するM個の維持電極からなる維持電極群と、前記走査
電極群ならびに維持電極群と直交し、所定の表示データ
の供給を受けて駆動される複数のデータ電極からなる交
流放電メモリ型のプラズマディスプレイにおいて、走査
ライン毎に予備放電期間と、予備放電消去期間と、書き
込み放電期間とを設け、かつ走査ライン毎に少なくとも
前記予備放電消去期間と前記書き込み放電期間とを連続
して配置し、その連続した予備放電消去期間と書き込み
放電期間とを走査ライン毎に順次走査することで構成さ
れている。
According to a fifth aspect of the present invention, there is provided a method of driving a plasma display, comprising: a scan electrode group including M (positive integer) scan electrodes corresponding to scan lines of a display cell formed on the same plane; A sustain electrode group consisting of M sustain electrodes functioning to maintain cell discharge, and a plurality of data electrodes which are orthogonal to the scan electrode group and the sustain electrode group and are driven by receiving predetermined display data. Scanning in an AC discharge memory type plasma display
The pre-discharge period, pre-discharge erase period,
And a discharge period, and at least for each scanning line.
The preliminary discharge erase period and the write discharge period are continuous
And arrange the continuous pre-discharge erase period and write
The discharge period is sequentially scanned for each scanning line .

【0015】[0015]

【作用】交流放電メモリ型のPDPで安定した書き込み
放電を得るためには、従来例で述べたように、書き込み
放電に先だって予備放電を一度行うことが有効である。
予備放電の効果は、各電極上の壁電荷の最適化や、放電
空間内への活性粒子(荷電粒子や励起粒子等)の発生残
留である。壁電荷は比較的長い寿命を有しているが、活
性粒子の減衰は速い。本発明は、上述した手段を用いる
ことにより、従来技術の課題を解決した。すなわち、本
発明は、予備放電消去から書き込み放電までの時間を、
電極のブロック化および予備放電・予備放電消去の走査
により短くすることにより、従来の方法と異なり、予備
放電で発生した活性粒子を書き込み放電の種として積極
的、効果的に利用して、高速書き込み動作を実現したも
のである。この方法によると、予備放電あるいは予備放
電消去で発生した活性粒子がセル内に満たされた状態で
書き込み放電を発生させるため、放電の種が十分に存在
するので、書き込み放電電圧の上昇を抑えられ、安定に
高速書き込み動作が実現できた。かつ従来の駆動方法の
ように壁電荷を厳密に制御する必要がなくなった。図1
1に示す如く、予備放電消去から書き込み放電までの時
間がそれぞれ500、200、100μS程度以内の領
域では、データ・パルス幅が各々3、2,1μSの時で
もデータ・パルス電圧を高くすることなく書き込み放電
を発生させることができる。以上のように、データ・パ
ルス幅や走査パルス幅に対応させて、予備放電消去から
書き込み放電までの時間を適当に制限することにより、
書き込み動作を高速化することができ大表示容量PDP
の駆動に効果がある。
In order to obtain a stable write discharge in an AC discharge memory type PDP, it is effective to perform a preliminary discharge once prior to the write discharge as described in the conventional example.
The effects of the preliminary discharge are optimization of wall charges on each electrode and generation and activation of active particles (charged particles, excited particles, etc.) in the discharge space. The wall charge has a relatively long lifetime, but the active particles decay quickly. The present invention has solved the problems of the prior art by using the above-described means. That is, the present invention reduces the time from preliminary discharge erase to write discharge
Unlike the conventional method, the active particles generated by the preliminary discharge are actively and effectively used as seeds for the write discharge, and the high-speed writing is performed by shortening the electrode by blocking the electrode and scanning the preliminary discharge and preliminary discharge erase. The operation is realized. According to this method, a write discharge is generated in a state where the active particles generated by the preliminary discharge or the preliminary discharge erasure are filled in the cells. Therefore, there are sufficient types of discharges, so that an increase in the write discharge voltage can be suppressed. As a result, a high-speed write operation was stably realized. Further, it is no longer necessary to strictly control the wall charges as in the conventional driving method. FIG.
As shown in FIG. 1, in the region where the time from the preliminary discharge erase to the write discharge is within about 500, 200, and 100 μS, respectively, the data pulse voltage is not increased even when the data pulse width is 3, 2, 1 μS. Write discharge can be generated. As described above, by appropriately limiting the time from the preliminary discharge erase to the write discharge in accordance with the data pulse width and the scan pulse width,
Large display capacity PDP that can speed up the write operation
This is effective for driving.

【0016】[0016]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。
Next, embodiments of the present invention will be described with reference to the drawings.

【0017】図1は、本発明が適用される交流放電メモ
リ動作型PDPの電極配置を示す図である。図1におい
て、表示セル8aを、3m×k個の行および列からなる
マトリクス状に配列して形成される。ドットマトリック
ス表示用のPDP7aの電極配置が示されている。
FIG. 1 is a diagram showing an electrode arrangement of an AC discharge memory operation type PDP to which the present invention is applied. In FIG. 1, display cells 8a are formed by arranging them in a matrix of 3m × k rows and columns. The electrode arrangement of the PDP 7a for dot matrix display is shown.

【0018】また、図2は、請求項1および請求項2に
係る発明の第一の実施例の駆動タイミングにおける一周
期の内部区分を示す模式図であり、全走査ラインを、走
査ブロック1、走査ブロック2および走査ブロック3に
分割した場合の一例を示している。図2において、ま
ず、予め分割しておいた走査ラインの1ブロック分の最
初のブロック、即ち走査ブロック1の全表示セル8a
(図1参照)を同時に予備放電させる予備放電期間(1
−1a)があり、次いで走査ブロック1の全表示セル8
aを同時に予備放電消去する予備放電消去期間(2−1
a)が存在し、その後の書き込み放電期間(3−1a)
においては、ブロックの先頭の走査ラインから線順次に
書き込みパルスを印加していく。図2において、斜線に
て示される部分が各走査ラインの書き込みタイミングに
相当している。走査ブロック1における書き込みが終了
した後に、続く走査ブロック2の全表示セル8aを同時
に予備放電させる予備放電期間(1−1b)があり、以
降、他の走査ブロックについても同様の駆動走査が繰返
して行われる。このようにして、最終の走査ブロック3
における書き込み期間が終了した後に、全ての走査ブロ
ックを同時に維持放電させる維持放電期間(4−1)が
存在する。このように、一連の駆動シーケンスを繰返し
て行うことにより、所望の表示画像が得られる。
FIG. 2 is a cross-sectional view of the first and second embodiments.
Is a schematic diagram showing the internal section of one period in the driving timings of the first embodiment of the invention according, the total scan lines, shows an example of a case of dividing the scanning block 1, the scanning block 2 and the scanning block 3 . In FIG. 2, first, the first block of one block of the scanning line previously divided, that is, all the display cells 8a of the scanning block 1
(Refer to FIG. 1).
-1a), then all display cells 8 of scan block 1
a at the same time as the preliminary discharge erasing period (2-1).
a) exists, and the subsequent write discharge period (3-1a)
In, a write pulse is applied line-sequentially from the first scanning line of the block. In FIG. 2, the shaded portion corresponds to the write timing of each scanning line. After the writing in the scanning block 1 is completed, there is a pre-discharge period (1-1b) in which all the display cells 8a of the subsequent scanning block 2 are pre-discharged at the same time. Thereafter, the same drive scanning is repeated for other scanning blocks. Done. Thus, the final scan block 3
After the end of the writing period, there is a sustain discharge period (4-1) in which all scan blocks are simultaneously sustained. Thus, a desired display image can be obtained by repeatedly performing a series of drive sequences.

【0019】図3(a)、(b)、(c)、(d)、
(e)、(f)、(g)、(h)、(i)、および
(j)は、上述した第1の実施例における駆動電圧波形
の一例を示すタイミング図である。図3(a)、(b)
および(c)は、図1に示されるPDP7aにおける走
査ブロック1の維持電極Su11〜Su1m、走査ブロ
ック2の維持電極Su21〜Su2m、および走査ブロ
ック3の維持電極Su31〜Su3mに対して、それぞ
れ印加されるブロックごとに共通する維持電極駆動波形
COM1、COM2およびCOM3を示しており、図3
(d)、(e)、(f)、(g)、(h)および(i)
は、図1に示される走査ブロック1の走査電極Sc11
およびSc12、走査ブロック2の走査電極Sc21お
よびSc22、走査ブロック3の走査電極Sc31およ
びSc32に対して、それぞれ印加される走査電極駆動
波形S11、S12、S21、S22、S31およびS
32を示し、図3(j)は、図1におけるデータ電極D
i(1≦i≦k)に印加されるデータ電極駆動波形DA
TAを示している。なお、データ電極駆動波形DATA
における斜線は、データの有無によってデータ・パルス
6aがオンまたはオフ状態に選択されることを示してい
る。
FIGS. 3 (a), (b), (c), (d),
(E), (f), (g), (h), (i), and (j) are timing charts showing an example of the drive voltage waveform in the first embodiment described above. FIG. 3 (a), (b)
And (c) are applied to sustain electrodes Su11 to Su1m of scan block 1, sustain electrodes Su21 to Su2m of scan block 2, and sustain electrodes Su31 to Su3m of scan block 3 in PDP 7a shown in FIG. FIG. 3 shows sustain electrode drive waveforms COM1, COM2, and COM3 common to each block.
(D), (e), (f), (g), (h) and (i)
Is the scan electrode Sc11 of the scan block 1 shown in FIG.
And Sc12, scan electrode drive waveforms S11, S12, S21, S22, S31, and S applied to scan electrodes Sc21 and Sc22 of scan block 2 and scan electrodes Sc31 and Sc32 of scan block 3, respectively.
3 (j) shows the data electrode D in FIG.
Data electrode drive waveform DA applied to i (1 ≦ i ≦ k)
TA is shown. Note that the data electrode drive waveform DATA
Indicates that the data pulse 6a is selected to be on or off depending on the presence or absence of data.

【0020】走査ブロック1の予備放電期間(1−1
a)においては、ブロック内全ての走査電極に予備放電
パルス1aを印加する。更に、引続く予備放電消去期間
(2−1a)においては、同様に、ブロック内全ての維
持電極に予備放電消去パルス2aを印加する。その後の
走査ブロック1の書き込み放電期間(3−1a)におい
て、走査電極Sc11,Sc12,...、Sc1mの
順に走査パルス3aを印加する。第(1−1i)番目の
表示セル8aに書き込む際には、データ・パルス6aを
走査パルス3aのタイミングと一致させて印加すること
により、走査電極Sc11とデータ電極D1との間に放
電を発生させる。この第(1−1i)番目の表示セル8
aに書き込みを行わない場合には、データパルス6aを
印加することがない。走査電極Sc1mの走査、即ち書
き込み放電が終了した後には、走査ブロック2の予備放
電、予備放電消去および走査、そして走査ブロック3の
予備放電、予備放電消去および走査が順次行われる。
The preliminary discharge period (1-1) of the scan block 1
In a), a preliminary discharge pulse 1a is applied to all the scanning electrodes in the block. Further, in the subsequent predischarge erasing period (2-1a), the predischarge erasing pulse 2a is similarly applied to all sustain electrodes in the block. In the subsequent write discharge period (3-1a) of the scan block 1, the scan electrodes Sc11, Sc12,. . . , Sc1m in this order. When writing to the (1-1i) th display cell 8a, a discharge is generated between the scan electrode Sc11 and the data electrode D1 by applying the data pulse 6a in synchronization with the timing of the scan pulse 3a. Let it. The (1-1i) th display cell 8
When writing to a is not performed, the data pulse 6a is not applied. After the scan of the scan electrode Sc1m, that is, the end of the write discharge, the preliminary discharge, the preliminary discharge erase and the scan of the scan block 2, and the preliminary discharge, the preliminary discharge erase and the scan of the scan block 3 are sequentially performed.

【0021】以上のシーケンスにより、全ての走査ブロ
ックの予備放電、予備放電消去および走査の終了後に、
図1に示される走査電極Sc11〜Sc1m、Sc21
〜Sc2m、およびSc31〜Sc3mには維持パルス
4aを、走査電極Sc11〜Sc1m、Sc21〜Sc
2m、およびSc31〜Sc3mには維持パルス5a
を、それぞれ交互に印加する維持パルス期間(4−1)
を形成する。この維持パルス期間(4−1)は、必要な
発光輝度に合わせた維持パルス数を印加した後に終了す
る。
According to the above sequence, after the pre-discharge, pre-discharge erasure and scanning of all scan blocks are completed,
The scanning electrodes Sc11 to Sc1m, Sc21 shown in FIG.
To Sc2m and Sc31 to Sc3m, the sustain pulse 4a is applied to the scan electrodes Sc11 to Sc1m and Sc21 to Sc.
2m, and sustain pulses 5a for Sc31 to Sc3m.
Are applied alternately to the sustain pulse period (4-1).
To form The sustain pulse period (4-1) ends after the number of sustain pulses corresponding to the required light emission luminance is applied.

【0022】次に、図4は、請求項1および請求項3に
係る発明の第2の実施例の駆動タイミングにおける一周
期の内部区分を示す模式図であり、全走査ラインを、第
1の実施例の場合と同様に、走査ブロック1、走査ブロ
ック2および走査ブロック3に3分割した場合の一例を
示している。図4において、まず、最初のブロック、即
ち走査ブロック1の全表示セル8aを同時に予備放電さ
せる予備放電期間(1−3a)があり、次いで走査ブロ
ック1の全表示セル8aを同時に予備放電消去する予備
放電消去期間(2−3a)と書き込み放電期間(3−3
a)が存在する。走査ブロック1の書き込み放電期間中
に、走査ブロック2の予備放電期間(1−3b)と予備
放電消去期間(2−3b)が順番に開始され、走査ブロ
ック1の書き込み放電と走査ブロック2の予備放電消去
とは同時に終了する。この時、走査ブロック2の書き込
み放電は、走査ブロック1の書き込み放電に連続して開
始される。以降、同様の駆動動作を走査ブロック3に至
るまで繰返して行う。そして、最終の走査ブロック3の
書き込み放電期間(3−3c)の終了後に、走査ブロッ
ク1、走査ブロック2および走査ブロック3を含む全て
の走査ブロックを同時に維持放電させる維持放電期間
(4−3)があり、これらの一連の駆動シーケンスを繰
返して行うことにより、所望の表示画像が得られる。
Next, FIG. 4 shows claims 1 and 3.
Is a schematic diagram showing the internal section of one period in the driving timing of the second embodiment of the invention according, the total scan lines, as in the first embodiment, the scanning block 1, the scanning block 2 and the scanning block An example in the case of dividing into three into three is shown. In FIG. 4, first, there is a preliminary discharge period (1-3a) in which the first block, that is, all the display cells 8a of the scanning block 1 are simultaneously pre-discharged, and then all the display cells 8a of the scanning block 1 are simultaneously pre-discharged and erased. The pre-discharge erase period (2-3a) and the write discharge period (3-3
a) exists. During the write discharge period of the scan block 1, the preliminary discharge period (1-3b) and the preliminary discharge erase period (2-3b) of the scan block 2 are started in order, and the write discharge of the scan block 1 and the preliminary discharge period of the scan block 2 are started. The discharge erasure ends at the same time. At this time, the write discharge of the scan block 2 is started immediately after the write discharge of the scan block 1. Thereafter, the same driving operation is repeatedly performed until the scan block 3 is reached. Then, after the end of the write discharge period (3-3c) of the last scan block 3, a sustain discharge period (4-3) in which all the scan blocks including the scan block 1, the scan block 2, and the scan block 3 are simultaneously sustained. A desired display image can be obtained by repeating these series of drive sequences.

【0023】本実施例の具体的な駆動波形の例は、前述
した第1の実施例における各駆動パルスを基本とした組
み合わせにより構成することが可能であり、説明が冗長
となるため省略する。以下、本説明の第3および第4の
実施例についても同様である。
A specific example of the drive waveform of this embodiment can be constituted by a combination based on each drive pulse in the first embodiment described above, and the description will be omitted because it will be redundant. Hereinafter, the same applies to the third and fourth embodiments of the present description.

【0024】図5は、請求項1および請求項2に係る
明の第3の実施例の駆動タイミングにおける一周期の内
部区分を示す模式図であり、全走査ラインを、第1およ
び第2の実施例の場合と同様に、走査ブロック1、走査
ブロック2および走査ブロック3に3分割した場合の一
例を示している。図5において、まず、全走査ブロック
1の全表示セル8aを同時に予備放電させる予備放電期
間(1−4a)があり、次いで走査ブロック1のみの全
表示セル8aを同時に予備放電消去する予備放電消去期
間(2−4a)とその書き込み放電期間(3−4a)が
存在する。走査ブロック1の書き込みが終了した後に、
続く走査ブロック2のみの全表示セル8aを同時に予備
放電消去する予備放電消去期間(2−4b)とその書き
込み放電期間(3−4b)があり、以降、走査ブロック
2においては同様の駆動動作が行われる。そして、最終
の走査ブロック3における書き込み放電期間(3−4
c)の終了後に、走査ブロック1、走査ブロック2およ
び走査ブロック3を含む全ての走査ブロックを同時に維
持放電させる維持放電期間(4−4)があり、これらの
一連の駆動シーケンスを繰返して行うことにより、所望
の表示画像が得られる。
FIG. 5 is a schematic diagram showing an internal section of one cycle in the drive timing of the third embodiment of the present invention according to the first and second aspects. As in the case of the first and second embodiments, an example is shown in which the scanning block 1, the scanning block 2 and the scanning block 3 are divided into three. In FIG. 5, first, there is a preliminary discharge period (1-4a) in which all display cells 8a of all scan blocks 1 are simultaneously preliminary discharged, and then preliminary discharge erasure is performed in which all display cells 8a of only scan block 1 are simultaneously preliminary discharged. There is a period (2-4a) and its write discharge period (3-4a). After the writing of the scanning block 1 is completed,
There is a pre-discharge erasing period (2-4b) for simultaneously pre-erasing and erasing all display cells 8a of only the scanning block 2 and a writing discharge period (3-4b). Thereafter, in the scanning block 2, the same driving operation is performed. Done. Then, the write discharge period (3-4) in the final scan block 3
After the end of c), there is a sustain discharge period (4-4) in which all the scan blocks including the scan block 1, the scan block 2, and the scan block 3 are simultaneously sustained, and a series of these drive sequences is repeatedly performed. As a result, a desired display image is obtained.

【0025】次に、図6は、請求項1および請求項4に
係る発明の第4の実施例の駆動タイミングにおける一周
期の内部区分を示す模式図であり、全走査ラインを、前
記実施例の場合と同様に、走査ブロック1、走査ブロッ
ク2および走査ブロック3に3分割した場合の一例を示
している。図6において、まず、全走査ブロックの全表
示セル8aを同時に予備放電させる予備放電期間(1−
5a)があり、次いで走査ブロック1のみの全表示セル
8aを同時に予備放電消去する予備放電消去期間(2−
5a)とその書き込み放電期間(3−5a)が存在す
る。走査ブロック1の書き込み放電期間(3−5a)中
に、走査ブロック2の予備放電消去期間(2−5b)が
開始され、走査ブロック1の書き込み放電と走査ブロッ
ク2の予備放電消去は同時に終了する。この時、走査ブ
ロック2の書き込み放電は、走査ブロック1の書き込み
放電に連続して開始される。以降、同様の駆動動作を、
走査ブロック3に至るまで繰返して行う。最終の走査ブ
ロック3の書き込み放電期間(3−5c)の終了後に、
走査ブロック1、走査ブロック2および走査ブロック3
を含む全ての走査ブロックを同時に維持放電させる維持
放電期間(4−5)があり、これらの一連の駆動シーケ
ンスを繰返して行うことにより、所望の表示画像が得ら
れる。
Next, FIG. 6 shows claims 1 and 4.
Is a schematic diagram illustrating a one cycle internal section of the driving timing of the fourth embodiment of the invention according, the total scan lines, as in the case of the embodiment, the scanning block 1, the scanning block 2 and the scanning block 3 An example in the case of three divisions is shown. In FIG. 6, first, a preliminary discharge period (1-1-) in which all display cells 8a of all scan blocks are simultaneously preliminary-discharged.
5a), and then the preliminary discharge erasing period (2--) in which all display cells 8a of only the scanning block 1 are simultaneously preliminary-discharge-erased.
5a) and its write discharge period (3-5a). During the writing discharge period (3-5a) of the scanning block 1, the preliminary discharge erasing period (2-5b) of the scanning block 2 is started, and the writing discharge of the scanning block 1 and the preliminary discharge erasing of the scanning block 2 end at the same time. . At this time, the write discharge of the scan block 2 is started immediately after the write discharge of the scan block 1. Hereinafter, the same driving operation is performed.
This operation is repeatedly performed until the scanning block 3 is reached. After the end of the write discharge period (3-5c) of the last scan block 3,
Scan block 1, scan block 2, and scan block 3
There is a sustain discharge period (4-5) in which all the scan blocks including are simultaneously discharged, and a desired display image can be obtained by repeating a series of these drive sequences.

【0026】以上説明した実施例において、実施例第
1、第3の方法は、予備放電と予備放電消去のために専
用の時間を要するため、書き込み期間や維持放電期間が
短くなってしまうが、ブロック間の干渉による問題がな
い。一方、第2、第4の方法は、ブロック間の干渉のた
めに、動作マージンの減少や調整の微妙さはあるが、有
効に時間を利用でき、輝度の増加や表示容量の増大に有
効である。
In the above-described embodiment, the first and third methods require a special time for the preliminary discharge and the preliminary discharge erasure, so that the writing period and the sustain discharge period are shortened. There is no problem due to interference between blocks. On the other hand, in the second and fourth methods, although there is a decrease in operation margin and subtle adjustments due to interference between blocks, time can be used effectively, and it is effective in increasing luminance and increasing display capacity. is there.

【0027】以上、ブロック化して駆動する方法につい
て簡略に述べた。このような方法を実際の大表示容量P
DPに適用する場合は、ブロック数を多くすることによ
り、各々のブロックの予備放電や予備放電消去放電から
各々のブロック内の書き込み放電までの時間を短くする
ことができる。このため確実な書き込みを行うことがで
き、かつ書き込み放電のパルス幅を短くすることができ
る。しかしながら、ブロック数を多くすることにより駆
動回路とその制御回路が複雑になる。また、実施例1の
ように予備放電期間と予備放電消去期間がともに独立し
ている場合は、ブロック数を過剰にすると、かえって書
き込み放電に利用できる期間が短くなるという問題も生
じる。従って、これらの点を勘案して、製品設計に応じ
てブロック数や走査パルス幅を選択すればよい。例え
ば、480本の走査ラインを有し、8サブフィールドか
らなる256階調PDPは、4ブロックに分割し、約
2.5μSの走査パルスを用いて良好な表示が得られ
た。この場合、予備放電消去の放電からブロック内の最
後の書き込み走査までの期間は300μSである。ま
た、256階調表示1000本の走査ラインのPDPの
駆動においても、例えば、10ブロックに分割し約1.
0μS幅の走査パルスを利用することにより駆動するこ
とができる。この場合、予備放電消去の放電からブロッ
ク内の書き込み走査は全て100μS以内に終了してい
る。
The method of driving in blocks has been briefly described above. Such a method is applied to the actual large display capacity P.
When the present invention is applied to the DP, by increasing the number of blocks, the time from the preliminary discharge or the preliminary discharge erase discharge of each block to the write discharge in each block can be shortened. Therefore, reliable writing can be performed, and the pulse width of the writing discharge can be shortened. However, the drive circuit and its control circuit become complicated by increasing the number of blocks. Further, when the preliminary discharge period and the preliminary discharge erase period are independent from each other as in the first embodiment, there is a problem that if the number of blocks is excessive, the period that can be used for the write discharge is shortened. Therefore, in consideration of these points, the number of blocks and the scanning pulse width may be selected according to the product design. For example, a 256-gradation PDP having 480 scanning lines and 8 subfields was divided into 4 blocks, and good display was obtained using a scanning pulse of about 2.5 μS. In this case, the period from the discharge of the pre-discharge erase to the last writing scan in the block is 300 μS. Also, in driving a PDP with 1000 scanning lines for 256 gradation display, for example, the PDP is divided into 10 blocks and approximately 1.
It can be driven by using a scanning pulse having a width of 0 μS. In this case, all the writing scans within the block from the discharge of the pre-discharge erase are completed within 100 μS.

【0028】次に、請求項5に係る発明の第5の実施例
として、図12に示すパネルを用い、予備放電を走査す
る場合の、駆動タイミングにおける一周期の内部区分を
示す模式図を図7に示す。
Next, as a fifth embodiment of the invention according to claim 5, Figure is a schematic view showing use of a panel shown in FIG. 12, in the case of scanning the pre-discharge, the internal section of one period in the driving timing FIG.

【0029】図7において、各走査ラインに対して、ま
ず、各走査ライン上の全ての表示セル8b(図12参
照)を同時に予備放電させる、走査される予備放電期間
(1−7)があり、次いで各走査ライン上の全表示セル
8bを同時に予備放電消去する、走査される予備放電消
去期間(2−7)が存在し、その後の書き込み放電期間
(3−7)に、走査パルスを印加していく。一走査ライ
ンで、上記予備放電期間、予備放電消去期間、書き込み
放電期間を連続して配置し、次の走査ラインで同様のサ
イクルを時間をずらして繰り返し、PDPパネル7bの
先頭の走査ラインから線順次に予備放電、予備放電消
去、書き込み放電を走査していく。最後の走査ラインの
走査パルスが終了した後、走査パルスとデータ・パルス
によって選択された画素では、その後の維持放電期間
(4−7)において、表示放電が維持される。
In FIG. 7, for each scanning line, there is a preliminary discharge period (1-7) in which all display cells 8b (see FIG. 12) on each scanning line are simultaneously pre-discharged. Then, there is a pre-discharge erasing period (2-7) in which all display cells 8b on each scan line are pre-discharge-erased at the same time, followed by a writing discharge period.
A scanning pulse is applied to (3-7). One scan line
The preliminary discharge period, preliminary discharge erase period,
Discharge periods are arranged consecutively, and the same scan is performed in the next scan line.
The cycle is repeated at different times, and the PDP panel 7b
Pre-discharge, pre-discharge erasing line-sequentially from the first scan line
Finally, the writing discharge is scanned. After the scan pulse of the last scan line is completed, the display discharge is maintained in the pixels selected by the scan pulse and the data pulse during the subsequent sustain discharge period (4-7).

【0030】なお、図7において、平行四辺形にて示さ
れる部分がそれぞれ、各走査ラインの予備放電タインイ
ング、予備放電消去タイミングおよび書き込み放電タイ
ミングを示している。このようにして、所望の表示画像
が得られる。
In FIG. 7, the portions indicated by the parallelograms indicate the preliminary discharge timing, the preliminary discharge erase timing, and the write discharge timing of each scanning line, respectively. Thus, a desired display image is obtained.

【0031】図8(a)、(b)、(c)、(d)およ
び(e)は、上述した第5の実施例における駆動電圧波
形の一例を示すタイミング図である。図8(a)および
(c)は、図12に示されるPDP7における維持電極
Su1、Su2に対して、それぞれ印加される維持電極
駆動波形SuC1およびSuC2を示しており、図8
(b)および(d)は、図12に示される。走査電極S
c1およびSc2に対して、それぞれ印加される維持電
極駆動波形SuC1およびSuC2を示しており、図8
(b)および(d)は、図12に示される、走査電極S
c1およびSc2に対して、それぞれ印加される走査電
極駆動波形ScC1およびScC2を示し、図8(e)
は、図12におけるデータ電極Di(1≦i≦k)に印
加されるデータ電極駆動波形DATAを示している。な
お、データ電極駆動波形DATAにおける斜線は、デー
タの有無によってデータ・パルス6dがオンまたはオフ
状態に選択されることを示している。
FIGS. 8 (a), (b), (c), (d) and (e) are timing charts showing an example of the drive voltage waveform in the fifth embodiment described above. 8A and 8C show sustain electrode driving waveforms SuC1 and SuC2 applied to sustain electrodes Su1 and Su2 in PDP 7 shown in FIG. 12, respectively.
(B) and (d) are shown in FIG. Scan electrode S
8 shows sustain electrode driving waveforms SuC1 and SuC2 applied to c1 and Sc2, respectively.
(B) and (d) show the scanning electrode S shown in FIG.
FIG. 8E shows scan electrode driving waveforms ScC1 and ScC2 applied to c1 and Sc2, respectively.
Indicates a data electrode driving waveform DATA applied to the data electrode Di (1 ≦ i ≦ k) in FIG. The diagonal lines in the data electrode driving waveform DATA indicate that the data pulse 6d is selected to be on or off depending on the presence or absence of data.

【0032】図8において、たとえば第1の走査ライン
に着目すると、最初に、第1の走査ライン上の全ての表
示セル8b(図12参照)を同時に予備放電させる、予
備放電パルス1cが維持電極Su1に印加される。次い
で第1の走査ライン上の全表示セル8bを同時に予備放
電消去する、予備放電消去パルス2cが走査電極Sc1
に印加され、引き続いて、走査パルス3cがやはり走査
電極Sc1に印加される。表示セル8aにデータを書き
込む際には、データ・パルス6cを走査パルス3cのタ
イミングと一致させて印加する。このような一連の動作
が最後の走査ラインまで済んだ後、維持パルス4cが維
持電極Su1に、維持パルス5cが走査電極Sc1に交
互に印加される。
Referring to FIG. 8, for example, focusing on the first scan line, first, a pre-discharge pulse 1c for simultaneously pre-discharging all display cells 8b (see FIG. 12) on the first scan line is generated by a sustain electrode. Su1 is applied. Next, the preliminary discharge erasing pulse 2c for simultaneously erasing the preliminary discharge for all the display cells 8b on the first scan line is applied to the scan electrode Sc1.
Then, the scanning pulse 3c is also applied to the scanning electrode Sc1. When writing data to the display cell 8a, the data pulse 6c is applied in synchronization with the timing of the scanning pulse 3c. After such a series of operations is completed up to the last scan line, the sustain pulse 4c is alternately applied to the sustain electrode Su1, and the sustain pulse 5c is alternately applied to the scan electrode Sc1.

【0033】次に、請求項5に係る発明の第6の実施例
として、図12に示すパネルを用い、予備放電を走査す
るとともに、維持放電を走査と混合して印加する場合
の、駆動タイミングにおける一周期の内部区分を示す模
式図を図9に示す。
Next, as a sixth embodiment of the invention according to claim 5, using the panel shown in FIG. 12, with scanning the preliminary discharge, the case of applying by mixing the scan sustain discharge, the drive timing FIG. 9 is a schematic diagram showing the internal division of one cycle in FIG.

【0034】図9において、各走査ラインに対して、ま
ず、各走査ライン上の全ての表示セル8b(図12参
照)を同時に予備放電させる、走査される予備放電期間
(1−8)があり、次いで各走査ライン上の全表示セル
8bを同時に予備放電消去する、走査される予備放電消
去期間(2−8)が存在し、その後の書き込み放電期間
(3−7)に、走査パルスを印加していく。走査パルス
とデータ・パルスによって選択された画素では、その後
の維持放電期間(4−8)において、表示放電が維持さ
れ、最後に維持放電消去期間(20−8)において維持
放電が消去される。一走査ラインで、上記予備放電期
間、予備放電消去期間、書き込み放電期間、維持放電期
間、維持放電消去期間を連続して配置し、次の走査ライ
ンで同様のサイクルを時間をずらして繰り返し、PDP
パネル7bの先頭の走査ラインから線順次に予備放電、
予備放電消去、書き込み放電、維持放電、維持放電消去
を走査していく。
In FIG. 9, for each scanning line, first, there is a pre-discharge period (1-8) in which all display cells 8b (see FIG. 12) on each scanning line are pre-discharged simultaneously. Then, there is a pre-discharge erasing period (2-8) in which all display cells 8b on each scanning line are pre-discharged and erased at the same time.
A scanning pulse is applied to (3-7). In the pixel selected by the scan pulse and the data pulse, the display discharge is maintained in the subsequent sustain discharge period (4-8), and the sustain discharge is finally erased in the sustain discharge erase period (20-8). In one scan line, the pre-discharge period
Period, pre-discharge erase period, write discharge period, sustain discharge period
And the sustain discharge erasing period is continuously arranged during the next scanning line.
The same cycle is repeated at different times with
Preliminary discharge in a line-sequential manner from the first scanning line of the panel 7b,
Pre-discharge erase, write discharge, sustain discharge, sustain discharge erase
Is scanned.

【0035】なお、図9において、平行四辺形にて示さ
れる部分がそれぞれ、各走査ラインの予備放電タイミン
グ、予備放電消去タイミング、書き込み放電タイミン
グ、維持放電タイミング、および維持放電消去タイミン
グを示している。このように、一連の駆動シーケンスの
まとまりであるサブフィールド期間(21−8)によ
り、所望の表示画像が得られる。
In FIG. 9, the portions indicated by parallelograms indicate the pre-discharge timing, pre-discharge erase timing, write discharge timing, sustain discharge timing, and sustain discharge erase timing of each scanning line, respectively. . As described above, a desired display image is obtained by the subfield period (21-8) which is a unit of a series of drive sequences.

【0036】図10(a)、(b)、(c)、(d)お
よび(e)は、上述第6の実施例における駆動電圧波形
の一例を示すタイミング図である。図10(a)および
(c)は、図12に示されるPDP7bにおける維持電
極Su1、Su2に対して、それぞれ印加される維持電
極駆動波形SuD1およびSuD2を示しており、図1
0(b)および(d)は、図12に示される、走査電極
Sc1およびSc2に対して、それぞれ印加される走査
電極駆動波形ScD1およびScD2を示し、図10
(e)は、図12におけるデータ電極Di(1≦i≦
k)に印加されるデータ電極駆動波形DATAを示して
いる。なお、データ電極駆動波形DATAにおける斜線
は、データの有無によってデータ・パルス6dがオンま
たはオフ状態に選択されることを示している。
FIGS. 10 (a), (b), (c), (d) and (e) are timing charts showing an example of the drive voltage waveform in the sixth embodiment. FIGS. 10A and 10C show sustain electrode driving waveforms SuD1 and SuD2 respectively applied to sustain electrodes Su1 and Su2 in PDP 7b shown in FIG.
0 (b) and (d) show scan electrode drive waveforms ScD1 and ScD2 respectively applied to scan electrodes Sc1 and Sc2 shown in FIG.
(E) shows the data electrode Di (1 ≦ i ≦) in FIG.
9 shows a data electrode drive waveform DATA applied to k). The diagonal lines in the data electrode driving waveform DATA indicate that the data pulse 6d is selected to be on or off depending on the presence or absence of data.

【0037】図10において、例えば第1の走査ライン
に着目すると、最初に、第1の走査ライン上の全ての表
示セル8b(図12参照)を同時に予備放電させる、予
備放電パルス1dが維持電極Su1に印加される。次い
で第1の走査ライン上の全表示セル8bを同時に予備放
電消去する、予備放電消去パルス2dが走査電極Sc1
に印加され、引き模式図、走査パルス3dがやはり走査
電極Sc1に印加される。表示セル8aにデータを書き
込む際には、データ・パルス6dを走査パルス3dのタ
イミングと一致させて印加する。その後、維持パルス4
dが維持電極Su1に、維持パルス5dが走査電極Sc
1に交互に印加され、最後に維持消去パルス20dが走
査電極Sc1に印加される。これらの一連の動作が、線
順次に、最後の走査ラインまで行われて、ひとつの表示
のためのサブフィールド期間(21−8)が完了する。
以上述べた第5、第6の実施例においては、予備放電期
間、予備放電消去期間、書き込み放電期間を組にして走
査したが、予備放電期間を一括にし、予備放電消去期間
と書き込み放電期間を走査しても同様の効果を得ること
ができるが前述の実施例に比較し若干高速動作性で劣る
ものの、他のラインとの干渉が少ないので動作の安定性
の点では有利である。
In FIG. 10, focusing on the first scanning line, for example, first, all the display cells 8b (see FIG. 12) on the first scanning line are pre-discharged at the same time. Su1 is applied. Next, a preliminary discharge erasing pulse 2d for simultaneously erasing preliminary discharge of all display cells 8b on the first scan line is applied to the scan electrode Sc1.
And a scanning pulse 3d is also applied to the scanning electrode Sc1. When writing data to the display cell 8a, the data pulse 6d is applied in synchronization with the timing of the scanning pulse 3d. After that, sustain pulse 4
d is for the sustain electrode Su1, and the sustain pulse 5d is for the scan electrode Sc.
1, and the sustain erasing pulse 20d is finally applied to the scan electrode Sc1. These series of operations are performed line-sequentially until the last scanning line, and the subfield period (21-8) for one display is completed.
In the fifth and sixth embodiments described above, the scanning is performed by grouping the preliminary discharge period, the preliminary discharge erasing period, and the writing discharge period. Although the same effect can be obtained by scanning, the operation is slightly inferior in high-speed operation as compared with the above-described embodiment, but is advantageous in terms of operation stability because there is little interference with other lines.

【0038】以上に示した予備放電、予備放電消去およ
び書き込み放電が組になって走査される駆動方法では、
予備放電や予備放電消去の放電から書き込みパルスまで
の期間は、走査線本数によらず全ラインに渡って非常に
短くすることができる。例えば、この期間を容易に20
μS以下にすることができ、書き込みパルス幅を0.8
〜2μS程度に狭めても良好な動作が実現される。
In the above-described driving method in which the preliminary discharge, the preliminary discharge erase, and the write discharge are scanned in a set,
The period from the discharge of the pre-discharge or the pre-discharge erase to the write pulse can be made very short over all the lines regardless of the number of scanning lines. For example, this period could easily be 20
μS or less, and the write pulse width is 0.8
Good operation is realized even if the width is reduced to about 2 μS.

【0039】以上実施例を述べてきたが、大表示容量P
DPにおいて、各走査ブロックにおける予備放電消去の
放電から書き込みパルスまでの時間は、より安定した書
き込み特性を得るためには、800μS以下とすること
が望ましかった。これ以上長い時間の場合は、本特許の
方法を用いる利点があまりなかった。一方、更に高速
化、低電圧書き込み化の点では300μS以下にするこ
とが望ましい。
Although the embodiment has been described above, the large display capacity P
In the DP, the time from the discharge of the preliminary discharge erasure to the write pulse in each scan block was desirably 800 μS or less in order to obtain more stable write characteristics. For longer times, there was not much advantage in using the method of this patent. On the other hand, from the viewpoint of further increasing the speed and writing at a low voltage, it is desirable to set it to 300 μS or less.

【0040】また、本発明の実施例では、走査電極をブ
ロック分割する場合、各走査ブロックの走査電極数を等
しい場合を示したが、これに限らず、各走査ブロックの
走査電極数は異なっていてもよいことはいうまでもな
い。
Further, in the embodiment of the present invention, when the scanning electrodes are divided into blocks, the number of scanning electrodes in each scanning block is equal. However, the present invention is not limited to this, and the number of scanning electrodes in each scanning block is different. It goes without saying that this may be done.

【0041】[0041]

【発明の効果】以上説明したように、本発明は、予備放
電期間および予備放電消去期間で生じる活性粒子を積極
的に利用することにより、高速書き込み動作を実現する
ことができた。この結果、走査ライン1000本程度の
大容量のフルカラーPDPを良好な表示で駆動できた。
このPDPの応用例として、高精細なフルカラーの壁掛
けTVのような映像表示装置が実現できる。
As described above, according to the present invention, a high-speed write operation can be realized by positively utilizing active particles generated in the pre-discharge period and the pre-discharge erase period. As a result, a large-capacity full-color PDP having about 1000 scanning lines could be driven with good display.
As an application example of this PDP, a video display device such as a high-definition full-color wall-mounted TV can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の適用される交流放電メモリ動作型PD
Pの電極配置を示す平面図である。
FIG. 1 shows an AC discharge memory operation type PD to which the present invention is applied.
It is a top view which shows the electrode arrangement of P.

【図2】本発明の第1の実施例の駆動タイミング周期の
区分を示す模式図である。
FIG. 2 is a schematic diagram showing a division of a drive timing cycle according to the first embodiment of the present invention.

【図3】第1の実施例における駆動電圧波形の一例を示
すタイミング図である。
FIG. 3 is a timing chart showing an example of a drive voltage waveform in the first embodiment.

【図4】本発明の第2の実施例の駆動タイミング周期の
区分を示す模式図である。
FIG. 4 is a schematic diagram showing a division of a drive timing cycle according to a second embodiment of the present invention.

【図5】本発明の第3の実施例の駆動タイミング周期の
区分を示す模式図である。
FIG. 5 is a schematic diagram showing a division of a drive timing cycle according to a third embodiment of the present invention.

【図6】本発明の第4の実施例の駆動タイミング周期の
区分を示す模式図である。
FIG. 6 is a schematic diagram showing a division of a drive timing cycle according to a fourth embodiment of the present invention.

【図7】本発明の第5の実施例の駆動タイミング周期の
区分を示す模式図である。
FIG. 7 is a schematic diagram showing a division of a drive timing cycle according to a fifth embodiment of the present invention.

【図8】第5の実施例における駆動電圧波形の一例を示
すタイミング図である。
FIG. 8 is a timing chart showing an example of a drive voltage waveform in the fifth embodiment.

【図9】本発明の第6の実施例の駆動タイミング周期の
区分を示す模式図である。
FIG. 9 is a schematic diagram showing a division of a drive timing cycle according to a sixth embodiment of the present invention.

【図10】第6の実施例における駆動電圧波形の一例を
示すタイミング図である。
FIG. 10 is a timing chart showing an example of a drive voltage waveform in the sixth embodiment.

【図11】本発明の作用を説明するための図である。FIG. 11 is a diagram for explaining the operation of the present invention.

【図12】従来例の交流放電メモリ動作型PDPの電極
配置を示す平面図である。
FIG. 12 is a plan view showing a conventional electrode arrangement of an AC discharge memory operation type PDP.

【図13】交流放電メモリ動作型PDPの一つ表示セル
の構成を示す断面図である。
FIG. 13 is a cross-sectional view showing a configuration of one display cell of an AC discharge memory operation type PDP.

【図14】従来例の駆動タイミング周期の区分を示す模
式図である。
FIG. 14 is a schematic diagram showing a division of a drive timing cycle in a conventional example.

【図15】従来例における駆動電圧波形の一例を示すタ
イミング図である。
FIG. 15 is a timing chart showing an example of a drive voltage waveform in a conventional example.

【符号の説明】[Explanation of symbols]

1−1a〜1−1c,1−3a〜1−3c,1−4a〜
1−4c,1−5a〜1−5c,1−6,1−7,1−
8 予備放電期間 1a〜1d 予備放電パルス 2−1a〜2−1c,2−3a〜2−3c,2−4a〜
2−4c,2−5a〜2−5c,2−6,2−7,2−
8 予備放電消去期間 2a〜2d 予備放電消去パルス 3−1a〜3−1c,3−3a〜3−3c,3−4a〜
3−4c,3−5a〜3−5c,3−6,3−7,3−
8 書き込み放電期間 3a〜3d 走査パルス 4−1,4−3,4−4,4−5,4−6,4−7,4
−8 維持放電期間 4a〜4d,5a〜5d 維持パルス 6a〜6d データパルス 7a,7b PDPパネル 8a,8b 表示セル 9 隔壁 10,17 誘電体 11,Sc1〜Scj,Sc11〜Sc1m,Sc21
〜Sc2m,Sc31〜Sc3m 走査電極 12 放電ガス空間 13,19 絶縁基板 14,Sc1〜Scj,Sc11〜Sc1m,Sc21
〜Sc2m,Sc31〜Sc3m 維持電極 15 保護膜 16 蛍光体 18,D1〜Dk データ電極 20−8 維持消去期間 20d 維持消去パルス 21−8 サブフィールド期間
1-1a to 1-1c, 1-3a to 1-3c, 1-4a to
1-4c, 1-5a to 1-5c, 1-6, 1-7, 1-
8 Pre-discharge period 1a to 1d Pre-discharge pulse 2-1a to 2-1c, 2-3a to 2-3c, 2-4a to
2-4c, 2-5a to 2-5c, 2-6, 2-7, 2-
8 Pre-discharge erase period 2a to 2d Pre-discharge erase pulse 3-1a to 3-1c, 3-3a to 3-3c, 3-4a to
3-4c, 3-5a to 3-5c, 3-6, 3-7, 3-
8 Write discharge period 3a-3d Scan pulse 4-1, 4-3,4-4,4-5,4-6,4-7,4
-8 Sustain discharge period 4a to 4d, 5a to 5d Sustain pulse 6a to 6d Data pulse 7a, 7b PDP panel 8a, 8b Display cell 9 Partition 10, 17 Dielectric 11, Sc1 to Scj, Sc11 to Sc1m, Sc21
To Sc2m, Sc31 to Sc3m Scanning electrode 12 Discharge gas space 13, 19 Insulating substrate 14, Sc1 to Scj, Sc11 to Sc1m, Sc21
Su2m, Sc31 to Sc3m Sustain electrode 15 Protective film 16 Phosphor 18, D1 to Dk Data electrode 20-8 Sustain erase period 20d Sustain erase pulse 21-8 Subfield period

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 修士 東京都港区芝五丁目7番1号 日本電気 株式会社内 (56)参考文献 特開 平5−188877(JP,A) ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor: Shuji Nakamura 5-7-1 Shiba, Minato-ku, Tokyo Within NEC Corporation (56) References JP-A-5-188877 (JP, A)

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】同一平面上に形成される表示セルの走査ラ
インに対応するM(正整数)個の走査電極からなる走査
電極群、および前記表示セルの放電維持用として機能す
るM個の維持電極からなる維持電極群と、前記走査電極
群ならびに維持電極群と直交し、所定の表示データの供
給を受けて駆動される複数のデータ電極からなる交流放
電メモリ型のプラズマディスプレイパネルにおいて、前
記Mの数値を分割して形成されるN(2以上の整数)組
の走査電極群ならびに維持電極群からなるブロックごと
に、一括された予備放電の期間と一括された予備放電消
去期間および順次に走査される書き込み放電の期間を有
し、少なくとも前記ブロックごとの予備放電消去期間が
他のブロックの予備放電消去期間と時間的にずれてお
り、前記ブロックごとの予備放電消去期間とその予備放
電消去期間と同じブロックの書き込み放電の期間とが順
次設けられていることを特徴とするプラズマディスプレ
イの駆動方法。
1. A scan electrode group consisting of M (positive integer) scan electrodes corresponding to scan lines of a display cell formed on the same plane, and M sustain electrodes functioning to maintain discharge of the display cell. A sustain electrode group composed of electrodes and an AC discharge electrode composed of a plurality of data electrodes that are orthogonal to the scan electrode group and the sustain electrode group and are driven by receiving predetermined display data.
In the electric memory type plasma display panel, the pre-discharge period and the collective pre-discharge period for each block composed of N (an integer of 2 or more) sets of scan electrode groups and sustain electrode groups formed by dividing the value of M are defined. It has a batch pre-discharge erase period and a write discharge period that is scanned sequentially.
And at least the preliminary discharge erasing period for each block is
It is out of time with the pre-discharge erase period of other blocks.
The preliminary discharge erase period for each block and the preliminary discharge
The write erase period of the same block as the erase period is
A method for driving a plasma display, the method comprising:
【請求項2】前記Mの数値を分割して形成されるN個の
走査電極群ならびに維持電極群における、第n(正整
数:1≦n≦N)番目のブロックの予備放電期間および
予備放電消去期間がn番目以外の走査電極群ならびに維
持電極群の書き込み放電期間と重ならないことを特徴と
する請求項1記載のプラズマディスプレイの駆動方法。
2. A pre-discharge period and a pre-discharge of an n-th (positive integer: 1 ≦ n ≦ N) block in N scan electrode groups and sustain electrode groups formed by dividing the numerical value of M. 2. The method according to claim 1, wherein the erase period does not overlap with the write discharge periods of the scan electrode group and the sustain electrode group other than the n-th scan electrode group.
【請求項3】前記Mの数値を分割して形成されるN個の
走査電極群ならびに維持電極群における、第n(正整
数:1<n≦N)番目のブロックの予備放電期間および
予備放電消去期間がn番目以外の走査電極群ならびに維
持電極群の書き込み放電期間と重なることを特徴とする
請求項1記載のプラズマディスプレイの駆動方法。
3. A pre-discharge period and a pre-discharge of an n-th (positive integer: 1 <n ≦ N ) block in N scan electrode groups and sustain electrode groups formed by dividing the numerical value of M. 2. The method according to claim 1, wherein the erase period overlaps the write discharge periods of the scan electrode group and the sustain electrode group other than the n-th scan electrode group.
【請求項4】前記Mの数値を分割して形成されるN個の
走査電極群ならびに維持電極群における、第n(正整
数:1<n≦N)番目のブロックの予備放電期間がn番
目以外の走査電極群ならびに維持電極群の書き込み放電
期間と重ならず、かつ予備放電消去期間がn番目以外の
走査電極群ならびに維持電極群の書き込み放電期間と重
なることを特徴とする請求項1記載のプラズマディスプ
レイの駆動方法。
4. The pre-discharge period of an n-th (positive integer: 1 <n ≦ N ) -th block in the N scan electrode groups and the sustain electrode groups formed by dividing the numerical value of M is n-th. 2. The pre-discharge erasing period does not overlap with the write discharge period of the scan electrode group and the sustain electrode group other than the n-th scan electrode group and the sustain electrode group. Driving method of plasma display.
【請求項5】同一平面上に形成される表示セルの走査ラ
インに対応するM(正整数)個の走査電極からなる走査
電極群、および前記表示セルの放電維持用として機能す
るM個の維持電極からなる維持電極群と、前記走査電極
群ならびに維持電極群と直交し、所定の表示データの供
給を受けて駆動される複数のデータ電極からなる交流放
電メモリ型のプラズマディスプレイにおいて、走査ライ
ン毎に予備放電期間と、予備放電消去期間と、書き込み
放電期間とを設け、かつ走査ライン毎に少なくとも前記
予備放電消去期間と前記書き込み放電期間とを連続して
配置し、その連続した予備放電消去期間と書き込み放電
期間とを走査ライン毎に順次走査することを特徴とする
プラズマディスプレイの駆動方法。
5. A scan electrode group consisting of M (positive integer) scan electrodes corresponding to scan lines of a display cell formed on the same plane, and M sustain electrodes functioning to maintain discharge of the display cell. a sustain electrode group consisting of electrodes, perpendicular to the scanning electrode group and the sustain electrode group, the AC discharge memory type plasma display comprising a plurality of data electrodes are driven by being supplied with predetermined display data, the scanning line
Pre-discharge period, pre-discharge erase period,
And a discharge period, and at least
The preliminary discharge erase period and the write discharge period are continuously performed.
Arrange the continuous pre-discharge erase period and write discharge
A driving method for a plasma display, wherein a period is sequentially scanned for each scanning line .
JP5334486A 1993-11-29 1993-12-28 Driving method of plasma display Expired - Fee Related JP2701725B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5334486A JP2701725B2 (en) 1993-11-29 1993-12-28 Driving method of plasma display
US08/350,152 US5684499A (en) 1993-11-29 1994-11-29 Method of driving plasma display panel having improved operational margin
US08/887,233 US5903245A (en) 1993-11-29 1997-07-02 Method of driving plasma display panel having improved operational margin

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-297139 1993-11-29
JP29713993 1993-11-29
JP5334486A JP2701725B2 (en) 1993-11-29 1993-12-28 Driving method of plasma display

Publications (2)

Publication Number Publication Date
JPH07199858A JPH07199858A (en) 1995-08-04
JP2701725B2 true JP2701725B2 (en) 1998-01-21

Family

ID=26561019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5334486A Expired - Fee Related JP2701725B2 (en) 1993-11-29 1993-12-28 Driving method of plasma display

Country Status (1)

Country Link
JP (1) JP2701725B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803888B1 (en) 1999-03-31 2004-10-12 Nec Corporation Drive method and drive circuit for plasma display panel

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3688055B2 (en) 1996-04-03 2005-08-24 富士通株式会社 Surface discharge type PDP
KR100258913B1 (en) 1997-09-01 2000-06-15 손욱 An ac plasma display panel and a driving method thereof
KR100284341B1 (en) * 1999-03-02 2001-03-02 김순택 Method for driving a plasma display panel
JP2007183657A (en) * 2007-02-05 2007-07-19 Pioneer Electronic Corp Plasma display device
JP5007606B2 (en) * 2007-06-13 2012-08-22 カシオ電子工業株式会社 Image forming position adjusting method and image forming apparatus having the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3139098B2 (en) * 1992-01-10 2001-02-26 富士通株式会社 Driving method of plasma display panel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803888B1 (en) 1999-03-31 2004-10-12 Nec Corporation Drive method and drive circuit for plasma display panel
US7319442B2 (en) 1999-03-31 2008-01-15 Pioneer Corporation Drive method and drive circuit for plasma display panel

Also Published As

Publication number Publication date
JPH07199858A (en) 1995-08-04

Similar Documents

Publication Publication Date Title
US5684499A (en) Method of driving plasma display panel having improved operational margin
JP2953342B2 (en) Driving method of plasma display panel
JP3429438B2 (en) Driving method of AC type PDP
JP3259766B2 (en) Driving method of plasma display panel
JP2000242224A5 (en)
KR20040007711A (en) Plasma display and its driving method
JP2914494B2 (en) Driving method of AC discharge memory type plasma display panel
JP3324639B2 (en) Driving method of plasma display panel
KR20000005734A (en) Method for driving plasma display panel
JP3915297B2 (en) Driving method of AC type plasma display panel
KR20060017654A (en) Driving method for ac-type plasma display panel
JP2666711B2 (en) Driving method of plasma display panel
JP2666729B2 (en) Driving method of plasma display panel
US6271811B1 (en) Method of driving plasma display panel having improved operational margin
KR100515304B1 (en) Driving method of plasma display panel and plasma display device
JP2701725B2 (en) Driving method of plasma display
KR100541205B1 (en) AC-type plasma display pannel and method for driving same
JP3028087B2 (en) Driving method of plasma display panel
JP3528664B2 (en) Driving method of plasma display panel
JP2770847B2 (en) Driving method of plasma display panel
KR100502928B1 (en) Driving method of plasma display panel and plasma display device
KR100316022B1 (en) Method for driving plasma display panel
KR100359017B1 (en) Method for Driving Plasma Display Panel
JP3402272B2 (en) Plasma display panel driving method
JP2565282B2 (en) Driving method for plasma display

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970902

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees