JP2695342B2 - Hybrid coupler - Google Patents

Hybrid coupler

Info

Publication number
JP2695342B2
JP2695342B2 JP6301592A JP6301592A JP2695342B2 JP 2695342 B2 JP2695342 B2 JP 2695342B2 JP 6301592 A JP6301592 A JP 6301592A JP 6301592 A JP6301592 A JP 6301592A JP 2695342 B2 JP2695342 B2 JP 2695342B2
Authority
JP
Japan
Prior art keywords
hybrid coupler
layer
capacitor
hybrid
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6301592A
Other languages
Japanese (ja)
Other versions
JPH05267973A (en
Inventor
克彦 林
博 池田
彰 青谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP6301592A priority Critical patent/JP2695342B2/en
Priority to US08/117,139 priority patent/US5382925A/en
Priority to PCT/JP1993/000321 priority patent/WO1993019527A1/en
Priority to EP93906788A priority patent/EP0585469B1/en
Priority to DE69321907T priority patent/DE69321907T2/en
Publication of JPH05267973A publication Critical patent/JPH05267973A/en
Application granted granted Critical
Publication of JP2695342B2 publication Critical patent/JP2695342B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Filters And Equalizers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、コードレスホン、携帯
電話機等の無線機器、あるいはその他の各種通信機器等
に利用可能なハイブリッドカプラに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid coupler which can be used in a wireless device such as a cordless phone or a mobile phone, or other various communication devices.

【0002】[0002]

【従来の技術】図4は従来のハイブリッドカプラの説明
図であり、図4Aはハイブリッドカプラのブロック図、
図4Bはハイブリッドカプラの回路例1、図4Cは回路
例2である。
2. Description of the Related Art FIG. 4 is an explanatory view of a conventional hybrid coupler, and FIG. 4A is a block diagram of the hybrid coupler.
4B is a circuit example 1 of the hybrid coupler, and FIG. 4C is a circuit example 2.

【0003】また、図5は、従来のハイブリッドカプラ
の具体例である。図4、図5中、C〜C 11
14 はコンデンサ、L、L、L11〜L14はコ
イル、P〜Pはポート(入/出力端子)、HYはハ
イブリッド回路、Rは抵抗、Pは基板(回路基板)
を示す。
FIG. 5 shows a concrete example of a conventional hybrid coupler. 4 and 5, C 1 to C 6 and C 11 to
C 14 is a capacitor, L 1 , L 2 , L 11 to L 14 are coils, P 1 to P 3 are ports (input / output terminals), HY is a hybrid circuit, R s is a resistor, and P t is a board (circuit board. )
Is shown.

【0004】従来、各種の無線機器、あるいは他の通信
機器等において、ハイブリッド回路を使用したカプラ
(以下、単に「ハイブリッドカプラ」という)が用いら
れていた。
Conventionally, a coupler using a hybrid circuit (hereinafter, simply referred to as "hybrid coupler") has been used in various wireless devices, other communication devices, and the like.

【0005】ハイブリッドカプラ(hybrid coupler)
は、3つ以上のポート(入/出力端子)を持った回路で
あり、電力の分配器、合成器として用いられたり、移相
器として用いられたりする。
Hybrid coupler
Is a circuit having three or more ports (input / output terminals), and is used as a power distributor, a combiner, or a phase shifter.

【0006】例えばハイブリッドカプラは、図4Aのよ
うに、ハイブリッド回路HYに、3つのポートP1 〜P
3 を設け、ポートとしない部分に抵抗Re を接続した構
成となっている。
For example, as shown in FIG. 4A, the hybrid coupler includes three ports P 1 to P in the hybrid circuit HY.
3 is provided, and the resistor R e is connected to a portion that is not a port.

【0007】図4Aのハイブリッドカプラにおいて、ポ
ートP1 に信号を入力すると、ポートP2 、P3 の両方
に信号が現われる(分配器として使用する場合)。しか
し、ポートP2 に信号を入力すると、ポートP1 には信
号が現われるが、ポートP2 、P3 間にはアイソレーシ
ョンがあるため、ポートP3 には信号が現われない。
In the hybrid coupler of FIG. 4A, when a signal is input to the port P 1 , the signal appears at both the ports P 2 and P 3 (when used as a distributor). However, when a signal is input to the port P 2 , a signal appears at the port P 1 , but no signal appears at the port P 3 because of isolation between the ports P 2 and P 3 .

【0008】また、ポートP3 に信号を入力した場合に
も、ポートP1 には信号が現われるが、ポートP2 には
信号が現われない。更に、ポートP2 、P3 に同時に信
号を入力すると、これらの信号が合成されてポートP1
に現われる(合成器として使用した場合)。
Also, when a signal is input to the port P 3 , a signal appears at the port P 1 but no signal appears at the port P 2 . Furthermore, when signals are input to the ports P 2 and P 3 at the same time, these signals are combined and the port P 1
Appears when used as a synthesizer.

【0009】なお、ポートP1 に信号を入力して、ポー
トP2 、P3 から信号を取り出す場合、ポートP2 、P
3 の信号は、互いに位相の等しい場合もあれば、位相の
異なる場合もある(回路構成により異なる)。
[0009] Incidentally, if a signal is input to the port P 1, port P 2, when taking out the signal from the P 3, port P 2, P
The signals of 3 may have the same phase or different phases (depending on the circuit configuration).

【0010】図4B、図4Cは、ポートP1 に信号を入
力した場合、ポートP2 、P3 に90°位相の異なる信
号が現われるようにして、90°移相器を実現したハイ
ブリッドカプラの回路例である。
FIGS. 4B and 4C show a hybrid coupler in which a 90 ° phase shifter is realized by allowing signals having different 90 ° phases to appear at the ports P 2 and P 3 when a signal is input to the port P 1 . It is a circuit example.

【0011】図4Bの回路例1では、ハイブリッド回路
HYを、コンデンサC1 〜C6 と、コイルL1 、L2
構成し、図4Cの回路例2では、ハイブリッド回路HY
を、コンデンサC11〜C14、コイルL11〜L14で構成し
ている。
In the circuit example 1 of FIG. 4B, the hybrid circuit HY is composed of the capacitors C 1 to C 6 and the coils L 1 and L 2 , and in the circuit example 2 of FIG. 4C, the hybrid circuit HY.
Is composed of capacitors C 11 to C 14 and coils L 11 to L 14 .

【0012】上記図4B、図4Cの回路例1、2におい
て、コイルL1 、L2 、L11〜L14のインダクタンス値
をL1 、L2 、L11〜L14で表現し、コンデンサC1
6、C11〜C14の容量(静電容量)値をC1 〜C6
11〜C14で表現した場合、各コイル及びコンデンサの
素子定数を次のように設定する。
[0012] FIG 4B, in the circuit examples 1 and 2 in FIG. 4C, represent the inductance values of the coil L 1, L 2, L 11 ~L 14 in L 1, L 2, L 11 ~L 14, capacitor C 1 ~
The capacitance (electrostatic capacitance) values of C 6 and C 11 to C 14 are set to C 1 to C 6 ,
When expressed by C 11 to C 14 , the element constants of each coil and capacitor are set as follows.

【0013】すなわち、L1 =L2 、C2 =C5 、C1
=C3 =C4 =C6 、L11=L12、L13=L14、C11
12=C13=C14となるようにする。上記回路例の内、
図4Bに示した回路例1に示した回路構成のハイブリッ
ドカプラの具体例を図5に示す。
That is, L 1 = L 2 , C 2 = C 5 , C 1
= C 3 = C 4 = C 6, L 11 = L 12, L 13 = L 14, C 11 =
C 12 = C 13 = made to be C 14. Of the above circuit examples,
FIG. 5 shows a specific example of the hybrid coupler having the circuit configuration shown in the circuit example 1 shown in FIG. 4B.

【0014】この例では、コイルL1 、L2 、コンデン
サC1 〜C6 及び抵抗Re をディスクリート部品で構成
し、これらの部品を基板Pt 上に実装している。ところ
で、図4Bの回路構成を有するハイブリッドカプラにお
いて、ポートP 1 に信号を入力し、ポートP2 、P3
ら90°位相差のある信号を取り出す場合、前記位相差
の誤差εp は、次のΔの値に依存する。
In this example, the coil L1, LTwo, Conden
Sa C1~ C6And resistance ReConsists of discrete parts
Then, these parts aretImplemented on. Place
Then, in the hybrid coupler having the circuit configuration of FIG. 4B,
And port P 1Input signal to port PTwo, PThreeOr
When extracting a signal with a 90 ° phase difference from the
Error εpDepends on the value of Δ

【0015】今、コイルL1 、L2 のインダクタンス値
をL1 、L2 で表現し、コンデンサC1 〜C6 の容量値
をC1 〜C6 で表現すると、Δは次のようになる。 Δ=L1 /L2 、Δ=C1 /C3 、Δ=C2 /C5 、Δ
=C6 /C4 そして、Δ=1ならばεp =0、Δ>1あるいはΔ<1
ならばεp =E(誤差あり)となる。
[0015] Now, representing the inductance value of the coil L 1, L 2 with L 1, L 2, when representing the capacitance of the capacitor C 1 -C 6 with C 1 -C 6, delta is as follows . Δ = L 1 / L 2 , Δ = C 1 / C 3 , Δ = C 2 / C 5 , Δ
= C 6 / C 4 and if Δ = 1, ε p = 0, Δ> 1 or Δ <1
Then, ε p = E (with error).

【0016】また、図4Cに示したハイブリッドカプラ
では、ポートP2 、P3 から得られる信号の位相差の誤
差εp は、次のΔの値に依存する。この場合にも、コイ
ルL11〜L14のインダクタンス値をL11〜L14で表現
し、コンデンサC11〜C14の容量値をC11〜C14で表現
すると、Δは次のようになる。
Further, in the hybrid coupler shown in FIG. 4C, the error ε p of the phase difference between the signals obtained from the ports P 2 and P 3 depends on the following value of Δ. In this case, represent the inductance values of the coil L 11 ~L 14 in L 11 ~L 14, when representing a capacitance value of the capacitor C 11 -C 14 in C 11 -C 14, delta is: .

【0017】Δ=L13/L14、Δ=L11/L12、Δ=C
11/C12、Δ=C13/C14 そして、Δ=1ならばεp =0、Δ>1あるいはΔ<1
ならばεp =E(誤差あり)となる。
Δ = L 13 / L 14 , Δ = L 11 / L 12 , Δ = C
11 / C 12 , Δ = C 13 / C 14, and if Δ = 1, ε p = 0, Δ> 1 or Δ <1
Then, ε p = E (with error).

【0018】よって図5のようにディスクリートでハイ
ブリッドカプラを構成した場合、各部品同士はバラツキ
をもっているため、量産時ではΔ=1からはずれた値と
なることがある。そのため部品の付け替え等の調整を必
要としていた。
Therefore, when the discrete hybrid coupler is constructed as shown in FIG. 5, since the respective parts have variations, the value may deviate from Δ = 1 during mass production. Therefore, adjustment such as replacement of parts was required.

【0019】なお、ポートP2 、P3 の信号が、90°
の位相差でなく、他の任意の位相差のある場合について
も、εp は上記のΔの値に依存する。
The signals at the ports P 2 and P 3 are 90 °
Even if there is any other phase difference than the phase difference of, ε p depends on the value of Δ described above.

【0020】[0020]

【発明が解決しようとする課題】上記のような従来のも
のにおいては、次のような課題があった。 (1) 図4B、図4Cに示した回路構成のハイブリッドカ
プラにおいて、ポートP1 から信号を入力して、ポート
2 、P3 から位相差のある信号を取り出す場合、その
位相差の誤差εp は、インダクタンス値の比、あるいは
容量値の比であるΔの値に依存する(Δ=1ならεp
0)。
The above-mentioned conventional apparatus has the following problems. (1) In the hybrid coupler having the circuit configuration shown in FIGS. 4B and 4C, when a signal is input from the port P 1 and a signal having a phase difference is extracted from the ports P 2 and P 3 , an error ε of the phase difference is generated. p depends on the ratio of the inductance value or the value of Δ which is the ratio of the capacitance values (if Δ = 1, ε p =
0).

【0021】従って、ハイブリッド回路を構成する各コ
イルや各コンデンサに、素子定数(インダクタンス値、
容量値)のバラツキがあると、Δの値がバラツキ、位相
差の誤差εp が大きくなる。
Therefore, the element constant (inductance value, inductance value,
If the capacitance value) varies, the value of Δ also varies and the phase difference error ε p increases.

【0022】(2) 例えば、図5に示したように、ハイブ
リッドカプラを構成するコイルやコンデンサを、ディス
クリート部品で構成し、これらの部品を基板に実装した
場合には、各部品同士でバラツキをもっているため量産
時などではΔ=1にならない場合がある。
(2) For example, as shown in FIG. 5, when a coil and a capacitor which form a hybrid coupler are composed of discrete parts and these parts are mounted on a board, each part has a variation. Therefore, Δ may not be 1 at the time of mass production.

【0023】その結果、ポートP2 、P3 から得られる
信号の位相差の誤差εp が大きくなる。本発明は、この
ような従来の課題を解決し、ハイブリッドカプラを構成
する部品のバラツキを少なくして、出力側のポートから
得られる信号の位相差の誤差を少なくすることを目的と
する。
As a result, the error ε p of the phase difference between the signals obtained from the ports P 2 and P 3 becomes large. SUMMARY OF THE INVENTION It is an object of the present invention to solve such a conventional problem, to reduce variations in components forming a hybrid coupler, and to reduce an error in a phase difference between signals obtained from an output side port.

【0024】[0024]

【課題を解決するための手段】本発明は上記の課題を解
決するため、次のように構成した。 (1) ハイブリッド回路を用いたハイブリッドカプラにお
いて、該ハイブリッド回路を構成する素子の内、素子定
数を同一値にする必要のある複数の素子の組を、多層基
板の同一層内に、導体パターンを用いて設定した。
Means for Solving the Problems The present invention has the following construction to solve the above-mentioned problems. (1) In a hybrid coupler using a hybrid circuit, among the elements that form the hybrid circuit, a set of a plurality of elements that need to have the same element constant, and a conductor pattern in the same layer of the multilayer substrate. It was set using.

【0025】(2) 構成(1)において、素子定数を同一
値にする必要のある複数の素子の組を、複数のコイルと
した。 (3) 構成(1)において、素子定数を同一値にする必要
のある複数の素子の組を、複数のコンデンサとした。
(2) In the configuration (1), a set of a plurality of elements for which the element constants need to have the same value is a plurality of coils. (3) In the configuration (1), a set of a plurality of elements for which the element constants need to have the same value is a plurality of capacitors.

【0026】[0026]

【作用】上記構成に基づく本発明の作用を説明する。ハ
イブリッドカプラの入力側のポートから信号を入力し
て、出力側の2つのポートから、互いに所定位相差のあ
る2つの信号を得るために、ハイブリッド回路を構成す
る素子の内、所定の素子の組を、同一の素子定数(イン
ダクタンス値、あるいは容量値)に設定する必要があ
る。
The operation of the present invention based on the above configuration will be described. In order to input a signal from the input side port of the hybrid coupler and obtain two signals with a predetermined phase difference from the two output side ports, a set of predetermined elements among the elements forming the hybrid circuit Must be set to the same element constant (inductance value or capacitance value).

【0027】そこで、素子定数を同一値に設定する必要
のある素子(コイル、コンデンサ)の組を、多層基板の
同一層内に、導体パターンを用いて設定する。この場
合、例えば、導体ペーストの印刷により、コイルパター
ン、あるいはコンデンサ電極パターンを形成する。
Therefore, a set of elements (coils, capacitors) whose element constants need to be set to the same value is set in the same layer of the multilayer board by using a conductor pattern. In this case, for example, a coil pattern or a capacitor electrode pattern is formed by printing a conductor paste.

【0028】このようにすれば、基板内の素子定数を同
一値にする必要のある複数の素子同士は、同じ条件下で
作製可能であるから、前記の関係の素子間のバラツキも
最小限に抑えることが可能になる。
By doing so, since a plurality of elements that require the element constants in the substrate to have the same value can be manufactured under the same conditions, the variation among the elements in the above relationship can be minimized. It becomes possible to suppress.

【0029】例えば多層基板がセラミック多層基板であ
った場合でも、焼成による基板や素子を形成したパター
ンの収縮は、同じ条件下でおきるため、前記の関係にあ
る基板内の素子間のバラツキは極めて小さくなる。すな
わち前記Δは極めてΔ=1に近い関係となる。
For example, even when the multi-layer substrate is a ceramic multi-layer substrate, the contraction of the substrate and the pattern on which the elements are formed by firing occurs under the same conditions, so that the variation among the elements in the substrate in the above relationship is extremely large. Get smaller. That is, the above Δ has a relationship very close to Δ = 1.

【0030】その結果、出力側のポートから得られる信
号の位相差の誤差を少なくできる。
As a result, the error in the phase difference between the signals obtained from the output side port can be reduced.

【0031】[0031]

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1〜図3は、本発明の実施例を示した図であ
り、図1はハイブリッドカプラの分解斜視図、図2Aは
ハイブリッドカプラの斜視図、図2Bはハイブリッドカ
プラの回路図、図3は図1の説明図である。
Embodiments of the present invention will be described below with reference to the drawings. 1 to 3 are views showing an embodiment of the present invention, FIG. 1 is an exploded perspective view of a hybrid coupler, FIG. 2A is a perspective view of the hybrid coupler, FIG. 2B is a circuit diagram of the hybrid coupler, and FIG. It is explanatory drawing of FIG.

【0032】図1〜図3中、図4、図5と同一符号のも
のは同じものを示す。また、1は多層基板、1−1〜1
−6は多層基板の第1層〜第6層(誘電体層)、3−1
〜3−4はコイルパターン、4−1〜4−8はコンデン
サ電極パターン、5はGND電極パターン、7−1〜7
−6は外部端子を示す。
1 to 3, the same symbols as those in FIGS. 4 and 5 indicate the same components. Further, 1 is a multilayer substrate, 1-1 to 1
-6 is the first to sixth layers (dielectric layer) of the multilayer substrate, 3-1
~ 3-4 is a coil pattern, 4-1 to 4-8 is a capacitor electrode pattern, 5 is a GND electrode pattern, 7-1 to 7
-6 is an external terminal.

【0033】本実施例のハイブリッドカプラは、多層基
板を用いたSMD(表面実装部品)モジュールとして実
現した例であり、その回路構成は、図2Bに示したとお
り(図4Bに示した従来例と同じ回路構成)である。
The hybrid coupler of this embodiment is an example realized as an SMD (Surface Mount Component) module using a multilayer substrate, and its circuit configuration is as shown in FIG. 2B (compared with the conventional example shown in FIG. 4B). The same circuit configuration).

【0034】図1に示したように、ハイブリッドカプラ
は、多層基板(この例ではセラミック多層基板)を用
い、その第1層1−1〜第6層1−6(誘電体層)上
に、コンデンサC1 〜C6 、コイルL1 、L2 、及び抵
抗Re を厚膜素子として形成したものである。
As shown in FIG. 1, the hybrid coupler uses a multilayer substrate (ceramic multilayer substrate in this example), and on the first layer 1-1 to the sixth layer 1-6 (dielectric layer) thereof, capacitor C 1 -C 6, is a coil L 1, L 2, and the resistance R e which is formed as a thick film element.

【0035】以下、具体的な構成について説明する。多
層基板の第1層1−1上には、抵抗パターン2を形成
し、第2層1−2上にはコイルパターン3−1、3−3
を形成し、第3層1−3上にはコイルパターン3−2、
3−4を形成する。
The specific structure will be described below. The resistance pattern 2 is formed on the first layer 1-1 of the multilayer substrate, and the coil patterns 3-1 and 3-3 are formed on the second layer 1-2.
To form a coil pattern 3-2 on the third layer 1-3,
3-4 is formed.

【0036】また、第4層1−4上にはコンデンサ電極
パターン4−1、4−2、4−3、4−4を形成し、第
5層1−5上には、コンデンサ電極パターン4−5、4
−6、4−7、4−8を形成し、第5層1−5上には、
GND電極パターン(ベタパターン)5を形成する。
Further, capacitor electrode patterns 4-1, 4-2, 4-3, 4-4 are formed on the fourth layer 1-4, and capacitor electrode patterns 4 are formed on the fifth layer 1-5. -5, 4
-6, 4-7, 4-8 are formed, and on the fifth layer 1-5,
A GND electrode pattern (solid pattern) 5 is formed.

【0037】上記の抵抗パターン2、コイルパターン3
−1〜3−4、コンデンサ電極パターン4−1〜4−
8、GND電極パターン5は、全て独立したパターンと
して形成すると共に、外部端子に接続する部分には、多
層基板の側面部まで延長して、パターンを形成してお
く。
The above resistance pattern 2 and coil pattern 3
-1 to 3-4, capacitor electrode patterns 4-1 to 4-
8. The GND electrode patterns 5 are all formed as independent patterns, and at the portions connected to the external terminals, the patterns are formed by extending to the side surface portions of the multilayer substrate.

【0038】また、抵抗パターン2は、例えば抵抗体ペ
ーストの印刷により形成し、コイルパターン3−1〜3
−4、コンデンサ電極パターン4−1〜4−8及びGN
D電極パターン5は、例えば導体ペーストの印刷により
形成する。
The resistance pattern 2 is formed, for example, by printing a resistor paste, and the coil patterns 3-1 to 3-3 are formed.
-4, capacitor electrode patterns 4-1 to 4-8 and GN
The D electrode pattern 5 is formed by printing a conductor paste, for example.

【0039】上記のように、第1層1−1〜第6層1−
6上に形成した各パターンは、図1の点線で示した部分
をブラインドスルーホール(内部が導体で満たされたス
ルーホール)によって接続すると共に、図2Aに示した
ように、多層基板1の側面に設けた外部端子7−1〜7
−6により、所定の部分を接続する。
As described above, the first layer 1-1 to the sixth layer 1-
Each pattern formed on 6 connects the portion shown by the dotted line in FIG. 1 by a blind through hole (a through hole whose inside is filled with a conductor), and as shown in FIG. External terminals 7-1 to 7 provided on the
By -6, a predetermined part is connected.

【0040】図2Aに示した外部端子7−1〜7−6の
内、7−1はポートP1 、7−4はポートP2 、7−6
はポートP3 として用いられ、7−2、7−5はGND
側の電極として用いられる。
Of the external terminals 7-1 to 7-6 shown in FIG. 2A, 7-1 is port P 1 and 7-4 is port P 2 and 7-6.
Is used as port P 3 and 7-2 and 7-5 are GND
Used as the side electrode.

【0041】また、7−3は、図2Bのの点に対応し
ている。このように、多層基板1の側面に外部端子7−
1〜7−6を設けて、内部の回路と接続することによ
り、ハイブリッドカプラをSMDモジュールとして実現
する。
Further, 7-3 corresponds to the point of FIG. 2B. In this way, the external terminals 7-
By providing 1 to 7-6 and connecting to the internal circuit, the hybrid coupler is realized as an SMD module.

【0042】以下、図3に基づいて、図1、図2Aに示
したハイブリッドカプラの構成と、図2Bに示した回路
図との対応関係を説明する。図3においては、図2Bの
回路図に示した〜の点、及び〜と同電位にある
部分を〜で示した。
The correspondence between the configuration of the hybrid coupler shown in FIGS. 1 and 2A and the circuit diagram shown in FIG. 2B will be described below with reference to FIG. In FIG. 3, points (1) to (3) shown in the circuit diagram of FIG.

【0043】多層基板1の第1層1−1上に形成した抵
抗パターン2は、抵抗Re を構成する。この抵抗パター
ン2の一端は、外部端子7−2により、第6層1−6上
のGND電極パターン5と接続され、他端は外部端子7
−3により、第5層1−5上のコンデンサ電極パターン
4−8と接続され、この点がとなる。
The resistance pattern 2 formed on the first layer 1-1 of the multilayer substrate 1 constitutes the resistance R e . One end of this resistance pattern 2 is connected to the GND electrode pattern 5 on the sixth layer 1-6 by the external terminal 7-2, and the other end is connected to the external terminal 7
-3, it is connected to the capacitor electrode pattern 4-8 on the fifth layer 1-5, and this point becomes.

【0044】第2層1−2上のコイルパターン3−1
と、第3層上のコイルパターン3−2は、図示点線部分
で接続され、コイルL1 となり、第2層1−2上のコイ
ルパターン3−3と、第3層1−3上のコイルパターン
3−4は図示点線部分で接続され、コイルL2 となる。
Coil pattern 3-1 on the second layer 1-2
And the coil pattern 3-2 on the third layer are connected by a dotted line portion in the drawing to form the coil L 1 , and the coil pattern 3-3 on the second layer 1-2 and the coil on the third layer 1-3 are connected. The patterns 3-4 are connected by a dotted line portion in the drawing to form a coil L 2 .

【0045】また、コイルパターン3−1〜3−4の各
端部は、外部端子7−1、7−3、7−4、7−6によ
り、それぞれ第5層1−5上のコンデンサ電極パターン
4−5〜4−8と接続され、〜となる。
Further, the respective ends of the coil patterns 3-1 to 3-4 are connected to the capacitor electrodes on the fifth layer 1-5 by the external terminals 7-1, 7-3, 7-4 and 7-6, respectively. It is connected to the patterns 4-5 to 4-8 and becomes.

【0046】第4層1−4上のコンデンサ電極パターン
4−1〜4−4と、第5層1−5上のコンデンサ電極パ
ターン4−5〜4−8は、図示点線部分で接続され〜
と同電位の電極となる。
The capacitor electrode patterns 4-1 to 4-4 on the fourth layer 1-4 and the capacitor electrode patterns 4-5 to 4-8 on the fifth layer 1-5 are connected by dotted lines in the figure.
It becomes an electrode of the same potential as.

【0047】すなわち、コンデンサ電極パターン4−1
〜4−8の内、4−4、4−6がと同電位、4−2、
4−8がと同電位、4−3、4−5がと同電位、4
−1、4−7がと同電位である。
That is, the capacitor electrode pattern 4-1
Of 4-8, 4-4 and 4-6 have the same potential as 4-2,
4-8 has the same potential as 4-3 and 4-5 has the same potential as 4
-1, 4-7 have the same potential as.

【0048】そして、コンデンサ電極パターン4−1〜
4−8間のコンデンサにおいて、4−2、4−6間のコ
ンデンサC21と、4−4、4−8間のコンデンサC22
コンデンサC2 (C2 =C21+C22)を構成し、4−
1、4−5間のコンデンサC51と、4−3、4−7間の
コンデンサC52でコンデンサC5 (C5 =C51+C52
を構成している。
Then, the capacitor electrode patterns 4-1 to 4-1
In the capacitor between 4-8, the capacitor C 21 between 4-2 and 4-6 and the capacitor C 22 between 4-4 and 4-8 constitute a capacitor C 2 (C 2 = C 21 + C 22 ). , 4-
A capacitor C 51 between 1 and 4-5 and a capacitor C 52 between 4-3 and 4-7 is a capacitor C 5 (C 5 = C 51 + C 52 ).
Is composed.

【0049】GND電極パターン5は、GND側のコン
デンサ電極を構成しており、このGND電極パターン5
と、コンデンサ電極パターン4−5〜4−8とで、コン
デンサを構成している。
The GND electrode pattern 5 constitutes a capacitor electrode on the GND side, and this GND electrode pattern 5
And the capacitor electrode patterns 4-5 to 4-8 form a capacitor.

【0050】先ず、コンデンサ電極パターン4−6とG
ND電極パターン5間でコンデンサC1 を構成し、コン
デンサ電極パターン4−8とGND電極パターン5間で
コンデンサC3 を構成している。
First, the capacitor electrode patterns 4-6 and G
A capacitor C 1 is formed between the ND electrode patterns 5, and a capacitor C 3 is formed between the capacitor electrode patterns 4-8 and the GND electrode pattern 5.

【0051】また、コンデンサ電極パターン4−7とG
ND電極パターン5との間でコンデンサC4 を構成し、
コンデンサ電極パターン4−5とGND電極パターン5
との間でコンデンサC6 を構成している。
Also, the capacitor electrode patterns 4-7 and G
A capacitor C 4 is formed between the ND electrode pattern 5 and
Capacitor electrode pattern 4-5 and GND electrode pattern 5
And a capacitor C 6 is formed therebetween.

【0052】上記のように、コイルL1 、L2 は、第2
層1−2と第3層を用いて構成し、コンデンサC2 、C
5 は第4層1−4と第5層1−5を用いて構成し、コン
デンサC1 、C3 、C4 、C6 は第5層1−5と第6層
1−6を用いて構成している。
As described above, the coils L 1 and L 2 are
It is configured by using the layer 1-2 and the third layer, and the capacitors C 2 , C
5 is composed of the fourth layer 1-4 and the fifth layer 1-5, and the capacitors C 1 , C 3 , C 4 and C 6 are composed of the fifth layer 1-5 and the sixth layer 1-6. I am configuring.

【0053】 すなわち、コイルL1 とL2 は多層基板の
同一層を用いて構成し、コンデンサC2 とC5 も多層基
板の同一層を用いて構成し、コンデンサC1 、C3 、C
4 、C6 も、多層基板の同一層を用いて構成している。
[0053] That is, the coil L1And LTwoOf the multi-layer board
Constituting with the same layer, capacitor CTwoAnd CFiveMulti-layer base
A capacitor C is constructed by using the same layer of the plate.1, CThree, C
Four, C6Also uses the same layer of the multilayer substrate.

【0054】このように、コイルL1 とL2 、コンデン
サC2 とC5 、及びコンデンサC1とC3 とC4 とC6
とを、それぞれ多層基板の同一層を用いて作製すれば、
焼成等による収縮などは同じ条件であるから、各素子間
(L1 とL2 、C2 とC5 、C1 とC3 とC4 とC6
のバラツキを極めて少なくすることができる。
Thus, the coils L 1 and L 2 , the capacitors C 2 and C 5 , and the capacitors C 1 , C 3 , C 4, and C 6
If and are respectively produced using the same layer of the multilayer substrate,
Since the shrinkage due to firing and the like is the same, the distance between each element (L 1 and L 2 , C 2 and C 5 , C 1 and C 3 and C 4 and C 6 )
Can be extremely reduced.

【0055】すなわち、Δ=L1 /L2 =1、Δ=C1
/C3 =1、Δ=C2 /C5 =1、Δ=C6 /C4 =1
にして、εp =0(ポートP2 、P3 の信号の位相差の
誤差が0)となる理想的な状態に、限りなく近づけるこ
とが可能である。
That is, Δ = L 1 / L 2 = 1 and Δ = C 1
/ C 3 = 1, Δ = C 2 / C 5 = 1, Δ = C 6 / C 4 = 1
Then, it is possible to approach as close as possible to the ideal state where ε p = 0 (the error in the phase difference between the signals at the ports P 2 and P 3 is 0).

【0056】(他の実施例)以上実施例について説明し
たが、本発明は次のようにしても実施可能である。 (1) 図4Cに示した回路構成のハイブリッドカプラも、
上記実施例と同様に、多層基板を用いてSMDモジュー
ルとすることが可能である。
(Other Embodiments) Although the embodiments have been described above, the present invention can be implemented as follows. (1) The hybrid coupler with the circuit configuration shown in FIG.
Similar to the above-mentioned embodiment, it is possible to make an SMD module by using a multilayer substrate.

【0057】この場合、コイルL13とL14、コイルL11
とL12、コンデンサC11とC12とC 13とC14を、それぞ
れ多層基板の同一層に設定する。 (2) 図4B、図4Cに示した回路以外の回路構成を有す
るハイブリッドカプラについても、同様にして実施可能
である。
In this case, the coil L13And L14, Coil L11
And L12, Capacitor C11And C12And C 13And C14That
Set on the same layer of a multi-layer board. (2) Has a circuit configuration other than the circuits shown in FIGS. 4B and 4C
The same can be done for hybrid couplers
It is.

【0058】(3) 多層基板としては、セラミック多層基
板だけでなく、樹脂系(例えば、ガラス−エポキシ樹
脂)の多層基板を用いても実現可能である。 (4) 多層基板の層数は任意でよい。
(3) As the multilayer substrate, not only a ceramic multilayer substrate but also a resin (eg glass-epoxy resin) multilayer substrate can be used. (4) The number of layers of the multilayer substrate may be arbitrary.

【0059】(5) 多層基板の表面に、ディスクリート部
品を実装して、ハイブリッドIC化することも可能であ
る。 (6) ハイブリッドカプラを、移相器として使用する場
合、90°移相器に限らず、任意の位相差を有する移相
器に適用可能である。
(5) It is also possible to mount a discrete component on the surface of the multi-layer substrate to form a hybrid IC. (6) When the hybrid coupler is used as a phase shifter, it can be applied not only to the 90 ° phase shifter but also to a phase shifter having an arbitrary phase difference.

【0060】(7)ハイブリッドカプラは、移相器の
外、デュプレクサとしても使用可能である。
(7) The hybrid coupler can be used not only as a phase shifter but also as a duplexer .

【0061】[0061]

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 (1) ハイブリッドカプラを構成する素子の内、素子定数
(インダクタンス値、容量値)を等しく設定する必要の
ある素子を、多層基板の同一層に厚膜パターンを用いて
形成すれば、前記の関係の素子同士のバラツキを少なく
できる。
As described above, the present invention has the following effects. (1) Among the elements that make up the hybrid coupler, if the elements that need to have the same element constant (inductance value, capacitance value) are formed in the same layer of the multilayer board using a thick film pattern, The variation between the elements can be reduced.

【0062】その結果、ハイブリッドカプラを移相器と
して使用した場合、出力側の信号の位相差に生じる誤差
(εp )を、極めて小さくすることが可能となる。 (2) 多層基板を用いることにより、ハイブリッドカプラ
の小型化が可能となる。また、コストダウンも可能であ
る。
As a result, when the hybrid coupler is used as the phase shifter, the error (ε p ) generated in the phase difference between the signals on the output side can be made extremely small. (2) By using a multilayer substrate, the hybrid coupler can be downsized. In addition, cost reduction is possible.

【0063】(3) ハイブリッドカプラを構成している多
層基板の表面に、ディスクリート部品を実装してハイブ
リッドIC化することも容易にできる。
(3) It is also possible to easily mount a discrete component on the surface of the multilayer substrate constituting the hybrid coupler to form a hybrid IC.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例におけるハイブリッドカプラの
分解斜視図である。
FIG. 1 is an exploded perspective view of a hybrid coupler according to an embodiment of the present invention.

【図2】本発明の実施例におけるハイブリッドカプラを
示した図であり、図2Aはハイブリッドカプラの斜視
図、図2Bはハイブリッドカプラの回路図である。
FIG. 2 is a diagram showing a hybrid coupler according to an embodiment of the present invention, FIG. 2A is a perspective view of the hybrid coupler, and FIG. 2B is a circuit diagram of the hybrid coupler.

【図3】図1の説明図である。FIG. 3 is an explanatory diagram of FIG. 1;

【図4】従来のハイブリッドカプラの説明図であり、図
4Aはハイブリッドカプラのブロック図、図4Bはハイ
ブリッドカプラの回路例1、図4Cはハイブリッドカプ
ラの回路例2である。
FIG. 4 is an explanatory diagram of a conventional hybrid coupler, FIG. 4A is a block diagram of the hybrid coupler, FIG. 4B is a circuit example 1 of the hybrid coupler, and FIG. 4C is a circuit example 2 of the hybrid coupler.

【図5】従来のハイブリッドカプラの具体例である。FIG. 5 is a specific example of a conventional hybrid coupler.

【符号の説明】[Explanation of symbols]

1 多層基板 1−1〜1−6 多層基板の第1層〜第6層(誘電体
層) 2 抵抗パターン 3−1〜3−4 コイルパターン 4−1〜4−8 コンデンサ電極パターン 5 GND電極パターン 7−1〜7−6 外部端子
1 Multilayer Substrate 1-1 to 1-6 First to Sixth Layers (Dielectric Layer) of Multilayer Substrate 2 Resistance Pattern 3-1 to 3-4 Coil Pattern 4-1 to 4-8 Capacitor Electrode Pattern 5 GND Electrode Pattern 7-1 to 7-6 External terminal

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−105619(JP,A) 昭和47年度電子通信学会全国大会 719 ─────────────────────────────────────────────────── ─── Continuation of front page (56) References JP-A-56-105619 (JP, A) 1972 National Conference of IEICE 719

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ハイブリッド回路(HY)を用いたハイ
ブリッドカプラにおいて、 該ハイブリッド回路(HY)を構成する素子の内、 素子定数を同一値にする必要のある複数の素子の組を、 多層基板の同一層内に、導体パターンを用いて設定した
ことを特徴とするハイブリッドカプラ。
1. In a hybrid coupler using a hybrid circuit (HY), a set of a plurality of elements, which are required to have the same element constant among the elements constituting the hybrid circuit (HY), is formed on a multilayer substrate. A hybrid coupler characterized in that conductor patterns are set in the same layer.
【請求項2】 上記素子定数を同一値にする必要のある
複数の素子の組が、 複数のコイル(L1 とL2 、L11とL12、L13とL14
であることを特徴とした請求項1記載のハイブリッドカ
プラ。
2. A set of a plurality of elements for which the element constants need to have the same value are a plurality of coils (L 1 and L 2 , L 11 and L 12 , L 13 and L 14 ).
The hybrid coupler according to claim 1, wherein
【請求項3】 上記素子定数を同一値にする必要のある
複数の素子の組が、 複数のコンデンサ(C2 とC5 、C1 とC3 とC4 とC
6 、C11とC12とC13とC14)であることを特徴とした
請求項1記載のハイブリッドカプラ。
3. A set of a plurality of elements for which the element constants need to have the same value is a plurality of capacitors (C 2 and C 5 , C 1 and C 3 and C 4 and C).
6, C 11 and C 12 and hybrid coupler according to claim 1, wherein the wherein the C 13 and a C 14).
JP6301592A 1992-03-19 1992-03-19 Hybrid coupler Expired - Lifetime JP2695342B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP6301592A JP2695342B2 (en) 1992-03-19 1992-03-19 Hybrid coupler
US08/117,139 US5382925A (en) 1992-03-19 1993-03-18 Hybrid coupler
PCT/JP1993/000321 WO1993019527A1 (en) 1992-03-19 1993-03-18 Hybrid coupler
EP93906788A EP0585469B1 (en) 1992-03-19 1993-03-18 Hybrid coupler
DE69321907T DE69321907T2 (en) 1992-03-19 1993-03-18 HYBRID COUPLER

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6301592A JP2695342B2 (en) 1992-03-19 1992-03-19 Hybrid coupler

Publications (2)

Publication Number Publication Date
JPH05267973A JPH05267973A (en) 1993-10-15
JP2695342B2 true JP2695342B2 (en) 1997-12-24

Family

ID=13217078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6301592A Expired - Lifetime JP2695342B2 (en) 1992-03-19 1992-03-19 Hybrid coupler

Country Status (1)

Country Link
JP (1) JP2695342B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3634305B2 (en) * 2001-12-14 2005-03-30 三菱電機株式会社 Multilayer inductance element
JP4417235B2 (en) 2004-12-06 2010-02-17 日本碍子株式会社 Oscillator

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
昭和47年度電子通信学会全国大会 719

Also Published As

Publication number Publication date
JPH05267973A (en) 1993-10-15

Similar Documents

Publication Publication Date Title
EP0585469B1 (en) Hybrid coupler
US7116185B2 (en) Balun
JPH0653075A (en) Laminated ceramic capacitor for balanced line
JP2002344347A (en) Front end module
KR20010012341A (en) Integrated dual frequency noise attenuator
EP1003216A2 (en) Multilayered ceramic structure
US5436601A (en) Laminated delay line
JPH0738368A (en) 180× phase shifter
JP2695342B2 (en) Hybrid coupler
US5801601A (en) Radio frequency delay line adjustment circuit
JP2811382B2 (en) Dielectric filter
JP2793397B2 (en) High frequency filter
JP3260181B2 (en) Inductively coupled hybrid coupler
JP2695342C (en)
JPH06163321A (en) Composite part of high-frequency lc
JP2002204072A (en) Composite laminated ceramic board and manufacturing method thereof
JPH0432803Y2 (en)
JPH03203212A (en) Compound chip parts and manufacture thereof
JP3176859B2 (en) Dielectric filter
JP3650433B2 (en) Antenna switch
JPH0661709A (en) Hybrid coupler
JPH05275960A (en) Chip delay line
JPH04284703A (en) Dielectric filter comprising multi-layer board
JPH0645188A (en) Thick film composite part and manufacture thereof
JPH0638416Y2 (en) Hybrid integrated circuit component

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970826