JP2687418B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2687418B2 JP2687418B2 JP63101741A JP10174188A JP2687418B2 JP 2687418 B2 JP2687418 B2 JP 2687418B2 JP 63101741 A JP63101741 A JP 63101741A JP 10174188 A JP10174188 A JP 10174188A JP 2687418 B2 JP2687418 B2 JP 2687418B2
- Authority
- JP
- Japan
- Prior art keywords
- mark
- mask alignment
- edge
- resist film
- alignment accuracy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
Description
【発明の詳細な説明】 以下の順序に従って本発明を説明する。DETAILED DESCRIPTION OF THE INVENTION The present invention will be described in the following order.
A.産業上の利用分野 B.発明の概要 C.従来技術［第３図、第４図］ D.発明が解決しようとする問題点［第５図乃至第７図］ E.問題点を解決するための手段 F.作用［第２図］ G.実施例［第１図］ H.発明の効果 （A.産業上の利用分野） 本発明は半導体装置、特に基板の表面に平面形状が矩
形（正方形も含む）状のアライメント精度測定用マーク
を形成した半導体装置に関する。A. Industrial field of use B. Outline of the invention C. Prior art [Figs. 3 and 4] D. Problems to be solved by the invention [Figs. 5 to 7] E. Solving problems Means for achieving F. Action [Fig. 2] G. Embodiment [Fig. 1] H. Effect of the invention (A. Field of industrial application) The present invention relates to a semiconductor device, particularly a substrate having a rectangular planar shape on the surface thereof. The present invention relates to a semiconductor device having a mark for alignment accuracy measurement (including a square).
（B.発明の概要） 本発明は、上記の半導体装置において、 基板表面上に塗布が回転塗布法により為されたパター
ニングされたレジスト膜のマーク上におけるエッジ、特
にその向きが回転中心側のエッジとその反対側のエッジ
とで非対称になることを防止するため、 矩形状マークを基板に形成された矩形枠状の凹部によ
り形成したものである。(B. Outline of the Invention) In the above semiconductor device, the present invention is directed to an edge on a mark of a patterned resist film coated on a substrate surface by a spin coating method, in particular, an edge on a rotation center side. In order to prevent asymmetry between the edge and the opposite edge, the rectangular mark is formed by a rectangular frame-shaped recess formed in the substrate.
（C.従来技術）［第３図、第４図］ 近年、半導体集積回路の積積化が著しく、それにつれ
て形成するパターンがますます微細化し、それに伴って
マスクの位置合せ（マスクアライメント）の精度の向上
を図る必要性が高くなる一方である。(C. Prior art) [FIGS. 3 and 4] In recent years, the integration of semiconductor integrated circuits has been remarkable, and the patterns formed have become finer and finer, and the mask alignment (mask alignment) There is a growing need to improve accuracy.
ところで、マスクアライメントは第３図（Ａ）、
（Ｂ）に示すように、半導体基板ａの表面に例えば凸部
からなる平面形状が矩形状のマークｂを形成しておき、
該マークとマスクのマークとを合せることにより行って
いた。By the way, the mask alignment is shown in FIG.
As shown in (B), a mark b having a rectangular planar shape including a convex portion is formed on the surface of the semiconductor substrate a,
This is done by aligning the mark with the mark on the mask.
また、マスクアライメント精度の向上が要求されるに
従ってマスクアライメント後にアライメント誤差がどの
程度で済んでいるかを、即ち、マスクアライメント精度
を測定する必要性が生じている。この測定は当初はバー
ニアにより行われていたが、読取り単位が0.05μｍと大
き過ぎるので、第４図（Ａ）、（Ｂ）に示すように半導
体基板ａの表面に例えば凸部からなる平面形状が矩形状
のマークｃを形成しておき、更にレジスト膜の露光、現
像後にマークｃ上にそれと相似形で稍小さなレジスト膜
ｅがその中心とマークｃの中心とが一致する位置に残存
するようにマスクのパターンを形成しておき、露光、現
象後にマークｃのエッジとレジスト膜ｅのエッジとの間
の間隔の大きさx1とx2を電子顕微鏡（SEM）により見て
測定することにより行う方法が採られるようになってき
ている。この場合マスクアライメント精度はx1とx2の差
が０に近い程高いことになる。Further, as it is required to improve the mask alignment accuracy, it is necessary to measure the degree of alignment error after the mask alignment, that is, the mask alignment accuracy. This measurement was initially performed by vernier, but the reading unit is too large as 0.05 μm. Therefore, as shown in FIGS. Forms a rectangular mark c, and after exposure and development of the resist film, a small resist film e having a similar shape to the mark c is left at a position where the center thereof coincides with the center of the mark c. By forming a mask pattern on the substrate and measuring the size x 1 and x 2 of the space between the edge of the mark c and the edge of the resist film e after the exposure and the phenomenon by using an electron microscope (SEM). The method of doing is becoming more common. In this case, the mask alignment accuracy is higher as the difference between x 1 and x 2 is closer to 0.
しかして、半導体基板ａにはマスクアライメント用の
矩形状マークｂとマスクアライメント精度測定用のマー
クｃの両方が各チップの適宜な場所に形成されるように
なっている。Thus, both the rectangular mark b for mask alignment and the mark c for mask alignment accuracy measurement are formed on the semiconductor substrate a at appropriate places on each chip.
（D.発明が解決しようとする問題点）［第５図乃至第７
図］ ところで、フォトリソグラフィにより微細なパターン
形成を行う場合、フォトレジスト膜は半導体ウエハを回
転させながら塗布する回転塗布法（スピンコーティング
法）により形成されるが、その結果、下記のような現象
が生じる。第５図及び第６図はそのような現象を説明す
るためのものであり、第５図はマークｂが凸部からなる
場合について示し、同図（Ａ）は回転中心に近い部分に
おけるステップカバレッジを示す断面図、同図（Ｂ）は
回転中心から遠い（半導体ウエハの周辺に近い）部分に
おけるステップカバレッジを示す断面図である。第５図
（Ａ）から明らかなように、回転中心に近い部分ではマ
ークｂ（又はｃ）の回転中心側のステップに対してもそ
の反対側のステップに対してもフォトレジスト膜ｄのス
テップカバレッジに変りがなくステップカバレッジは対
称性を有している。しかし、同図（Ｂ）に示すように半
導体ウエハの周辺に近くなるとフォトレジスト膜ｄのス
テップカバレッジは回転中心側のステップでは良いがそ
の反対側のステップでは悪くなるという非対称性が生じ
てくる。これはマークｂ（あるいはｃ）が凸部からなる
場合に限らず第６図に示すように凹部ｅからなる場合で
も同じように生じるのである。(D. Problems to be Solved by the Invention) [FIGS. 5 to 7]
By the way, when a fine pattern is formed by photolithography, a photoresist film is formed by a spin coating method (spin coating method) in which a semiconductor wafer is coated while rotating, and as a result, the following phenomenon occurs. Occurs. FIGS. 5 and 6 are for explaining such a phenomenon, and FIG. 5 shows the case where the mark b has a convex portion, and FIG. 5 (A) shows the step coverage in the portion near the center of rotation. FIG. 3B is a cross-sectional view showing step coverage in a portion far from the center of rotation (close to the periphery of the semiconductor wafer). As is clear from FIG. 5 (A), in the portion close to the rotation center, the step coverage of the photoresist film d with respect to the step on the rotation center side of the mark b (or c) and the step on the opposite side. The step coverage has symmetry. However, as shown in FIG. 2B, when the photoresist film d approaches the periphery of the semiconductor wafer, the step coverage of the photoresist film d is good at the step on the rotation center side but bad at the step on the opposite side. This occurs not only when the mark b (or c) has a convex portion but also when it has a concave portion e as shown in FIG.
そして、このようなステップカバレッジの非対称性は
半導体ウエハの大口径化に伴って著しくなっている。そ
して、このような非対称性は、マークｃはマスクアライ
メント精度を測定する場合に深刻な問題をもたらす。即
ち、第７図（Ａ）、（Ｂ）に示すように露光、現像後に
マークｃ上に形成されるレジスト膜ｄのエッジには回転
中心から離れる程非対称性ができてしまい、正確なマス
クアライメント精度測定ができなくなる。というのは、
半導体ウエハの回転中心から比較的近い部分では同図
（Ａ）に示すようにフォトレジスト膜ｄのエッジは回転
中心側のエッジであってもそれと反対側のエッジであっ
ても基板ａの表面に対して直角になるが、回転中心から
離れる程同図（Ｂ）に示すように回転中心側の側のエッ
ジが傾斜し、上から見てエッジの位置の検出が出来にく
くなる。従って、そのエッジとマークｃのエッジとの距
離x1（第４図参照）の測定がしにくくなり、測定精度が
悪くなるからである。Then, such asymmetry of the step coverage becomes remarkable as the diameter of the semiconductor wafer becomes larger. And, such asymmetry causes a serious problem in measuring the mask alignment accuracy of the mark c. That is, as shown in FIGS. 7 (A) and 7 (B), the edge of the resist film d formed on the mark c after exposure and development becomes asymmetric as the distance from the rotation center increases, and accurate mask alignment is performed. It becomes impossible to measure accuracy. I mean,
At a portion relatively close to the rotation center of the semiconductor wafer, the edge of the photoresist film d may be the edge on the rotation center side or the edge on the opposite side to the surface of the substrate a as shown in FIG. Although it becomes a right angle with respect to the rotation center, the edge on the rotation center side inclines as it goes away from the rotation center as shown in FIG. 6B, and it becomes difficult to detect the position of the edge when viewed from above. Therefore, it becomes difficult to measure the distance x 1 (see FIG. 4) between the edge and the edge of the mark c, and the measurement accuracy deteriorates.
本発明はこのアライメント精度測定における測定精度
が高めるべく為されたものであり、基板表面上に塗布が
回転塗布法により為されるレジスト膜のマーク上におけ
るエッジ、特にその向きが回転中心側のエッジとその反
対側のエッジとで非対称になることを防止し、以てそれ
によるアライメント精度測定時における上から見た視認
性の低下を防止し、該精度測定の測定精度低下を防止す
ることを目的とする。The present invention has been made in order to improve the measurement accuracy in this alignment accuracy measurement, and an edge on a mark of a resist film whose coating is performed on a substrate surface by a spin coating method, in particular, an edge on the rotation center side And to prevent asymmetry between the edge on the opposite side and the edge on the opposite side, thereby preventing a decrease in visibility seen from above during alignment accuracy measurement and thereby preventing a decrease in measurement accuracy of the accuracy measurement. And
（E.問題点を解決するための手段） 本発明半導体装置は上記問題点を解決するため、マス
クアライメント精度測定用マークを基板に形成された矩
形枠状の凹部により構成したことを特徴とする。(E. Means for Solving Problems) In order to solve the above problems, the semiconductor device of the present invention is characterized in that the mask alignment accuracy measurement mark is formed by a rectangular frame-shaped recess formed on the substrate. .
（F.作用）［第２図、第３図］ 本発明半導体装置によれば、マスクアライメント精度
測定用マークを成す凹部の幅を狭くすることによりレジ
スト膜の表面を平坦化することができる。(F. Action) [FIGS. 2 and 3] According to the semiconductor device of the present invention, the surface of the resist film can be flattened by narrowing the width of the concave portion forming the mask alignment accuracy measurement mark.
この点について第２図に従って説明すると、基板ａに
幅が狭く形成された凹部ｅはレジスト膜ｄの表面に小さ
な起伏しか生ぜしめない。従って、矩形状の凹部ｅを設
けることによってレジスト膜ｄの表面の不均一性を小さ
くし、延いてはエッジの向きの非対称性をなくすことが
できる。This point will be described with reference to FIG. 2. The recess e formed in the substrate a with a narrow width causes only a small undulation on the surface of the resist film d. Therefore, the unevenness of the surface of the resist film d can be reduced and the asymmetry of the edge direction can be eliminated by providing the rectangular recess e.
依って、従来生じていたところの第７図（Ａ）、
（Ｂ）に示すように露光、現像後にマークｃ上に形成さ
れるレジスト膜ｄのエッジには回転中心から離れる程非
対称性ができてしまい、正確なマスクアライメント精度
測定ができなくなるという問題はなくなる。Therefore, FIG. 7 (A), which has occurred conventionally,
As shown in (B), the edge of the resist film d formed on the mark c after exposure and development is more asymmetrical as it moves away from the center of rotation, and there is no problem that accurate mask alignment accuracy measurement cannot be performed. .
（G.実施例）［第１図乃至第３図］ 以下、本発明半導体装置を図示実施例に従って詳細に
説明する。(G. Embodiment) [FIGS. 1 to 3] The semiconductor device of the present invention will be described in detail below with reference to illustrated embodiments.
第１図（Ａ）、（Ｂ）は本発明半導体装置の一つの実
施例の要部を示すのもで、同図（Ａ）は平面図、同図
（Ｂ）は断面図である。1 (A) and 1 (B) show a main part of one embodiment of the semiconductor device of the present invention, FIG. 1 (A) is a plan view and FIG. 1 (B) is a sectional view.
図面において、１は半導体基板、７は該半導体基板１
の表面に形成された平面形状が矩形状の凹部であり、こ
のように凹部７を設けることによりマスクアライメント
精度測定用マーク２を形成してなる。凹部７の幅が例え
ば２μｍというように狭ければ第２図で説明したように
基板表面に形成されるレジスト膜表面に及ぼす影響がほ
とんどなくなり、従ってレジスト膜の膜厚の不均一性を
ほとんどなくすことが可能となるのである。In the drawings, 1 is a semiconductor substrate, and 7 is the semiconductor substrate 1.
The planar shape formed on the surface of is a rectangular recess, and the mask alignment accuracy measurement mark 2 is formed by providing the recess 7 in this manner. If the width of the recess 7 is as narrow as 2 μm, for example, the influence on the surface of the resist film formed on the surface of the substrate is almost eliminated as described with reference to FIG. 2, so that the nonuniformity of the film thickness of the resist film is almost eliminated. It becomes possible.
このマスクアライメント精度測定用マーク２は、フォ
トリソグラフィのために、フォトレジスト膜を塗布形成
し、露光現像後に、そのフォトレジスト膜に係るマスク
アライメント精度を測定するのに利用される。具体的に
は、矩形状凹部７の内側の領域よりも適宜狭いマスクア
ライメント精度測定用のレジスト部分が、その部分の中
心と凹部７の内側の領域の中心とが一致するよう形成さ
れるように当該マスクパターンを形成しておき、フォト
レジスト膜の形成後、その凹部７より内側領域のエッジ
と、その上に形成されたマスクアライメント精度測定用
レジスト部分のエッジとの間隔についてのバランスから
マスクアライメントの精度を測定するのである。The mask alignment accuracy measurement mark 2 is used to measure the mask alignment accuracy of the photoresist film after applying and forming a photoresist film for photolithography and after exposure and development. Specifically, a resist portion for mask alignment accuracy measurement, which is appropriately narrower than the area inside the rectangular recess 7, is formed so that the center of that portion and the center of the area inside the recess 7 coincide with each other. After forming the mask pattern and forming the photoresist film, the mask alignment is performed based on the balance between the edge of the region inside the recess 7 and the edge of the resist portion for mask alignment accuracy measurement formed thereon. The accuracy of is measured.
このような半導体装置によれば、第２図に示したよう
に、凹部の幅が例えば２μｍというように狭い限りレジ
スト膜の表面に小さな起伏しか生じない。従って、レジ
スト膜の表面の不均一性を小さくし、延いてはエッジの
向きの非対称性をなくすことができる。According to such a semiconductor device, as shown in FIG. 2, as long as the width of the recess is narrow, for example, 2 μm, only a small undulation occurs on the surface of the resist film. Therefore, it is possible to reduce the non-uniformity of the surface of the resist film and to eliminate the asymmetry of the edge direction.
依って、従来生じていたところの第７図（Ａ）、
（Ｂ）に示すような露光、現像後にマークｃ上に形成さ
れるレジスト膜ｄのエッジには回転中心から離れる程非
対称性ができてしまい、正確なマスクアライメント精度
測定ができなくなるという問題は、なくなる。Therefore, FIG. 7 (A), which has occurred conventionally,
As shown in (B), the edge of the resist film d formed on the mark c after exposure and development has asymmetry with increasing distance from the center of rotation, which makes accurate mask alignment accuracy measurement impossible. Disappear.
（H.発明の効果） 以上に述べたように、本発明半導体装置は、マスクア
ライメント精度測定用マークを基板に形成された矩形枠
状の凹部により構成したので、マスクアライメント精度
測定用マークを成す凹部の幅を狭くすることによりレジ
スト膜の表面を平坦化することができる。従って、従来
生じていたところの、露光、現像後にマーク上に形成さ
れるレジスト膜のエッジに回転中心から離れる程非対称
性ができてしまい、正確なマスクアライメント精度測定
ができなくなるという問題は、なくなる。(H. Effect of the Invention) As described above, in the semiconductor device of the present invention, since the mask alignment accuracy measurement mark is formed by the rectangular frame-shaped recess formed on the substrate, the mask alignment accuracy measurement mark is formed. By narrowing the width of the recess, the surface of the resist film can be flattened. Therefore, there is no problem in which the edge of the resist film formed on the mark after exposure and development becomes more asymmetrical as it is farther from the center of rotation, which makes it impossible to perform accurate mask alignment accuracy measurement, which has occurred conventionally. .
第１図（Ａ）、（Ｂ）は本発明半導体装置の第１の実施
例の要部を示すもので、（Ａ）は平面図、（Ｂ）は断面
図、第２図は作用説明のための断面図、第３図（Ａ）、
（Ｂ）はマスクアライメント用マークの例を示すもの
で、同図（Ａ）は平面図、同図（Ｂ）は断面図、第４図
（Ａ）、（Ｂ）はマスクアライメント精度測定用マーク
の従来例を示すもので、同図（Ａ）は平面図、同図
（Ｂ）は断面図、第５図（Ａ）、（Ｂ）はステップカバ
レッジの非対称性を説明するための断面図で、同図
（Ａ）は回転中心に近いところにあるものを示し、同図
（Ｂ）は回転中心から遠いところにあるものを示し、第
６図は凹部からなるマークに対するステップカバレッジ
の非対称性を示す断面図、第７図（Ａ）、（Ｂ）は、本
発明が解決しようとする問題点を説明するために、マス
クアライメント精度測定用マーク上のレジスト膜を示す
断面図である。 符号の説明 １……基板、２……マーク、７……マークを成す凹部1 (A) and 1 (B) show an essential part of a first embodiment of a semiconductor device of the present invention. FIG. 1 (A) is a plan view, FIG. 1 (B) is a sectional view, and FIG. Cross-sectional view for, FIG.
FIG. 4B shows an example of a mask alignment mark. FIG. 4A is a plan view, FIG. 4B is a sectional view, and FIGS. 4A and 4B are mask alignment accuracy measurement marks. FIG. 5A is a plan view, FIG. 5B is a cross-sectional view, and FIGS. 5A and 5B are cross-sectional views for explaining the asymmetry of step coverage. , (A) shows the one near the center of rotation, (B) shows the one far from the center of rotation, and FIG. 6 shows the asymmetry of the step coverage with respect to the mark composed of the concave portion. FIGS. 7A and 7B are sectional views showing the resist film on the mask alignment accuracy measurement mark in order to explain the problems to be solved by the present invention. Explanation of reference numerals 1 ... Substrate, 2 ... Mark, 7 ... Concave forming the mark
Claims (1)
ジスト膜が形成されたとき該レジスト膜のパターンとの
位置関係が測定されて該パターンに係るマスクアライメ
ント精度の測定に供されるマスクアライメント精度測定
用マークが形成された半導体装置において、 上記マスクアライメント精度測定用マークが基板に形成
された矩形枠状の凹部からなる ことを特徴とする半導体装置1. A mask alignment used for measuring a mask alignment accuracy of a pattern when a patterned resist film is formed on the surface of a substrate and the positional relationship between the resist film and the pattern is measured. A semiconductor device having a precision measurement mark formed thereon, wherein the mask alignment precision measurement mark is composed of a rectangular frame-shaped recess formed on a substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63101741A JP2687418B2 (en) | 1988-04-25 | 1988-04-25 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63101741A JP2687418B2 (en) | 1988-04-25 | 1988-04-25 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01272116A JPH01272116A (en) | 1989-10-31 |
| JP2687418B2 true JP2687418B2 (en) | 1997-12-08 |
Family
ID=14308673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63101741A Expired - Lifetime JP2687418B2 (en) | 1988-04-25 | 1988-04-25 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2687418B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3201362B2 (en) | 1998-10-27 | 2001-08-20 | 日本電気株式会社 | Semiconductor manufacturing method and semiconductor device |
| JP3348783B2 (en) | 1999-07-28 | 2002-11-20 | 日本電気株式会社 | Mark for overlay and semiconductor device |
| JP4011353B2 (en) * | 2002-01-31 | 2007-11-21 | 沖電気工業株式会社 | Resist pattern for alignment measurement |
| KR100870316B1 (en) * | 2006-12-28 | 2008-11-25 | 주식회사 하이닉스반도체 | Overlay vernier in semiconductor device and method of making the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59103334A (en) * | 1982-12-06 | 1984-06-14 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPH01196822A (en) * | 1988-02-02 | 1989-08-08 | Nec Corp | Semiconductor integrated circuit device |
-
1988
- 1988-04-25 JP JP63101741A patent/JP2687418B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01272116A (en) | 1989-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4423127A (en) | Method of manufacturing a semiconductor device | |
| US6077756A (en) | Overlay target pattern and algorithm for layer-to-layer overlay metrology for semiconductor processing | |
| JP2988393B2 (en) | Exposure method | |
| US5868560A (en) | Reticle, pattern transferred thereby, and correction method | |
| US5982044A (en) | Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates | |
| US6589385B2 (en) | Resist mask for measuring the accuracy of overlaid layers | |
| JP2687418B2 (en) | Semiconductor device | |
| KR100392744B1 (en) | Semiconductor device and manufacturing method thereof, and registration accuracy measurement enhancement method | |
| JPS5846054B2 (en) | photo mask | |
| JP2000208403A (en) | Alignment pattern forming method and mask alignment precision measuring method | |
| US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
| JPS633416A (en) | Semiconductor device | |
| JPH0795543B2 (en) | Etching method | |
| US6118128A (en) | Alignment mark for electron beam lithography | |
| JPH06324475A (en) | Reticle | |
| KR100685597B1 (en) | Measurement marks of semiconductor devices and method for forming the same | |
| JPH01196822A (en) | Semiconductor integrated circuit device | |
| JP2748029B2 (en) | How to create alignment marks | |
| JPH1089921A (en) | Method for correcting error of alignment measurement and production of semiconductor device | |
| KR100280536B1 (en) | Overlay inspection method of semiconductor photo process | |
| JP2762500B2 (en) | Semiconductor device | |
| US6730528B1 (en) | Mask set for measuring an overlapping error and method of measuring an overlapping error using the same | |
| JPS63194329A (en) | Semiconductor device | |
| JPH025445A (en) | Measuring method for pattern alignment deviation | |
| JPS62177922A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 11 |