JP2687061B2 - 交流負荷開閉装置 - Google Patents
交流負荷開閉装置Info
- Publication number
- JP2687061B2 JP2687061B2 JP3354627A JP35462791A JP2687061B2 JP 2687061 B2 JP2687061 B2 JP 2687061B2 JP 3354627 A JP3354627 A JP 3354627A JP 35462791 A JP35462791 A JP 35462791A JP 2687061 B2 JP2687061 B2 JP 2687061B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- current
- voltage
- thyristor
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H9/00—Details of switching devices, not covered by groups H01H1/00 - H01H7/00
- H01H9/54—Circuit arrangements not adapted to a particular application of the switching device and for which no provision exists elsewhere
- H01H9/541—Contacts shunted by semiconductor devices
- H01H9/542—Contacts shunted by static switch means
Landscapes
- Driving Mechanisms And Operating Circuits Of Arc-Extinguishing High-Tension Switches (AREA)
- Keying Circuit Devices (AREA)
- Thyristor Switches And Gates (AREA)
Description
【０００１】
【産業上の利用分野】本発明は交流負荷の開閉に係り、
特に接点形スイッチと双方向のスイッチング素子とを並
設し、上記スイッチング素子を負荷電流が通流する変流
器の２次出力によりゲート点弧せしめるようにした交流
負荷開閉装置に関する。
特に接点形スイッチと双方向のスイッチング素子とを並
設し、上記スイッチング素子を負荷電流が通流する変流
器の２次出力によりゲート点弧せしめるようにした交流
負荷開閉装置に関する。
【０００２】
【従来の技術】この種開閉装置としては、例えば、図６
に示すように、交流電源１１と負荷１３との間に、接点
形スイッチ１２ａと変流器１２ｃの１次側とを直列に挿
入し、この接点形スイッチ１２ａの電源側と変流器１２
ｃの負荷側との間にトライアックや逆並列接続のサイリ
スタ等からなる双方向のスイッチング素子１２ｂを挿入
し、このスイッチング素子１２ｂを上記変流器１２ｃの
２次出力によりゲート点弧せしめるように形成し、接点
形スイッチ１２ａの開極時、負荷電流をスイッチング素
子１２ｂに移行せしめて接点形スイッチ１２ａを殆ど無
アークで開極させ、この開極により、スイッチング素子
１２ｂへのゲート信号を停止して該スイッチング素子１
２ｂを負荷電流の零点でターンオフせしめるようになっ
ている。なお、１２ｄは変流器１２ｃの２次出力端子間
に挿入したゲート抵抗である。
に示すように、交流電源１１と負荷１３との間に、接点
形スイッチ１２ａと変流器１２ｃの１次側とを直列に挿
入し、この接点形スイッチ１２ａの電源側と変流器１２
ｃの負荷側との間にトライアックや逆並列接続のサイリ
スタ等からなる双方向のスイッチング素子１２ｂを挿入
し、このスイッチング素子１２ｂを上記変流器１２ｃの
２次出力によりゲート点弧せしめるように形成し、接点
形スイッチ１２ａの開極時、負荷電流をスイッチング素
子１２ｂに移行せしめて接点形スイッチ１２ａを殆ど無
アークで開極させ、この開極により、スイッチング素子
１２ｂへのゲート信号を停止して該スイッチング素子１
２ｂを負荷電流の零点でターンオフせしめるようになっ
ている。なお、１２ｄは変流器１２ｃの２次出力端子間
に挿入したゲート抵抗である。
【０００３】
【発明が解決するための課題】このように構成されたも
のにあっては、接点形スイッチ１２ａが負荷電流をしゃ
断することなく開極することができるため、アークによ
る接点の損耗を防止することができる反面、スイッチン
グ素子が例えばサイリスタを逆並列に接続して形成され
ている場合、これに用いられるサイリスタのゲート特性
は図７のたとえばＡ，Ｂ，Ｃとして示すように個々の素
子相互で異なった特性、いわゆるバラツキを有してい
る。即ち、Ａの場合は、ゲート内部等価抵抗Ｒ Ｇ が低い
ので低いゲート電圧でゲート点弧し、Ｃの場合は、ゲー
ト内部等価抵抗Ｒ Ｇ が高いので高いゲート電圧でゲート
点弧する。そのため、たとえば、あるゲート電流Ｉ Ｇ に
対しサイリスタＡ，Ｃを点弧させると、この時、ゲート
電圧Ｖ Ｇ がＡよりＣの方が高くなる。それに対し、ゲー
ト内部等価抵抗Ｒ Ｇ がサイリスタＡ，Ｃの中間のＢの場
合は、ゲート電圧Ｖ Ｇ もＡ，Ｃの中間の電圧となる。
のにあっては、接点形スイッチ１２ａが負荷電流をしゃ
断することなく開極することができるため、アークによ
る接点の損耗を防止することができる反面、スイッチン
グ素子が例えばサイリスタを逆並列に接続して形成され
ている場合、これに用いられるサイリスタのゲート特性
は図７のたとえばＡ，Ｂ，Ｃとして示すように個々の素
子相互で異なった特性、いわゆるバラツキを有してい
る。即ち、Ａの場合は、ゲート内部等価抵抗Ｒ Ｇ が低い
ので低いゲート電圧でゲート点弧し、Ｃの場合は、ゲー
ト内部等価抵抗Ｒ Ｇ が高いので高いゲート電圧でゲート
点弧する。そのため、たとえば、あるゲート電流Ｉ Ｇ に
対しサイリスタＡ，Ｃを点弧させると、この時、ゲート
電圧Ｖ Ｇ がＡよりＣの方が高くなる。それに対し、ゲー
ト内部等価抵抗Ｒ Ｇ がサイリスタＡ，Ｃの中間のＢの場
合は、ゲート電圧Ｖ Ｇ もＡ，Ｃの中間の電圧となる。
【０００４】一方サイリスタの適用に際しては、１般
に、ゲート電流ＩＧとゲート電圧ＶＧがゲートの使用制
限であるゲート最大電流Ｉｍ、ゲート最大電圧Ｖｍ及び
ゲート最大電力Ｐｍを超えて使用されるとゲート破壊を
生じたり、最小トリガ電流Ｉｏ、最小トリガ電圧Ｖｏ以
下で使用するとトリガ失敗を生ずるおそれがあることは
よく知られている。換言すれば、ゲート破壊やトリガ失
敗を生じないようにするためには、サイリスタのゲート
点弧は図７において示す、Ｉｍ−Ｐｍ−Ｖｍ−Ｖｏ−Ｉ
ｏで囲まれた領域で使用することが必要となる。
に、ゲート電流ＩＧとゲート電圧ＶＧがゲートの使用制
限であるゲート最大電流Ｉｍ、ゲート最大電圧Ｖｍ及び
ゲート最大電力Ｐｍを超えて使用されるとゲート破壊を
生じたり、最小トリガ電流Ｉｏ、最小トリガ電圧Ｖｏ以
下で使用するとトリガ失敗を生ずるおそれがあることは
よく知られている。換言すれば、ゲート破壊やトリガ失
敗を生じないようにするためには、サイリスタのゲート
点弧は図７において示す、Ｉｍ−Ｐｍ−Ｖｍ−Ｖｏ−Ｉ
ｏで囲まれた領域で使用することが必要となる。
【０００５】しかし乍ら、スイッチング素子を負荷電流
に比例して出力される変流器の２次出力によってゲート
点弧せしめる場合、例えば図７においてＣとして示すゲ
ート特性を有する素子にあっては、ゲート内部抵抗Ｒ Ｇ
が高いので、変流器の２次出力が小さくてもゲート電圧
Ｖ Ｇ は高くなり、小さい負荷電流でもゲート最大電圧Ｖ
ｍを超えてしまうおそれがある。そのため、変流比を大
きくして２次出力電流が小さくなるように選定すれば、
図７のＡとして示すゲート特性の素子にあっては最小ト
リガ電流Ｉｏ、最小トリガ電圧Ｖｏ以下になって、逆に
トリガ失敗を惹起するおそれがある。
に比例して出力される変流器の２次出力によってゲート
点弧せしめる場合、例えば図７においてＣとして示すゲ
ート特性を有する素子にあっては、ゲート内部抵抗Ｒ Ｇ
が高いので、変流器の２次出力が小さくてもゲート電圧
Ｖ Ｇ は高くなり、小さい負荷電流でもゲート最大電圧Ｖ
ｍを超えてしまうおそれがある。そのため、変流比を大
きくして２次出力電流が小さくなるように選定すれば、
図７のＡとして示すゲート特性の素子にあっては最小ト
リガ電流Ｉｏ、最小トリガ電圧Ｖｏ以下になって、逆に
トリガ失敗を惹起するおそれがある。
【０００６】このような問題を解決するため、一般的に
は過電圧、過電流制御回路を設けてゲート最大電流Ｉ
ｍ、ゲート最大電圧Ｖｍ以上の電流、電圧を制御するこ
とも考えられるが、この場合にあってもゲート特性が図
７のＢとして示す特性を有する素子においては、電力損
失が大きくなってゲート最大電力Ｐｍを超えてしまうと
いう不都合がある。
は過電圧、過電流制御回路を設けてゲート最大電流Ｉ
ｍ、ゲート最大電圧Ｖｍ以上の電流、電圧を制御するこ
とも考えられるが、この場合にあってもゲート特性が図
７のＢとして示す特性を有する素子においては、電力損
失が大きくなってゲート最大電力Ｐｍを超えてしまうと
いう不都合がある。
【０００７】こうした問題を有するため、サイリスタ個
々のゲート特性に合わせて変流比を代えたり、並列に挿
入したゲート抵抗を調整したり、また逆並列接続するサ
イリスタ相互のゲート特性を合せるために選別したりし
て、ゲート回路の製作を行う必要が生じ、多くの手間を
要し、コストの高いものになってしまうという問題を有
していた。
々のゲート特性に合わせて変流比を代えたり、並列に挿
入したゲート抵抗を調整したり、また逆並列接続するサ
イリスタ相互のゲート特性を合せるために選別したりし
て、ゲート回路の製作を行う必要が生じ、多くの手間を
要し、コストの高いものになってしまうという問題を有
していた。
【０００８】その上、負荷電流が過負荷から軽負荷まで
大幅に変動する場合、変流器の２次出力も大きく変動す
るので、上記のゲート回路ではその２次出力によって安
全にかつ的確にゲート点弧させることは困難であり、結
局、狭い負荷電流の変動範囲でしか適用できないという
欠点を有していた。更に、負荷電流のしゃ断時、異常ア
ーク等により負荷電流が急増し、その結果変流器の２次
出力電圧が高くなって磁気飽和を惹起し、ゲート電流が
消失してゲート不点弧状態となるので負荷電流を接点形
スイッチ側で大電流しゃ断することになり接点を著しく
損耗し、寿命を短くするという問題を有していた。
大幅に変動する場合、変流器の２次出力も大きく変動す
るので、上記のゲート回路ではその２次出力によって安
全にかつ的確にゲート点弧させることは困難であり、結
局、狭い負荷電流の変動範囲でしか適用できないという
欠点を有していた。更に、負荷電流のしゃ断時、異常ア
ーク等により負荷電流が急増し、その結果変流器の２次
出力電圧が高くなって磁気飽和を惹起し、ゲート電流が
消失してゲート不点弧状態となるので負荷電流を接点形
スイッチ側で大電流しゃ断することになり接点を著しく
損耗し、寿命を短くするという問題を有していた。
【０００９】本発明は上述した点にかんがみてなされた
もので、その目的とするところは、ゲート特性にバラツ
キがあっても選別したりすることなく、安定化を図って
的確にゲート点弧できるようにしたものを提供すること
にある。
もので、その目的とするところは、ゲート特性にバラツ
キがあっても選別したりすることなく、安定化を図って
的確にゲート点弧できるようにしたものを提供すること
にある。
【００１０】
【課題を解決するための手段】本発明は、上記目的を達
成するため、変流器の２次出力端とスイッチング素子の
ゲートとの間に、スイッチング素子のゲートに流れる上
記変流器の２次電流を、サイリスタのゲート内部等価抵
抗が高い場合は、高いゲート電圧で、サイリスタのゲー
ト内部等価抵抗が低い場合は、低いゲート電圧で分流す
るようにしたゲート制御回路を設けて、ゲート電流・電
圧を増加させることなく制限するようにしたものであ
る。
成するため、変流器の２次出力端とスイッチング素子の
ゲートとの間に、スイッチング素子のゲートに流れる上
記変流器の２次電流を、サイリスタのゲート内部等価抵
抗が高い場合は、高いゲート電圧で、サイリスタのゲー
ト内部等価抵抗が低い場合は、低いゲート電圧で分流す
るようにしたゲート制御回路を設けて、ゲート電流・電
圧を増加させることなく制限するようにしたものであ
る。
【００１１】
【実施例】以下、本発明の実施例を図１及び図２によっ
て説明する。図１において、１は交流電源、２は上記交
流電源１と負荷３との間に介挿されて、負荷３を開閉す
る交流開閉回路である。これは、交流電源１と負荷３と
の間に直列に接続して挿入した接点形スイッチ２ａ及び
変流器２ｂ，２ｃと、この接点形スイッチ２ａと変流器
２ｂ，２ｃの直列回路にサイリスタＴｈ１，Ｔｈ２を逆
並列に接続して並列に挿入した双方向のスイッチング素
子２ｄと、このスイッチング素子２ｄのサイリスタＴｈ
１のゲート・カソード間に出力端Ｏ１，Ｏ２をそれぞれ
接続し、入力端Ｐ１，Ｎ１に、上記変流器２ｂの２次出
力端を該出力端子間に挿入したダイオード２ｅを介して
接続して、変流器２ｂの２次出力端から負荷電流に比例
した電流が出力されてもサイリスタＴｈ１のゲート電流
ＩＧとゲート電圧ＶＧを増加させることになくゲート信
号を送出するゲート制御回路２ｆと、サイリスタＴｈ２
のゲート・カソード間に出力端Ｏ１，Ｏ２をそれぞれ接
続し、入力端Ｐ１，Ｎ１に、上記変流器２ｃの２次出力
端を交叉させて挿入したダイオード２ｇを介して接続し
て、上記ゲート制御回路２ｆと同様に形成されたゲート
制御回路２ｈとを備えて、交流電源１の例えば正の半波
で上記サイリスタＴｈ１を、又例えば負の半波で上記サ
イリスタＴｈ２をゲート点弧せしめるようになってい
る。
て説明する。図１において、１は交流電源、２は上記交
流電源１と負荷３との間に介挿されて、負荷３を開閉す
る交流開閉回路である。これは、交流電源１と負荷３と
の間に直列に接続して挿入した接点形スイッチ２ａ及び
変流器２ｂ，２ｃと、この接点形スイッチ２ａと変流器
２ｂ，２ｃの直列回路にサイリスタＴｈ１，Ｔｈ２を逆
並列に接続して並列に挿入した双方向のスイッチング素
子２ｄと、このスイッチング素子２ｄのサイリスタＴｈ
１のゲート・カソード間に出力端Ｏ１，Ｏ２をそれぞれ
接続し、入力端Ｐ１，Ｎ１に、上記変流器２ｂの２次出
力端を該出力端子間に挿入したダイオード２ｅを介して
接続して、変流器２ｂの２次出力端から負荷電流に比例
した電流が出力されてもサイリスタＴｈ１のゲート電流
ＩＧとゲート電圧ＶＧを増加させることになくゲート信
号を送出するゲート制御回路２ｆと、サイリスタＴｈ２
のゲート・カソード間に出力端Ｏ１，Ｏ２をそれぞれ接
続し、入力端Ｐ１，Ｎ１に、上記変流器２ｃの２次出力
端を交叉させて挿入したダイオード２ｇを介して接続し
て、上記ゲート制御回路２ｆと同様に形成されたゲート
制御回路２ｈとを備えて、交流電源１の例えば正の半波
で上記サイリスタＴｈ１を、又例えば負の半波で上記サ
イリスタＴｈ２をゲート点弧せしめるようになってい
る。
【００１２】そして、上記ゲート制御路回路２ｆ，２ｈ
は図２に示すように、入力端Ｐ１，Ｎ１の間に、トラン
ジスタＱのコレクタ・エミッタ間を挿入し、このトラン
ジスタＱのベースには、出力端Ｏ１，Ｏ２間に直列に挿
入した電圧検出用抵抗Ｒ１，Ｒ２の接続点を接続し、こ
の抵抗Ｒ２と出力端Ｏ２との接続点と、上記トランジス
タＱのエミッタとの間に電流検出用抵抗Ｒｓを挿入し
て、ゲート電流ＩＧが増加しようとすれば、上記トラン
ジスタＱを導通させて増大分の電流を分流させ、ゲート
電流ＩＧ、ゲート電圧ＶＧを増加させることなくゲート
信号を送出するようになっている。
は図２に示すように、入力端Ｐ１，Ｎ１の間に、トラン
ジスタＱのコレクタ・エミッタ間を挿入し、このトラン
ジスタＱのベースには、出力端Ｏ１，Ｏ２間に直列に挿
入した電圧検出用抵抗Ｒ１，Ｒ２の接続点を接続し、こ
の抵抗Ｒ２と出力端Ｏ２との接続点と、上記トランジス
タＱのエミッタとの間に電流検出用抵抗Ｒｓを挿入し
て、ゲート電流ＩＧが増加しようとすれば、上記トラン
ジスタＱを導通させて増大分の電流を分流させ、ゲート
電流ＩＧ、ゲート電圧ＶＧを増加させることなくゲート
信号を送出するようになっている。
【００１３】このゲート制御回路２ｆ，２ｈを図３に示
す等価回路によってさらに説明すると、サイリスタ（例
えばＴｈ１）のゲート内部等価抵抗ＲＧの端子間に、ト
ランジスタＱのコレクタ・エミッタと、ゲート電圧検出
用抵抗Ｒ１とＲ２を直列に接続した回路とを並列に挿入
し、上記トランジスタＱのベースに、上記抵抗Ｒ１とＲ
２の接続点を接続し、トランジスタＱのエミッタと上記
抵抗Ｒ２との間に電流検出用抵抗ＲＳを挿入し、変流器
（例えば２ｂ）の２次側は、該２次側の負荷が変動する
ことによって電圧が変動しても、変流比により１次電流
に比例した電流が２次側から出力されるため、定電流源
Ｉｃとみなすことができるので、上記トランジスタＱの
コレクタ・エミッタ間に定電流源Ｉｃが挿入された回路
として示され、変流器の２次（定電流源Ｉｃ）は１次電
流に比例した電流を流し、負荷電圧ＶＧの大きさに関係
なく電流が流れる。
す等価回路によってさらに説明すると、サイリスタ（例
えばＴｈ１）のゲート内部等価抵抗ＲＧの端子間に、ト
ランジスタＱのコレクタ・エミッタと、ゲート電圧検出
用抵抗Ｒ１とＲ２を直列に接続した回路とを並列に挿入
し、上記トランジスタＱのベースに、上記抵抗Ｒ１とＲ
２の接続点を接続し、トランジスタＱのエミッタと上記
抵抗Ｒ２との間に電流検出用抵抗ＲＳを挿入し、変流器
（例えば２ｂ）の２次側は、該２次側の負荷が変動する
ことによって電圧が変動しても、変流比により１次電流
に比例した電流が２次側から出力されるため、定電流源
Ｉｃとみなすことができるので、上記トランジスタＱの
コレクタ・エミッタ間に定電流源Ｉｃが挿入された回路
として示され、変流器の２次（定電流源Ｉｃ）は１次電
流に比例した電流を流し、負荷電圧ＶＧの大きさに関係
なく電流が流れる。
【００１４】トランジスタＱはベース・エミッタ間電圧
ＶＢＥがベースオン電圧（例えば０．７Ｖ）を超えると
ベース電流が流れ始める。図３で抵抗ＲＳとＲ１，Ｒ２
との関係をＲＳ＜＜Ｒ１，Ｒ２に選定しておけば、抵抗
Ｒ１，Ｒ２に流れる電流はゲート内部等価抵抗ＲＧに流
れる電流ＩＧに比してきわめて小さくなり無視すること
ができ、従ってベース・エミッタ電圧ＶＢＥは ＶＢＥ＝ＩＧ・ＲＳ＋ＶＧ・Ｒ２／（Ｒ１＋Ｒ２）………（１） の関係になり、ＶＢＥがベースオン電圧（例えば０．７
Ｖ）を超えると、トランジスタＱが導通してコレクタ・
エミッタ間に電流ＩＱが流れ、定電流電源Ｉｃから流れ
る電流ＩＳは ＩＳ＝ＩＱ＋ＩＧ………（２） の関係になる。即ち、上記（１）式で決まるＩＧ，ＶＧ
以上の電流、電圧をサイリスタのゲートに供給しようと
ＩＳが増大してもその増大分はトランジスタＱに流れる
電流ＩＱになり、上記ＩＧは増加しない。従って上記Ｖ
Ｇも増加しないことになる。
ＶＢＥがベースオン電圧（例えば０．７Ｖ）を超えると
ベース電流が流れ始める。図３で抵抗ＲＳとＲ１，Ｒ２
との関係をＲＳ＜＜Ｒ１，Ｒ２に選定しておけば、抵抗
Ｒ１，Ｒ２に流れる電流はゲート内部等価抵抗ＲＧに流
れる電流ＩＧに比してきわめて小さくなり無視すること
ができ、従ってベース・エミッタ電圧ＶＢＥは ＶＢＥ＝ＩＧ・ＲＳ＋ＶＧ・Ｒ２／（Ｒ１＋Ｒ２）………（１） の関係になり、ＶＢＥがベースオン電圧（例えば０．７
Ｖ）を超えると、トランジスタＱが導通してコレクタ・
エミッタ間に電流ＩＱが流れ、定電流電源Ｉｃから流れ
る電流ＩＳは ＩＳ＝ＩＱ＋ＩＧ………（２） の関係になる。即ち、上記（１）式で決まるＩＧ，ＶＧ
以上の電流、電圧をサイリスタのゲートに供給しようと
ＩＳが増大してもその増大分はトランジスタＱに流れる
電流ＩＱになり、上記ＩＧは増加しない。従って上記Ｖ
Ｇも増加しないことになる。
【００１５】ここで上記（１）式をＶＢＥで除すと、 〔ＶＧ・Ｒ２／ＶＢＥ（Ｒ１＋Ｒ２）〕＋〔ＩＧ・ＲＳ／ＶＢＥ〕＝１…（３） となり、この（３）式よりたとえば、ゲート制御回路２
ｆではＩ Ｇ とＶ Ｇ の領域は、２次電流が正の半波整流さ
れているから（３）式を満たすＶＧ，ＩＧの範囲は ０
≦Ｖ Ｇ ≦Ｖ ＢＥ （Ｒ １ ＋Ｒ ２ ）／Ｒ ２ ， ０≦Ｉ Ｇ ≦Ｖ
ＢＥ／Ｒ Ｓ となることからゲート最大電流Ｉｍ，ゲート
最大電圧Ｖｍは ＶＢＥ（Ｒ１＋Ｒ２）／Ｒ２＝Ｖｍ，ＶＢＥ／ＲＳ＝Ｉｍ………（４） として表すことができる。今、ここでＶＢＥを０．７Ｖ
として上記（４）式に代入すると、 ０．７（Ｒ１＋Ｒ２）／Ｒ２＝Ｖｍ，０．７／ＲＳ＝Ｉｍ………（５） となり、サイリスタＴｈ１，Ｔｈ２のゲート特性からゲ
ート最大電流Ｉｍ，ゲート最大電圧Ｖｍを設定すれば、
抵抗ＲＳ，Ｒ１，Ｒ２が定まることになる。
ｆではＩ Ｇ とＶ Ｇ の領域は、２次電流が正の半波整流さ
れているから（３）式を満たすＶＧ，ＩＧの範囲は ０
≦Ｖ Ｇ ≦Ｖ ＢＥ （Ｒ １ ＋Ｒ ２ ）／Ｒ ２ ， ０≦Ｉ Ｇ ≦Ｖ
ＢＥ／Ｒ Ｓ となることからゲート最大電流Ｉｍ，ゲート
最大電圧Ｖｍは ＶＢＥ（Ｒ１＋Ｒ２）／Ｒ２＝Ｖｍ，ＶＢＥ／ＲＳ＝Ｉｍ………（４） として表すことができる。今、ここでＶＢＥを０．７Ｖ
として上記（４）式に代入すると、 ０．７（Ｒ１＋Ｒ２）／Ｒ２＝Ｖｍ，０．７／ＲＳ＝Ｉｍ………（５） となり、サイリスタＴｈ１，Ｔｈ２のゲート特性からゲ
ート最大電流Ｉｍ，ゲート最大電圧Ｖｍを設定すれば、
抵抗ＲＳ，Ｒ１，Ｒ２が定まることになる。
【００１６】このようにして、抵抗ＲＳ，Ｒ１，Ｒ２を
選定すれば、ゲート制御回路２ｆ，２ｈは、２次電流が
増大するとベース・エミッタ間電圧ＶＢＥ もそれにつれ
て増大し、やがてベースオン電圧になると、ベースオン
電圧（例えば０．７Ｖ）を超えないようにトランジスタ
Ｑが導通してベース・エミッタ間電圧ＶＢＥをベースオ
ン電圧（例えば０．７Ｖ）に保つようにトランジスタＱ
に２次電流から分流された電流ＩＱが流れる。従って、
上記（３）式に上記（４）式を代入すると、上記（３）
式は （ＶＧ／Ｖｍ）＋（ＩＧ／Ｉｍ）＝１………（６） と示すことができ、このゲート制御回路に適用された、
サイリスタのＶ Ｇ とＩ Ｇ の特性は図７に点線で示すよう
に、ＩｍとＶｍとを直線で結んだ特性となる。即ち、こ
のゲート制御回路において、２次電流が増大しＶ ＢＥ が
ベースオン電圧になると、この時図７に示すサイリスタ
Ａ，Ｂ，ＣのＶ Ｇ ，Ｉ Ｇ は、図７に点線で示す（６）式
の直線と各サイリスタの特性曲線との交点で示される。
即ち、ゲート内部等価抵抗が低いサイリスタＡの場合
は、ゲート電圧Ｖ Ｇ は低 く、ゲート内部抵抗が高いサイ
リスタＣの場合は、ゲート電圧Ｖ Ｇ が高くなり、ゲート
内部等価抵抗がＡ，Ｃの中間のサイリスタＢの場合は、
ゲート電圧Ｖ Ｇ はＡ，Ｃの中間の電圧になる。 そして、
更に、２次電流が増大しＶ ＢＥ がベースオン電圧を越え
ると、２次電流はトランジスタＱ側に分流されるので、
各サイリスタのＶ Ｇ ，Ｉ Ｇ は、交点のＶ Ｇ ，Ｉ Ｇ で示さ
れる値以上には増大しない。 そのため、各サイリスタは
Ｖ Ｇ ，Ｉ Ｇ の増大によるゲート破壊を生じない。 なお、
Ｖ ＢＥ がベースオン電圧以下の場合は上記（６）式は （Ｖ Ｇ ／Ｖｍ）＋（Ｉ Ｇ ／Ｉｍ）＜１………（６） ’となり、各サイリスタのＶ Ｇ ，Ｉ Ｇ は、図７の点線で示
され直線より下の領域での各サイリスタの特性曲線で示
されるＶ Ｇ ，Ｉ Ｇ の値となり、２次電流は分流されるこ
となく、サイリスタのゲート側へ全量流れる。
選定すれば、ゲート制御回路２ｆ，２ｈは、２次電流が
増大するとベース・エミッタ間電圧ＶＢＥ もそれにつれ
て増大し、やがてベースオン電圧になると、ベースオン
電圧（例えば０．７Ｖ）を超えないようにトランジスタ
Ｑが導通してベース・エミッタ間電圧ＶＢＥをベースオ
ン電圧（例えば０．７Ｖ）に保つようにトランジスタＱ
に２次電流から分流された電流ＩＱが流れる。従って、
上記（３）式に上記（４）式を代入すると、上記（３）
式は （ＶＧ／Ｖｍ）＋（ＩＧ／Ｉｍ）＝１………（６） と示すことができ、このゲート制御回路に適用された、
サイリスタのＶ Ｇ とＩ Ｇ の特性は図７に点線で示すよう
に、ＩｍとＶｍとを直線で結んだ特性となる。即ち、こ
のゲート制御回路において、２次電流が増大しＶ ＢＥ が
ベースオン電圧になると、この時図７に示すサイリスタ
Ａ，Ｂ，ＣのＶ Ｇ ，Ｉ Ｇ は、図７に点線で示す（６）式
の直線と各サイリスタの特性曲線との交点で示される。
即ち、ゲート内部等価抵抗が低いサイリスタＡの場合
は、ゲート電圧Ｖ Ｇ は低 く、ゲート内部抵抗が高いサイ
リスタＣの場合は、ゲート電圧Ｖ Ｇ が高くなり、ゲート
内部等価抵抗がＡ，Ｃの中間のサイリスタＢの場合は、
ゲート電圧Ｖ Ｇ はＡ，Ｃの中間の電圧になる。 そして、
更に、２次電流が増大しＶ ＢＥ がベースオン電圧を越え
ると、２次電流はトランジスタＱ側に分流されるので、
各サイリスタのＶ Ｇ ，Ｉ Ｇ は、交点のＶ Ｇ ，Ｉ Ｇ で示さ
れる値以上には増大しない。 そのため、各サイリスタは
Ｖ Ｇ ，Ｉ Ｇ の増大によるゲート破壊を生じない。 なお、
Ｖ ＢＥ がベースオン電圧以下の場合は上記（６）式は （Ｖ Ｇ ／Ｖｍ）＋（Ｉ Ｇ ／Ｉｍ）＜１………（６） ’となり、各サイリスタのＶ Ｇ ，Ｉ Ｇ は、図７の点線で示
され直線より下の領域での各サイリスタの特性曲線で示
されるＶ Ｇ ，Ｉ Ｇ の値となり、２次電流は分流されるこ
となく、サイリスタのゲート側へ全量流れる。
【００１７】従って、上記変流器２ｂ，２ｃの変流比
を、負荷電流の最小値で最小トリガ電流Ｉｏを確保する
よう設定しておけば、トリガ失敗を生じることもなく、
更に大電流になっても（例えば短絡電流や突入電流等）
変流器の２次電流ＩＳはゲート制御回路２ｆ、２ｈのト
ランジスタＱ側へ分流されるので、その結果ゲート電流
ＩＧ が制限され、従って、Ｖ Ｇ も制限されゲート破壊を
生じることがない。
を、負荷電流の最小値で最小トリガ電流Ｉｏを確保する
よう設定しておけば、トリガ失敗を生じることもなく、
更に大電流になっても（例えば短絡電流や突入電流等）
変流器の２次電流ＩＳはゲート制御回路２ｆ、２ｈのト
ランジスタＱ側へ分流されるので、その結果ゲート電流
ＩＧ が制限され、従って、Ｖ Ｇ も制限されゲート破壊を
生じることがない。
【００１８】次にその動作について説明する。先ず、接
点形スイッチ２ａが投入されると、交流電源１から負荷
３に電力が供給される。これにより、変流器２ｂ，２ｃ
は、その２次側からダイオード２ｅ，２ｇを介してゲー
ト制御回路２ｆ，２ｈにそれぞれ負荷電流（即ち１次電
流）に比例した電流が半波毎に出力される。ゲート制御
回路２ｆは、ダイオード２ｅが半波整流して出力する入
力の例えば正の半波をうけてゲート信号をサイリスタＴ
ｈ１に送出する。またゲート制御回路２ｈも上記２ｆと
同様、例えば負の半波をうけてゲート信号をサイリスタ
Ｔｈ２に送出する。
点形スイッチ２ａが投入されると、交流電源１から負荷
３に電力が供給される。これにより、変流器２ｂ，２ｃ
は、その２次側からダイオード２ｅ，２ｇを介してゲー
ト制御回路２ｆ，２ｈにそれぞれ負荷電流（即ち１次電
流）に比例した電流が半波毎に出力される。ゲート制御
回路２ｆは、ダイオード２ｅが半波整流して出力する入
力の例えば正の半波をうけてゲート信号をサイリスタＴ
ｈ１に送出する。またゲート制御回路２ｈも上記２ｆと
同様、例えば負の半波をうけてゲート信号をサイリスタ
Ｔｈ２に送出する。
【００１９】これを、ゲートにうけたサイリスタＴｈ１
（またはＴｈ２）は接合部が局部から順次全体へと拡が
って導通状態となるが、接点形スイッチ２ａの接点間電
圧降下に比してサイリスタＴｈ１，Ｔｈ２のアノード・
カソード間電圧の方が高いので、サイリスタは負荷電流
を通電することなく導通状態で待機していることにな
る。
（またはＴｈ２）は接合部が局部から順次全体へと拡が
って導通状態となるが、接点形スイッチ２ａの接点間電
圧降下に比してサイリスタＴｈ１，Ｔｈ２のアノード・
カソード間電圧の方が高いので、サイリスタは負荷電流
を通電することなく導通状態で待機していることにな
る。
【００２０】次いで、接点形スイッチ２ａを開極する
と、その接点間にアークが発生し、これによって発生し
たアーク電圧が上記サイリスタＴｈ１，Ｔｈ２のアノー
ド・カソード間に印加されるので、負荷電流は、既に導
通状態で待機しているサイリスタ（例えばＴｈ１）に転
流し、１→２の２ｄ→３の経路で流れることになる。こ
のため、上記接点間に発生したアークは瞬時的に消失す
るとともに、接点形スイッチは殆ど無アークで開極する
ことになる。そして、上記接点形スイッチの開極ととも
に、負荷電流はサイリスタ側に転流するので、上記接点
形スイッチ２ａの２次電流も消滅し、従ってゲート信号
が停止するのでサイリスタ側に転流した負荷電流の交流
の零点でオフして、しゃ断される。
と、その接点間にアークが発生し、これによって発生し
たアーク電圧が上記サイリスタＴｈ１，Ｔｈ２のアノー
ド・カソード間に印加されるので、負荷電流は、既に導
通状態で待機しているサイリスタ（例えばＴｈ１）に転
流し、１→２の２ｄ→３の経路で流れることになる。こ
のため、上記接点間に発生したアークは瞬時的に消失す
るとともに、接点形スイッチは殆ど無アークで開極する
ことになる。そして、上記接点形スイッチの開極ととも
に、負荷電流はサイリスタ側に転流するので、上記接点
形スイッチ２ａの２次電流も消滅し、従ってゲート信号
が停止するのでサイリスタ側に転流した負荷電流の交流
の零点でオフして、しゃ断される。
【００２１】上記動作において、接点形スイッチの開極
時、異常に大きなアークが発生することによる負荷電流
の急増が原因で、ゲート制御回路２ｆ，２ｈのトランジ
スタＱのベース・エミッタ間電圧Ｖ ＢＥ が増加し、ベー
スオン電圧を超えようとすると、トランジスタＱのコレ
クタとエミッタ間が導通し、トランジスタＱ側に２次電
流が分流するのでゲート電流ＩＧを増加させることなく
制限する（従ってゲート電圧ＶＧも増加しない）。この
ように異常アーク等の大電流の負荷電流が流れて変流器
の２次電流が増加しても、ゲート制御回路２ｆ，２ｈの
トランジスタＱが負担してゲート電流を制限し（図４
（Ｂ）２次電流）、かつゲート電圧ＶＧはゲート最大電
圧Ｖｍ以下に制限されるので（図４（Ｂ）２次電圧）、
変流器２ｂ，２ｃは飽和することがない。そのため、図
４（Ａ）で示すように、２次電圧が上昇して変流器が飽
和し、２次電圧が零となり、これにより２次電流が零と
なって、ゲート不点弧状態になることなく大電流の負荷
電流を的確に接点形スイッチからスイッチング素子へ転
流することができる。
時、異常に大きなアークが発生することによる負荷電流
の急増が原因で、ゲート制御回路２ｆ，２ｈのトランジ
スタＱのベース・エミッタ間電圧Ｖ ＢＥ が増加し、ベー
スオン電圧を超えようとすると、トランジスタＱのコレ
クタとエミッタ間が導通し、トランジスタＱ側に２次電
流が分流するのでゲート電流ＩＧを増加させることなく
制限する（従ってゲート電圧ＶＧも増加しない）。この
ように異常アーク等の大電流の負荷電流が流れて変流器
の２次電流が増加しても、ゲート制御回路２ｆ，２ｈの
トランジスタＱが負担してゲート電流を制限し（図４
（Ｂ）２次電流）、かつゲート電圧ＶＧはゲート最大電
圧Ｖｍ以下に制限されるので（図４（Ｂ）２次電圧）、
変流器２ｂ，２ｃは飽和することがない。そのため、図
４（Ａ）で示すように、２次電圧が上昇して変流器が飽
和し、２次電圧が零となり、これにより２次電流が零と
なって、ゲート不点弧状態になることなく大電流の負荷
電流を的確に接点形スイッチからスイッチング素子へ転
流することができる。
【００２２】上記実施例において、双方向のスイッチン
グ素子２ｄは、サイリスタＴｈ１，Ｔｈ２を逆並列接続
して形成するように説明したが、これに代って図５に示
すように、トライアックを用いてもよく、この場合は変
流器とゲート制御回路を１個で形成できる。なお図５は
トライアックをいわゆる負ゲート電流ドライブ方式で示
したものである。
グ素子２ｄは、サイリスタＴｈ１，Ｔｈ２を逆並列接続
して形成するように説明したが、これに代って図５に示
すように、トライアックを用いてもよく、この場合は変
流器とゲート制御回路を１個で形成できる。なお図５は
トライアックをいわゆる負ゲート電流ドライブ方式で示
したものである。
【００２３】
【発明の効果】本発明はゲート制御回路を具備した接点
形スイッチを、負荷電流が通電されている状態で開極し
ても、開極と同時に負荷電流をスイッチング素子に転流
させることができるので、接点間のアーク発生が抑制で
き、アークによる接点の損耗を防止して装置の長寿命化
を図ることができるのは勿論、変流器の２次出力端に、
２次電流が増加してもスイッチング素子に印加されるゲ
ート電圧・電流を制限できるよう、２次電流を分流する
ゲート制御回路を設けたので、スイッチング素子をきわ
めて大きい負荷電流までスイッチング素子を破壊させる
ことなく、かつゲート点弧状態を保つことができる。
形スイッチを、負荷電流が通電されている状態で開極し
ても、開極と同時に負荷電流をスイッチング素子に転流
させることができるので、接点間のアーク発生が抑制で
き、アークによる接点の損耗を防止して装置の長寿命化
を図ることができるのは勿論、変流器の２次出力端に、
２次電流が増加してもスイッチング素子に印加されるゲ
ート電圧・電流を制限できるよう、２次電流を分流する
ゲート制御回路を設けたので、スイッチング素子をきわ
めて大きい負荷電流までスイッチング素子を破壊させる
ことなく、かつゲート点弧状態を保つことができる。
【００２４】また、負荷電流が小さい場合にあっても変
流器の変流比を最小トリガ電流Ｉ ０ に対応できる比に設
定しているので点弧失敗を生ずることなく、スイッチン
グ素子をゲート点弧させることができる。
流器の変流比を最小トリガ電流Ｉ ０ に対応できる比に設
定しているので点弧失敗を生ずることなく、スイッチン
グ素子をゲート点弧させることができる。
【００２５】しかも、上記変流比の場合は、負荷電流が
大きいと、２次電流も大きくなるが、やはり、ゲート制
御回路により２次電流を分流し、ゲート電圧をその最大
電圧以下に制限するため、大電流が流れても変流器を飽
和させることもなく、大電流しや断も的確に行うことが
できる。
大きいと、２次電流も大きくなるが、やはり、ゲート制
御回路により２次電流を分流し、ゲート電圧をその最大
電圧以下に制限するため、大電流が流れても変流器を飽
和させることもなく、大電流しや断も的確に行うことが
できる。
【００２６】更にまた、スイッチング素子のゲート特性
のバラツキを考慮することなく、構成することができる
ので、ゲート抵抗を調整したり、ゲート特性を一々合わ
せたりすることも不要となって手間を大幅に軽減し、ゲ
ート回路の製作をきわめて容易に行うことができる。し
かも、制御電源を用いることなく構成することができる
ので、高圧回路、大電流回路に適用することができる。
のバラツキを考慮することなく、構成することができる
ので、ゲート抵抗を調整したり、ゲート特性を一々合わ
せたりすることも不要となって手間を大幅に軽減し、ゲ
ート回路の製作をきわめて容易に行うことができる。し
かも、制御電源を用いることなく構成することができる
ので、高圧回路、大電流回路に適用することができる。
【図１】本発明の実施例を示すブロック図である。
【図２】図１のゲート制御回路の回路図である。
【図３】図２の等価回路図である。
【図４】図２の動作を説明する波形図である。
【図５】本発明の他の実施例を示すブロック図である。
【図６】従来例を示すブロック図である。
【図７】サイリスタのゲート特性説明図である。
【符号の説明】 １ 交流電源 ２ 開閉回路 ２ａ 接点形スイッチ ２ｂ，２ｃ 変流器 ２ｄ スイッチング素子 ２ｆ，２ｈ ゲート制御回路 Ｔｈ１，Ｔｈ２ サイリスタ Ｔｈ トライアック Ｑ トランジスタ Ｒ１，Ｒ２ 電圧検出用抵抗 ＲＳ 電流検出用抵抗
Claims (1)
- 【請求項１】 交流電源と負荷との間に、接点形スイッ
チと変流器を直列に挿入すると共に、双方向のスイッチ
ング素子を上記接点形スイッチと変流器の直列回路に並
列に挿入し、このスイッチング素子を上記変流器の２次
出力でゲート点弧せしめるようにした交流負荷開閉装置
において、上記変流器の２次出力端とスイッチング素子
のゲートとの間に、スイッチング素子のゲートに流れる
上記変流器の２次電流を、サイリスタのゲート内部等価
抵抗が高い場合は、高いゲート電圧で、サイリスタのゲ
ート内部等価抵抗が低い場合は、低いゲート電圧で分流
するようにしたゲート制御回路を介設したことを特徴と
する交流負荷開閉装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3354627A JP2687061B2 (ja) | 1991-12-18 | 1991-12-18 | 交流負荷開閉装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3354627A JP2687061B2 (ja) | 1991-12-18 | 1991-12-18 | 交流負荷開閉装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05174675A JPH05174675A (ja) | 1993-07-13 |
| JP2687061B2 true JP2687061B2 (ja) | 1997-12-08 |
Family
ID=18438838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3354627A Expired - Fee Related JP2687061B2 (ja) | 1991-12-18 | 1991-12-18 | 交流負荷開閉装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2687061B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6919486B2 (ja) * | 2017-10-11 | 2021-08-18 | 株式会社明電舎 | 直流遮断装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5012545A (ja) * | 1973-06-08 | 1975-02-08 | ||
| JPS5141417A (en) * | 1974-10-07 | 1976-04-07 | Toshio Yamada | Mirio * mizumushinokusuri * |
| JPS59163724A (ja) * | 1983-03-08 | 1984-09-14 | 林原 健 | 交流電流の導通・遮断装置 |
| JPS63917A (ja) * | 1986-06-18 | 1988-01-05 | 日本碍子株式会社 | 無接点開閉器 |
-
1991
- 1991-12-18 JP JP3354627A patent/JP2687061B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05174675A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0630533B1 (en) | A short-circuit limiting protector | |
| US3600664A (en) | Overcurrent protection for solid-state voltage regulator | |
| US3956670A (en) | Circuit interrupter circuit including improved control | |
| US4914560A (en) | Protection circuit for switching mode power supply circuit | |
| JPH0850518A (ja) | 過電流保護装置 | |
| US4240123A (en) | Power breaker system | |
| US4736264A (en) | Primary switched-mode power supply unit | |
| US3461378A (en) | Voltage regulating circuits with over-voltage and/or over-current protection | |
| JP2687061B2 (ja) | 交流負荷開閉装置 | |
| GB1589663A (en) | Power supply circuits | |
| US3809962A (en) | Ground current powered ground fault protector | |
| US4386384A (en) | Fault responsive protective device | |
| US3535592A (en) | Rapidly operating solid state electronic switch with parallel tripping path | |
| JPH06153382A (ja) | スイッチング電源の保護回路 | |
| US4740723A (en) | Semiconductor switch | |
| US3256448A (en) | Protection circuit of a transistor type direct current constant voltage device | |
| JPH04334898A (ja) | 調光装置 | |
| KR910004022Y1 (ko) | 스위칭용 전원(smps)의 과전류 보호회로 | |
| SU1325444A1 (ru) | Источник питани с комплексной защитой | |
| JPH06318824A (ja) | 電力制御部保護装置 | |
| KR930001376Y1 (ko) | 저 전력손실 전원쇼트 보호회로 | |
| KR100483932B1 (ko) | 감도 조정 기능을 갖는 과부하 차단기 | |
| KR950003488Y1 (ko) | 돌입 전류(Inrush current)제한회로 | |
| JPH1169797A (ja) | 直流電源装置 | |
| SU1097989A1 (ru) | Источник питани с защитой |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |