JP2686448B2 - Etching mask fabrication method - Google Patents
Etching mask fabrication methodInfo
- Publication number
- JP2686448B2 JP2686448B2 JP19559488A JP19559488A JP2686448B2 JP 2686448 B2 JP2686448 B2 JP 2686448B2 JP 19559488 A JP19559488 A JP 19559488A JP 19559488 A JP19559488 A JP 19559488A JP 2686448 B2 JP2686448 B2 JP 2686448B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- mask
- layer
- present
- etching mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は主として反応性イオンエッチング（RIE），
反応性イオンビームエッチング（RIBE）等に用いるエッ
チング用マスクの作製方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention mainly relates to reactive ion etching (RIE),
The present invention relates to a method for manufacturing an etching mask used for reactive ion beam etching (RIBE) or the like.
一般に反応性イオンエッチング、反応性イオンビーム
エッチング等では使用するマスクの形状がエッチング形
状に及ぼす影響が極めて大きいことが知られている。It is generally known that in reactive ion etching, reactive ion beam etching, etc., the shape of a mask used has a great influence on the etching shape.
このためマスクは通常その端面を出来るだけ垂直に近
く形成し、またエッチング耐性を高めるために厚さを大
きくし、高温で焼成することが行なわれている。For this reason, the mask is usually formed by forming its end surface as vertical as possible, and increasing the thickness to increase the etching resistance, and baking at a high temperature.
しかしながらフォトリソグラフィ用レジスト（例えば
AZ−1350J）をマスク材として用いた場合、第２図
（イ）に示す如くエッチング対象物である基板11上にパ
ターニングしてマスク層12を形成したとき、その形成膜
厚、或いはその端面の垂直性に限界があり、しかも高温
で焼成すると第２図（ロ）に示す如く端面が著しく丸み
を帯び正確なエッチングが出来なくなる。However, photolithography resist (eg
When AZ-1350J) is used as a mask material, when a mask layer 12 is formed by patterning on a substrate 11 which is an etching target, as shown in FIG. There is a limit to the verticality, and when firing at a high temperature, the end face becomes extremely rounded as shown in FIG. 2B, and accurate etching cannot be performed.
この対策として従来にあっては第３図（イ）〜（ハ）
に示す方法が提案されている（J.Vac.Sci.Technol B3
（１）402頁）。第３図（イ）〜（ハ）は従来方法の主
要な工程説明図であり、先ず第３図（イ）に示す如くエ
ッチング対象物である基板21にマスク材としてレジスト
材AZ1350J層22a/Ti層22b/レジスト材AZ1350J層22cをこ
の順序で３層に積層し、最下層のAZ1350J層22aはこれを
高温で焼成しておく。第３図（ロ）に示す如く最上層の
AZ1350J層22cをマスクとしてCl2ガスプラズマを用いて
反応性イオンビームエッチング法によって中間層である
Ti層22bをエッチングし、次いでこのTi層22bをマスクと
して第３図（ハ）に示す如くO2ガスプラズマを用いた反
応性イオンエッチング法で最下層のAZ1450J層22aをエッ
チングする。そしてこのようにして形成されたAZ1350J
層22a、Ti層22bをマスクとして基板21をエッチングする
こととし、マスクとしての端部の垂直性，エッチング耐
性を高めるようになっている。As a countermeasure against this, in the past, Fig. 3 (a) to (c)
The method shown in is proposed (J.Vac.Sci.Technol B3
(1) Page 402). 3A to 3C are explanatory views of main steps of the conventional method. First, as shown in FIG. 3A, a resist material AZ1350J layer 22a / Ti is used as a mask material on a substrate 21 which is an etching object. The layer 22b / resist material AZ1350J layer 22c is laminated in this order into three layers, and the lowermost AZ1350J layer 22a is baked at a high temperature. As shown in Fig. 3 (b),
AZ1350J is an intermediate layer by reactive ion beam etching using Cl 2 gas plasma with layer 22c as a mask
The Ti layer 22b is etched, and then the lowermost AZ1450J layer 22a is etched by the reactive ion etching method using O 2 gas plasma as shown in FIG. 3C with the Ti layer 22b as a mask. And the AZ1350J formed in this way
The substrate 21 is etched by using the layer 22a and the Ti layer 22b as a mask to enhance the verticality and etching resistance of the end portion as a mask.
ところでこのような方法ではフォトリソグラフィ工
程,Cl2ガスプラズマ反応性イオンビームエッチング工
程、Tiの蒸着工程、O2ガスプラズマイオンビームエッチ
ング工程等を必要とし工数が多く煩わしいという問題が
あった。By the way, such a method requires a photolithography process, a Cl 2 gas plasma reactive ion beam etching process, a Ti vapor deposition process, an O 2 gas plasma ion beam etching process, and the like, and there is a problem that the number of steps is large and cumbersome.
本発明はかかる事情に鑑みなされたものであって、そ
の目的とするところはエッチング耐性，垂直性に優れた
マスクを作製することを目的としている。The present invention has been made in view of such circumstances, and an object of the present invention is to produce a mask having excellent etching resistance and verticality.
本発明に係るエッチングマスクは、エッチング対象物
に第１のマスク材をパターニングした後、エッチングを
施す工程と、形成されたエッチング領域内に第２のマス
ク材を充填し、これを焼成する工程とを含む。The etching mask according to the present invention comprises a step of patterning a first mask material on an object to be etched and then etching, and a step of filling a second mask material in the formed etching region and baking the second mask material. including.
本発明にあってはこれによって、端面の垂直性、エッ
チング耐性を容易に得ることが可能となる。In the present invention, this makes it possible to easily obtain verticality of the end face and etching resistance.
以下本発明をその実施例を示す図面に基づき具体的に
説明する。第１図は本発明によるマスクの作製過程を示
す工程説明図であり、先ず第１図（イ）に示す如くエッ
チング対象である例えばGaAs基板１上に、フォトリソグ
ラフィ用のレジストである例えばAZ1350J等のレジスト
層２を幅１μｍ程度の間隔でパターニングする。次にこ
のレジスト層２を焼成することなくこのレジスト層２を
マスクとしてCl2ガスプラズマを用いたイオンビームエ
ッチング法によってGaAs基板１に所定のパターン、例え
ば凹溝1a（深さ２μｍ程度）をエッチング形成する。レ
ジスト層２に焼成を施さないのはエッチング深さが３μ
ｍ程度迄では焼成しないでも十分なエッチング耐性が得
られるからである。従ってエッチング深さがこれ以上の
場合は必要に応じて焼成してもよいことは勿論である。Hereinafter, the present invention will be described in detail with reference to the drawings showing the embodiments. FIG. 1 is a process explanatory view showing a mask manufacturing process according to the present invention. First, as shown in FIG. 1 (a), a resist for photolithography, for example, AZ1350J or the like is formed on a GaAs substrate 1 which is an etching target. The resist layer 2 is patterned at intervals of about 1 μm in width. Next, a predetermined pattern, for example, a groove 1a (about 2 μm in depth) is etched on the GaAs substrate 1 by an ion beam etching method using Cl 2 gas plasma without using the resist layer 2 as a mask and by using the resist layer 2 as a mask. Form. If the resist layer 2 is not baked, the etching depth is 3μ.
This is because sufficient etching resistance can be obtained without firing up to about m. Therefore, of course, when the etching depth is more than this, firing may be carried out as necessary.
そして第１図（ハ）に示す如くレジスト層２を除去し
た後、再びAZ1350J等のレジスト層３を塗布し、現像す
るが、このときGaAs基板１にエッチング形成した凹溝1a
内に充填されているレジスト層３はそのまま残るように
現像を行う。Then, after removing the resist layer 2 as shown in FIG. 1C, the resist layer 3 such as AZ1350J is applied again and developed. At this time, the groove 1a formed by etching on the GaAs substrate 1 is formed.
Development is performed so that the resist layer 3 filled therein remains as it is.
その後、このレジスト層３を高温で焼成して凹溝1a内
のレジストのエッチング耐性を高め、これをマスクとし
て第１図（ニ）に示す如く、Cl2ガスプラズマを用いた
反応性イオンビームエッチングによりGaAs基板１をエッ
チングする。Then, the resist layer 3 is baked at a high temperature to enhance the etching resistance of the resist in the concave groove 1a, and using this as a mask, reactive ion beam etching using Cl 2 gas plasma as shown in FIG. 1 (d). The GaAs substrate 1 is etched by.
これによってエッチング耐性が大きく、しかも側面の
垂直性に優れたマスクが形成され、GaAs基板１に対しエ
ッチングを施したとき、エッチング断面における側面の
垂直性の高いエッチングを施すことが可能となる。As a result, a mask having high etching resistance and excellent verticality on the side surface is formed, and when the GaAs substrate 1 is etched, it is possible to perform etching with high verticality on the side surface in the etching cross section.
なお、上述の実施例はGaAs基板１をエッチング対象物
として、このGaAs基板１上にマスクを形成する場合につ
いて説明したが、何らこれに限るものではなく各種の基
板、その他の層をエッチング対象物とする場合には適用
し得ることは勿論である。In the above-described embodiment, the GaAs substrate 1 is used as an etching target, and a mask is formed on the GaAs substrate 1. However, the present invention is not limited to this, and various substrates and other layers may be etched. Of course, it can be applied in the case.
以上の如く本発明方法にあってはエッチングによって
エッチング対象物に形成したエッチング領域内にマスク
材を施して高温焼成し、この焼成物をマスクするから、
垂直性に優れることは勿論、イオン等に対するエッチン
グ耐性に優れたマスクを得ることが出来る等本発明は優
れた効果を奏するものである。As described above, in the method of the present invention, since a mask material is applied in the etching region formed on the etching target object by etching and high-temperature firing is performed, the fired product is masked,
The present invention has excellent effects such as obtaining a mask excellent not only in verticality but also in etching resistance against ions and the like.
第１図（イ）〜（ニ）は本発明方法の主要な工程説明
図、第２図（イ），（ロ）は一般的なレジスト層の説明
図、第３図（イ）〜（ハ）は従来方法の主要な工程説明
図である。1 (a) to 1 (d) are explanatory views of main steps of the method of the present invention, FIGS. 2 (a) and 2 (b) are explanatory views of a general resist layer, and FIGS. 3 (a) to 3 (c). [Fig. 3] is an explanatory view of main steps of a conventional method.
Claims (1)
スクを作製する方法において、 エッチング対象物に第１のマスク材をパターニングした
後、前記エッチング対象物にエッチングを施す工程と、 形成されたエッチング領域内に第２のマスク材を充填
し、これを焼成する工程と を含むことを特徴とするエッチングマスクの作製方法。1. A method for producing a mask for etching on the surface of an etching object, which comprises: patterning a first mask material on the etching object; then etching the etching object; and the formed etching region. A step of filling the inside with a second mask material and firing the second mask material.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19559488A JP2686448B2 (en) | 1988-08-04 | 1988-08-04 | Etching mask fabrication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19559488A JP2686448B2 (en) | 1988-08-04 | 1988-08-04 | Etching mask fabrication method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0244723A JPH0244723A (en) | 1990-02-14 |
| JP2686448B2 true JP2686448B2 (en) | 1997-12-08 |
Family
ID=16343747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19559488A Expired - Fee Related JP2686448B2 (en) | 1988-08-04 | 1988-08-04 | Etching mask fabrication method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2686448B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7026099B2 (en) | 2002-04-24 | 2006-04-11 | Kabushiki Kaisha Toshiba | Pattern forming method and method for manufacturing semiconductor device |
-
1988
- 1988-08-04 JP JP19559488A patent/JP2686448B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7026099B2 (en) | 2002-04-24 | 2006-04-11 | Kabushiki Kaisha Toshiba | Pattern forming method and method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0244723A (en) | 1990-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63304644A (en) | Method of forming via-hole | |
| JPH0677180A (en) | Manufacture of fine linear etching mask | |
| JPS5942749B2 (en) | Multilayer film etching method | |
| JP2686448B2 (en) | Etching mask fabrication method | |
| KR890004392A (en) | Formation method of fine pattern | |
| US6451511B1 (en) | Method for forming-photoresist mask | |
| US4988404A (en) | Method of producing a primary diffraction grating | |
| JPS613489A (en) | Manufacture of semiconductor device | |
| JP2844620B2 (en) | Method for manufacturing multilayer pattern film | |
| US6180321B1 (en) | Method for patterning a thin film layer | |
| JPH0374803B2 (en) | ||
| JPS6211491B2 (en) | ||
| JPH012008A (en) | Diffraction grating manufacturing method | |
| JP2691175B2 (en) | Patterned oxide superconducting film formation method | |
| JPS63119239A (en) | Manufacture of semiconductor device | |
| JPH03196521A (en) | Manufacture of semiconductor device | |
| KR100310943B1 (en) | Photolithography techniques for superconducting device | |
| JPS6218029A (en) | Semiconductor device | |
| KR100310937B1 (en) | Photolithography Method for Superconducting Devices | |
| JPH0353522A (en) | Etching of vertical wall surface | |
| JPS63204504A (en) | Production of thin film magnetic head | |
| KR100278742B1 (en) | Method of forming fine pattern of highly reflective material | |
| JPH047504A (en) | Production of diffraction grating | |
| JPH02125620A (en) | Pattern forming method | |
| JPH02134819A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |