JP2685653B2 - Image projection device for projection display device - Google Patents
Image projection device for projection display deviceInfo
- Publication number
- JP2685653B2 JP2685653B2 JP2401996A JP40199690A JP2685653B2 JP 2685653 B2 JP2685653 B2 JP 2685653B2 JP 2401996 A JP2401996 A JP 2401996A JP 40199690 A JP40199690 A JP 40199690A JP 2685653 B2 JP2685653 B2 JP 2685653B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- green
- red
- blue
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/74—Projection arrangements for image reproduction, e.g. using eidophor
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Projection Apparatus (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は投射型ディスプレイ装置
の映像投射装置および映像投射方法に係り、特に単一の
単色投射管によって大型カラー画像を投射させることの
できる投射型ディスプレイ装置の映像投射装置に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image projection apparatus and an image projection method for a projection display apparatus, and more particularly to an image projection apparatus for a projection display apparatus capable of projecting a large color image by a single monochromatic projection tube. it relates to the location.
【0002】[0002]
【従来の技術】CRTなどのように一般に使われる直視
型ディスプレイ装置は次第に大型化されつつあり、この
大型化に伴ってその体積および重量が急激に増えて現在
45インチ以上の大型ブラウン管の製作はほぼ不可能な
状態にある。The direct-view Display Lee device used generally, such as the Related Art CRT are being increasingly enlarged, the volume and weight increasing rapidly in the fabrication of large-sized cathode ray tube over the current 45 inches with this size Is almost impossible.
【0003】そこで、CRTなどに表示される画像を大
型画面に投射して、遠いところからも視聴できるように
した投射型ディスプレイ装置が開発された。[0003] Accordingly, a projection type display device has been developed which projects an image displayed on a CRT or the like on a large screen so that the image can be viewed from a distant place.
【0004】投射型ディスプレイ装置として一番簡単な
ものは、カラー画像管に表示された映像を光学系を通じ
てスクリーンに投射するという構成であるが、これは解
像度が低下される欠点があって大型画像の形成には不向
きである。[0004] The simplest projection type display device has a configuration in which an image displayed on a color picture tube is projected on a screen through an optical system. Not suitable for the formation of
【0005】[0005]
【発明が解決しようとする課題】このような状況におい
て、従来の投射型ディスプレイ装置で主として使われて
いるものは、図7に示されているように、赤(R)、緑
(G)、青(B)の3つの単色画像管または投射管35
2、353、354によりそれぞれ赤、緑、青の単色画
像を表示し、これを集束レンズ357を通じてスクリー
ン351上に投射することによってカラー画像を形成す
るようにしている。In such a situation, as shown in FIG. 7, what is mainly used in the conventional projection type display device is red (R), green (G), Blue (B) three monochromatic picture tube or projection tube 35
Red, green, and blue single-color images are displayed by 2, 353, and 354, respectively, and a color image is formed by projecting the images on the screen 351 through the focusing lens 357.
【0006】しかし、この従来例には3つの独立した投
射管を設けなければならず、投射装置の大きさと値段が
上昇され、コンバーゼンスを調整しにくいという問題点
があった。However, this conventional example has a problem in that three independent projection tubes must be provided, the size and cost of the projection apparatus are increased, and it is difficult to adjust the convergence.
【0007】また、投射型ディスプレイ装置の他の例と
しては、図8に示すように、それぞれ赤、緑、青の単色
画像を表示する赤、緑、青の3つの液晶表示装置LCD
1、LCD2、LCD3を使用した液晶ライトバルブ型
画像投射装置も提案されている。この装置においては、
光源LAMPから発生された白色光をミラーM1、M2
および分光ミラーDM1、DM2、DM3を通じて赤、
緑、青の単色光に分光して、それぞれの液晶表示装置L
CD1、LCD2、LCD3に駆動光で走査することに
よってそれぞれの単色画像を形成し、これらの単色画像
をミラーM3および分光ミラーDM3、DM4とレンズ
LEを通じてスクリーンに投射することによってカラー
映像を形成するようにしている。同図において、符号F
ILはフィルタ、C1、C2、C3は駆動管の集束レン
ズである。Further, as another example of the projection type display device, as shown in FIG. 8, three liquid crystal display devices LCD of red, green and blue for displaying monochromatic images of red, green and blue, respectively.
A liquid crystal light valve type image projection device using 1, LCD 2 and LCD 3 has also been proposed. In this device,
The white light generated from the light source LAMP is used for the mirrors M1 and M2.
And red through the spectroscopic mirrors DM1, DM2, DM3,
Liquid crystal display device L for each of the green and blue monochromatic light
Scanning the CD1, LCD2, and LCD3 with driving light to form respective monochromatic images, and projecting these monochromatic images on the screen through the mirror M3 and the spectroscopic mirrors DM3 and DM4 and the lens LE forms a color image. I have to. In the figure, reference numeral F
IL is a filter, and C1, C2, and C3 are focusing lenses of the drive tube.
【0008】このような構成おいては投射される画像が
各液晶表示装置で形成されるので、その解像度は液晶表
示装置の画素数に従う。しかし、現在は液晶表示装置の
画素数を増やすことにおいて限界があるので、この装置
においてもやはり高解像度用としては不向きであるとい
う問題点がある。In such a structure, since the projected image is formed by each liquid crystal display device, its resolution depends on the number of pixels of the liquid crystal display device. However, at present, there is a limit in increasing the number of pixels of the liquid crystal display device, so that this device is still unsuitable for high resolution.
【0009】本発明はこれらの点に鑑みてなされたもの
であり、1つの単色投射管のみを用いて、経済的に高解
像度の大型カラー画像を表示できる投射型ディスプレイ
装置の映像投射装置を提供することを目的とする。[0009] The present invention has been made in view of these points, using only one single color projection tube, a video projection equipment of a projection display apparatus capable of displaying a large color images economically high resolution The purpose is to provide.
【0010】[0010]
【課題を解決するための手段】前述した目的を達成する
ために、請求項1に記載の本発明の投射型ディスプレイ
装置の映像投射装置は、時系列的に順次配列された赤、
緑、青の映像信号を、単色画像管を通じて1つの水平走
査線に対して前記赤、緑、青の映像信号のそれぞれに対
応する光の波長を有する光信号に変換する変換手段であ
って、前記赤、緑、青の映像信号を、書き込み/読み出
し制御クロック信号、サンプリング周波数信号および制
御信号に応じてn倍速に変換する倍速部と、前記倍速部
での赤、緑、青の映像信号の変換に使われる書き込み/
読み出し制御クロック信号、サンプリング周波数信号お
よび制御信号を供給する位相同期ループ部と、前記倍速
部で変換された赤、緑、青の映像信号から垂直、水平偏
向のための同期信号を分離発生する同期分離および偏向
部と、前記倍速部の出力を前記同期分離および偏向部の
同期信号に応じて赤、緑、青に対応される光信号で表示
する表示部とを有する変換手段と、前記変換された光の
信号から赤、緑、青の単色の成分光信号をそれぞれ分離
する分離手段であって、前記変換手段の出力を光の波長
によりそれぞれの赤、緑、青の成分光信号に分光する分
光ミラーおよび前記分光ミラーから出力される成分光信
号を反射するミラーにより形成されている分離手段と、
前記分離された赤、緑、青の成分光信号を集束する集束
手段であって、分離された赤、緑、青の単色の成分光信
号を順次に選択通過させる開閉手段と、この開閉手段を
駆動するための駆動信号を出力する開閉駆動部と、この
開閉手段を通過した赤、緑、青の成分光信号を反射およ
び透過させて集束する集束部とによって形成されている
集束手段とを有することを特徴とする。In order to achieve the above-mentioned object, the image projection apparatus of the projection type display apparatus according to the present invention according to the first aspect of the present invention includes red, which is sequentially arranged in time series.
A conversion means for converting the green and blue video signals into an optical signal having a wavelength of light corresponding to each of the red, green and blue video signals for one horizontal scanning line through a monochromatic image tube, A double speed part for converting the red, green and blue video signals to n times speed according to a write / read control clock signal, a sampling frequency signal and a control signal, and a red, green and blue video signal at the double speed part. Write used for conversion /
A phase-locked loop unit that supplies a read control clock signal, a sampling frequency signal, and a control signal, and a synchronization that separately generates a synchronization signal for vertical and horizontal deflection from the red, green, and blue video signals converted by the double speed unit. Conversion means having a separation / deflection section and a display section for displaying the output of the double speed section with optical signals corresponding to red, green, and blue in accordance with the synchronization signal of the synchronous separation / deflection section; Separating means for separating the red, green, and blue monochromatic component light signals from the light signal, respectively , wherein the output of the converting means is the wavelength of the light.
Is divided into red, green, and blue component optical signals by
Optical component and component light output from the spectroscopic mirror
Separation means formed by a mirror that reflects the signal ,
Focusing means for focusing the separated red, green and blue component optical signals, wherein the separated red, green and blue monochromatic component optical signals
The opening and closing means for selectively passing through the numbers and this opening and closing means
An open / close drive unit that outputs a drive signal for driving
The red, green, and blue component optical signals that have passed through the opening and closing means are reflected and reflected.
And a converging portion that is transparent and converging
And a focusing means .
【0011】[0011]
【0012】請求項2に記載の本発明装置は、請求項1
において、前記倍速部は赤、緑、青の映像信号を入力し
て所定のサンプリング周波数信号に応じてディジタル信
号に変換する3つのA/D変換器と、前記各赤、緑、青
のディジタル信号を書き込み/読み出すための3つのメ
モリと、前記位相同期ループ部から出力される制御信号
を受けて計数するカウンタと、前記制御信号をクロック
信号として受けて前記カウンタの出力をラッチして前記
カウンタのクリヤ信号として提供するDフリップフロッ
プと、前記カウンタの出力状態によりスイッチングして
前記メモリに貯蔵されたデータの読みだしを制御するス
イッチと、前記メモリから読み出された赤、緑、青のデ
ィジタル信号を所定のサンプリング周波数信号によりそ
れぞれの赤、緑、青のアナログ信号に変換する3つのD
/A変換器と有することを特徴とする。The apparatus of the present invention according to claim 2 is the device according to claim 1.
In the double speed section, three A / D converters for inputting the red, green and blue video signals and converting them into digital signals in accordance with a predetermined sampling frequency signal, and the respective red, green and blue digital signals , A counter for receiving and counting the control signal output from the phase-locked loop unit, a counter for receiving the control signal as a clock signal and latching the output of the counter, and A D flip-flop provided as a clear signal, a switch for controlling the reading of data stored in the memory by switching according to the output state of the counter, and red, green, and blue digital signals read from the memory Of three D's for converting each of the red, green, and blue analog signals with a predetermined sampling frequency signal
It has a / A converter.
【0013】請求項3に記載の本発明装置は、請求項2
において、前記位同期ループ部から倍速部に供給される
書き込み/読み出し制御クロック信号およびサンプリン
グ周波数信号は、 前記赤、緑、青の映像信号をA/D
変換器で変換してメモリに書き込むための書き込み制御
クロック信号およびサンプリング周波数信号と、前記メ
モリに書き込まれたディジタル信号を読み出し制御、D
/A変換器でアナログ信号に変換するための読み出し制
御クロック信号およびサンプリング周波数信号とを有し
ており、この際、読み出し制御クロックおよびサンプリ
ング周波数は書き込み制御クロックおよびサンプリング
周波数の3倍となるように形成されていることを特徴と
する。The device of the present invention according to claim 3 is the device according to claim 2
In the above, in the write / read control clock signal and the sampling frequency signal supplied from the synchronization loop section to the double speed section, the red, green and blue video signals are A / D
A write control clock signal and a sampling frequency signal for conversion in a converter and writing in the memory, and read control of the digital signal written in the memory, D
A / A converter has a read control clock signal and a sampling frequency signal for converting into an analog signal. At this time, the read control clock and the sampling frequency are set to be three times the write control clock and the sampling frequency. It is characterized by being formed.
【0014】[0014]
【0015】[0015]
【0016】請求項4に記載の本発明装置は、請求項1
において、前記開閉手段は、単一画素からなる液晶シャ
ッタにより形成されていることを特徴とする。The device of the present invention according to claim 4 is the device according to claim 1.
In the above, the opening / closing means is formed by a liquid crystal shutter having a single pixel.
【0017】請求項5に記載の本発明装置は、請求項1
において、前記開閉駆動部は、前記倍速部のカウンタか
ら赤、緑、青の成分光出力のためのスイッチング信号を
受け入れて、その論理組合せ値によって前記開閉手段を
駆動するための駆動信号を出力する論理素子によって形
成されていることを特徴とする。The device of the present invention according to claim 5 is the device according to claim 1.
In the above, the open / close drive unit receives a switching signal for outputting red, green, and blue component light from the counter of the double speed unit, and outputs a drive signal for driving the open / close unit according to a logical combination value thereof. It is characterized by being formed by a logic element.
【0018】[0018]
【0019】[0019]
【0020】[0020]
【0021】[0021]
【作用】請求項1〜5に記載された本発明の投射型ディ
スプレイ装置の映像投射装置によれば、1つの単色投射
管を用いて高解像度の大型カラー画像を表示することが
できる。 According to the image projection device of the projection type display device of the present invention described in claims 1 to 5 , it is possible to display a large color image of high resolution by using one monochromatic projection tube.
【0022】[0022]
【実施例】以下、本発明に係る投射型ディスプレイ装置
の映像投射装置の好適な実施例を図1から図6について
詳しく説明する。BRIEF DESCRIPTION Exemplary embodiments of the image projection equipment of a projection display device according to the present invention for FIGS. 1-6 in detail.
【0023】図1は本発明による映像投射装置の構成を
図示した図面である。FIG. 1 is a diagram showing the construction of a video projection apparatus according to the present invention.
【0024】図1において、3倍速回路100はR、
G、B入力端R、G、Bに入力されるR、G、B映像信
号を3倍速して、かつ、時系列的に順次配列した直列状
態で出力する。PLL回路200は、図示しない同期検
出回路から出力される水平同期端Hsyncの水平同期
信号を受けて、PLL(Phase Locked L
oop)方式によって3倍速回路100のR、G、B信
号を3倍速するための書き込み/読み出し制御クロック
信号およびサンプリング周波数信号を発生する。画像管
300は、この3倍速回路100より出力されて3倍速
されたR、G、Bアナログ信号を受けて、3倍速で走査
して単色映像でディスプレイする。同期分離および偏向
回路400は、3倍速回路100における複合同期信号
を含んでいる3倍速されたR、G、B映像信号の出力か
ら同期信号を分離して、画像管300に3倍速で映像信
号を走査するための垂直・水平偏向用の垂直・水平同期
信号を発生する。In FIG. 1, the triple speed circuit 100 has R,
A serial connection in which the R, G, B video signals input to the G, B input terminals R, G, B are tripled in speed and sequentially arranged in time series.
To output in Thailand. The PLL circuit 200 receives a horizontal sync signal at the horizontal sync end Hsync output from a sync detection circuit (not shown) and receives a PLL (Phase Locked L).
The write / read control clock signal and the sampling frequency signal for triple-speeding the R, G, B signals of the triple speed circuit 100 are generated according to the (Oop) method. The image tube 300 receives the R, G, B analog signals output from the triple speed circuit 100 and tripled in speed, and scans at triple speed to display a monochrome image. The sync separation and deflection circuit 400 separates the sync signal from the output of the R, G, and B video signals that have been subjected to the triple speed including the composite sync signal in the triple speed circuit 100, and outputs the video signal to the picture tube 300 at the triple speed. A vertical / horizontal synchronizing signal for vertical / horizontal deflection for scanning is generated.
【0025】第1〜3電子液晶シャッタ80、90、1
10は、電気的な制御信号によりR、G、B単色の成分
光信号を選択的に通過させるためのものである。シャッ
タ駆動回路500は、3倍速回路100のR、G、B映
像信号出力のためのスイッチング信号をディコーディン
グして、前記第1〜3電子液晶シャッタ80、90、1
10におけるR、G、B成分光信号を順次に通過させる
ための駆動信号を発生する。First to third electronic liquid crystal shutters 80, 90, 1
Reference numeral 10 is for selectively passing the component optical signals of R, G, and B single colors by an electrical control signal. The shutter driving circuit 500 decodes the switching signals for outputting the R, G, and B video signals of the triple speed circuit 100 to generate the first to third electronic liquid crystal shutters 80, 90, and 1.
A drive signal for sequentially passing the R, G, and B component optical signals in 10 is generated.
【0026】第1分光ミラー40は、前述の画像管30
0の画面上に単色でディスプレスされる映像より、光の
波長によって、赤色成分光は90°で全反射させ青色と
緑色の成分光は透過させ、第2分光ミラー50はこの第
1分光ミラー40を透過した青色と緑色の成分光のう
ち、光の波長により緑色成分光は90°で全反射させ、
青色成分光は透過させる。The first spectral mirror 40 has the above-mentioned image tube 30.
According to the wavelength of the light, the red component light is totally reflected at 90 ° and the blue and green component light is transmitted from the image that is monochromatically displayed on the screen of 0, and the second spectral mirror 50 is the first spectral mirror. Of the blue and green component light transmitted through 40, the green component light is totally reflected at 90 ° depending on the wavelength of the light,
The blue component light is transmitted.
【0027】第1、2ミラー10、20は、前記第1、
2分光ミラー40、50で全反射される赤、緑色成分光
をそれぞれ水平に90°で全反射させ、第3ミラー30
は、前記シャッタ駆動回路500の出力により前述の第
1電子液晶シャッタ80を通じて出力される第1ミラー
10で反射された赤色成分光を90°で全反射させる。The first and second mirrors 10 and 20 have the first and second mirrors, respectively.
The red and green component lights totally reflected by the two spectral mirrors 40 and 50 are respectively totally reflected at 90 ° horizontally, and the third mirror 30
Reflects the red component light reflected by the first mirror 10 output through the first electronic liquid crystal shutter 80 by the output of the shutter drive circuit 500 at 90 °.
【0028】第3分光ミラー60は、シャッタ駆動回路
500の出力および光の波長によって第2電子液晶シャ
ッタ90を通じて出力される第2ミラー20で全反射さ
れた緑色成分光は90°で全反射させ、第3ミラー30
で全反射された赤色成分光は透過させる。The third spectroscopic mirror 60 totally reflects at 90 ° the green component light totally reflected by the second mirror 20 output through the second electronic liquid crystal shutter 90 according to the output of the shutter drive circuit 500 and the wavelength of the light. , The third mirror 30
The red component light totally reflected by is transmitted.
【0029】第4分光ミラー70は、シャッタ駆動回路
500の出力および光の波長により第3電子液晶シャッ
タ110を通じて出力される第2分光ミラー50の青色
成分光は透過させ、赤、緑色成分光は90°で全反射さ
せる。The fourth spectral mirror 70 transmits the blue component light of the second spectral mirror 50 output through the third electronic liquid crystal shutter 110 according to the output of the shutter drive circuit 500 and the wavelength of light, and transmits the red and green component light. Totally reflect at 90 °.
【0030】レンズ600は第4分光ミラー70の出力
を集束させ倍率の調節によって大型カラー画面に投射さ
せる。The lens 600 focuses the output of the fourth spectral mirror 70 and projects it on a large color screen by adjusting the magnification.
【0031】このような構成を有する本発明の映像投射
方法は次の通りである。The image projection method of the present invention having such a configuration is as follows.
【0032】本発明においては、まず図1のような構成
によって同期信号が含まれたR、G、B映像信号を水平
同期信号からPLL方式により発生された所定の制御信
号により3倍速に変換し、かつ、時系列的に順次配列し
た直列状態で出力する3倍速変換段階が行なわれる。In the present invention, first, the R, G, B video signals including the sync signal are converted from the horizontal sync signal to a triple speed by a predetermined control signal generated by the PLL system by the configuration shown in FIG. , And sequentially arranged in chronological order
A triple speed conversion step of outputting in a serial state is performed.
【0033】この3倍速変換段階から出力された3倍速
のR、G、Bの映像信号で垂直および水平同期信号を分
離する同期分離段階がなされ、3倍速変換段階から3倍
速されたR、G、B映像信号を直列で入力して、この同
期分離段階で出力される垂直・水平同期信号により偏向
させ単色でディスプレスするディスプレイ段階が行なわ
れる。A sync separation step of separating the vertical and horizontal sync signals by the 3x speed R, G, and B video signals output from the 3x speed conversion step is performed, and the R and G speeds increased by 3 times from the 3x speed conversion step. , B video signals are input in series, and are deflected by the vertical / horizontal synchronization signals output in this synchronization separation stage to display in a single color.
【0034】次に、このディスプレイ段階でディスプレ
イされる単色光信号から光の波長によりR、G、B単色
の成分光信号を選択的に分離して反射させる分離・反射
段階が行なわれ、3倍速変換段階で3倍速されたR、
G、Bの映像信号の出力ためのスイッチ信号によりこの
分離・反射段階から分離されたR、G、Bの成分光信号
を順次に通過させてR、G、B成分光信号を選択する選
択段階が行なわれる。Next, a separating / reflecting step of selectively separating and reflecting the R, G, and B monochromatic component optical signals from the monochromatic optical signal displayed in this display step according to the wavelength of light is performed, and a triple speed is performed. R that was tripled in the conversion stage,
A selection step of sequentially passing the R, G, B component optical signals separated from the separation / reflection step by a switch signal for outputting the G, B video signals to select the R, G, B component optical signals. Is performed.
【0035】最終的に選択段階から通過されたR、G、
B成分光信号を合成して集束時倍率の調節でスクリーン
に投射させる集束および投射段階が行なわれる。Finally, R, G, passed from the selection stage
Focusing and projecting steps are performed in which the B component optical signals are combined and projected on the screen by adjusting the focusing magnification.
【0036】図2は図1の3倍速回路100およびシャ
ッタ駆動回路500の詳細回路図で、3倍速回路100
は次のように形成されている。FIG. 2 is a detailed circuit diagram of the triple speed circuit 100 and the shutter drive circuit 500 of FIG.
Is formed as follows.
【0037】第1〜3A/D変換器121〜123は、
R、G、B入力端R、G、Bを通じて入力されたアナロ
グR、G、Bの映像信号を、前述のPLL回路200で
出力されて書き込み制御クロックおよびサンプリング周
波数端202に入力される8MHzのサンプリング信号
によってディジタルデータに変換する。The first to third A / D converters 121 to 123 are
The analog R, G, B video signals input through the R, G, B input terminals R, G, B are output from the PLL circuit 200 and input to the write control clock and sampling frequency terminal 202 of 8 MHz. Converted to digital data by sampling signal.
【0038】第1〜3メモリ141〜143は、第1〜
3A/D変換器121〜123より出力されるディジタ
ルデータを、PLL回路200より出力される信号を受
けた書き込み制御クロックおよびサンプリング周波数端
202の入力クロック信号に応じて計数したアドレス信
号によって順次に書き込み、PLL回路200より出力
される書き込み制御クロックおよびサンプリング周波数
端202の3倍である信号を読み出し制御クロックおよ
びサンプリング周波数端203から入力を受けて計数し
たアドレス信号により書き込まれたデータが読み出され
る。The first to third memories 141 to 143 include the first to third memories 141 to 143.
The digital data output from the 3A / D converters 121 to 123 are sequentially written by the write control clock that receives the signal output from the PLL circuit 200 and the address signal that is counted according to the input clock signal of the sampling frequency end 202. , The write control clock output from the PLL circuit 200 and a signal that is three times the sampling frequency end 202 are input from the read control clock and sampling frequency end 203, and the written data is read by the address signal counted.
【0039】カウンタ144は、PLL回路200より
出力される信号を受ける制御信号端201の制御信号を
受けて計数し、Dフリップフロップ145は制御信号端
201の入力をクロック信号として受けて、カウンタ1
44の出力をラッチしてこのカウンタ144にクリヤ信
号を提供する。The counter 144 receives and counts the control signal of the control signal terminal 201 which receives the signal output from the PLL circuit 200, and the D flip-flop 145 receives the input of the control signal terminal 201 as a clock signal, and the counter 1
The output of 44 is latched to provide a clear signal to this counter 144.
【0040】スイッチ150は、カウンタ144の出力
端Qa、Qbの状態によりスイッチングされて、前記読
み出し制御クロックおよびサンプリング周波数端203
の24MHzのクロック信号を第1〜3メモリ141〜
143の読み出しクロック端RD CKに供給して、こ
れらの第1〜3メモリ141〜143の出力を制御す
る。The switch 150 is switched depending on the states of the output terminals Qa and Qb of the counter 144, and the read control clock and sampling frequency terminal 203.
24 MHz clock signal of the first to third memories 141 to
It is supplied to the read clock terminal RD CK of 143 to control the outputs of these first to third memories 141 to 143.
【0041】D/A変換器160は、読み出し制御クロ
ックおよびサンプリング周波数端203のサンプリング
信号により前記第1〜3メモリ141〜143の出力を
アナログ信号に変換する。The D / A converter 160 converts the outputs of the first to third memories 141 to 143 into analog signals according to the read control clock and the sampling signal at the sampling frequency end 203.
【0042】また、カウンタ144の出力端Qa、Qb
はそれぞれシャッタ駆動回路500のアンドゲート50
1、502およびノアゲート503の入力端に接続さ
れ、一方のアンドゲート501の出力端504は赤色光
通過用第1電子液晶シャッタ80に接続され、他方のア
ンドゲート502の出力端505は緑色光通過用第2電
子液晶シャッタ90に接続され、ノアゲート503の出
力端506は青色光通過用第3電子液晶シャッタ110
に接続されている。The output terminals Qa and Qb of the counter 144 are also provided.
Are AND gates 50 of the shutter drive circuit 500, respectively.
1, 502 and the input end of NOR gate 503, the output end 504 of one AND gate 501 is connected to the first electronic liquid crystal shutter 80 for passing red light, and the output end 505 of the other AND gate 502 passes green light. Connected to the second electronic liquid crystal shutter 90 for transmission, and the output end 506 of the NOR gate 503 is the third electronic liquid crystal shutter 110 for passing blue light.
It is connected to the.
【0043】図3は本発明による図1および図2の3倍
速回路100の3倍速変換の動作波形図で、同図aない
しcは、書き込み制御クロックおよびサンプリング周波
数端202に入力される8MHzのサンプリング信号に
より、図2の第1〜3A/D変換器121〜123へ入
力されるR、G、Bアナログ信号がディジタルデータに
変換され、第1〜3メモリ141〜143に貯蔵される
データ波形図であり、同図dは、読み出し制御クロック
およびサンプリング周波数端203に入力される24M
Hzのクロック信号により図2の第1〜3メモリ141
〜143より読み出されるデータ波形図である。FIG. 3 is an operation waveform diagram of the triple speed conversion of the triple speed circuit 100 of FIGS. 1 and 2 according to the present invention. FIGS. 3A to 3C show a write control clock and an 8 MHz input to the sampling frequency end 202. Data waveforms stored in the first to third memories 141 to 143 after the R, G, and B analog signals input to the first to third A / D converters 121 to 123 in FIG. 2 are converted into digital data by the sampling signal. FIG. 14D is a diagram showing a read control clock and 24M input to the sampling frequency end 203.
The first to third memories 141 shown in FIG.
4 is a data waveform diagram read from FIG.
【0044】図4は本発明による図1のPLL回路20
0の詳細構成ブロック図である。FIG. 4 shows the PLL circuit 20 of FIG. 1 according to the present invention.
It is a detailed block diagram of 0.
【0045】図中、位相比較器204は、水平同期信号
端(Hsync)の水平同期信号と第1分周器207を
経て帰還される信号との位相を比較して差を出力する。
低域通過フィルタ(LPF)205は、位相比較器20
4の出力を低域フィルタリングして直流電圧レベルでD
C化する。電圧制御発信器(VCO)206は、低域通
過フィルタ205の出力レベルにより24MHzの発振
周波数を発生する。In the figure, a phase comparator 204 compares the phases of the horizontal synchronizing signal at the horizontal synchronizing signal end (Hsync) and the signal fed back through the first frequency divider 207 and outputs a difference.
The low pass filter (LPF) 205 includes the phase comparator 20.
4 output is low-pass filtered and D at DC voltage level
Convert to C. The voltage controlled oscillator (VCO) 206 generates an oscillation frequency of 24 MHz according to the output level of the low pass filter 205.
【0046】第1分周器207は、電圧制御発振器20
6の出力(24MHz)を所定値(24MHz/fh)
ほど分周させて、〔24MHz÷(24MHz/f
h)〕、水平同期信号Hsyncとパルス幅、すなわち
位相は異なり、水平同期信号と周波数および周期は同じ
信号fhを発生して位相比較器204に出力する。The first frequency divider 207 is a voltage controlled oscillator 20.
6 output (24 MHz) to a predetermined value (24 MHz / fh)
Frequency division, [24MHz ÷ (24MHz / f
h)], a pulse width, that is, a phase, is different from the horizontal synchronizing signal Hsync, and a signal fh having the same frequency and cycle as the horizontal synchronizing signal is generated and output to the phase comparator 204.
【0047】アンドゲート208は、抵抗Rの一端に接
続された電源端Vccの印加電圧が“ハイ”状態で安定
した24MHz周波数を有する信号で発生される前述の
電圧制御発振器206の出力を、読み出し制御クロック
およびサンプリング周波数端203に供給する。The AND gate 208 reads the output of the voltage controlled oscillator 206, which is generated by a signal having a stable 24 MHz frequency when the voltage applied to the power source terminal Vcc connected to one terminal of the resistor R is "high". The control clock and sampling frequency terminal 203 are supplied.
【0048】第2分周器209は、アンドゲート208
から出力される24MHz信号を3分周して書き込み制
御クロックおよびサンプリング周波数端202に8MH
z信号を供給する。第3分周器210は、第2分周器2
09の8MHzの出力を所定値(8MHz/3fh)ほ
ど分周させ〔8MHz÷(8MHz/3fh)〕、水平
周波数の3倍に当たる周波数3fhを3倍速回路100
の制御信号端201に入力する。The second frequency divider 209 has an AND gate 208.
Divides the 24 MHz signal output from the write control clock and the sampling frequency terminal 202 by 8 MHz.
Supply the z signal. The third frequency divider 210 is the second frequency divider 2
The 8 MHz output of 09 is divided by a predetermined value (8 MHz / 3 fh) [8 MHz ÷ (8 MHz / 3 fh)], and the frequency 3 fh, which is three times the horizontal frequency, is tripled.
Is input to the control signal terminal 201.
【0049】図5は図6の水平同期端Hsyncの入力
に応じて第3分周器210の出力により駆動されるシャ
ッタ駆動回路500の制御動作波形図であって、同図a
は水平同期端Hsyncの入力波形図であり、同図bは
第3分周器210の出力波形図であり、同図cないしe
は図2の3倍速回路100の制御クロック端201に入
力される同図bと同じクロック信号によってカウンタ1
44で計数された値を入力してアンドゲート501、5
02およびノアゲート503から論理値により出力され
る図1の第1〜3電子液晶シャッタ80、90、110
を駆動する駆動信号の波形図である。FIG. 5 is a control operation waveform diagram of the shutter drive circuit 500 driven by the output of the third frequency divider 210 according to the input of the horizontal synchronizing terminal Hsync of FIG.
6B is an input waveform diagram of the horizontal synchronizing end Hsync, FIG. 7B is an output waveform diagram of the third frequency divider 210, and FIGS.
Is the counter 1 according to the same clock signal as that in FIG.
Input the value counted in 44 and AND gates 501, 5
02 and NOR gate 503 output logical values from the first to third electronic liquid crystal shutters 80, 90, 110 of FIG.
It is a waveform diagram of a drive signal for driving the.
【0050】図6は本発明による画像管300における
3倍速走査を例示した作動図であり、同図aないしcに
図示されたような既存のR、G、B映像信号を、3倍速
して同図dのように走査させた例である。FIG. 6 is an operation diagram exemplifying the 3 × speed scanning in the picture tube 300 according to the present invention. The existing R, G, B video signals as shown in FIGS. This is an example of scanning as shown in FIG.
【0051】本発明の装置の具体的な作動を図1ないし
図6を参照して詳細に説明する。The specific operation of the device of the present invention will be described in detail with reference to FIGS.
【0052】R、G、B入力端R、G、Bを通して赤、
緑、青のアナログ映像信号が3倍速回路100に入力さ
れ、図示しない同期分離回路より出力される水平同期信
号が図1のPLL回路200の水平同期端Hsyncに
図5のaのような波形を有する信号で入力される。Red through R, G, B input terminals R, G, B,
The green and blue analog video signals are input to the triple speed circuit 100, and the horizontal sync signal output from the sync separation circuit (not shown) has a waveform as shown in a of FIG. 5 at the horizontal sync end Hsync of the PLL circuit 200 of FIG. It is input with a signal that has.
【0053】図4のように構成されたPLL回路200
の位相比較器204では、第1分周器207から帰還さ
れ入力される水平同期信号周波数と同一の周波数fh信
号と、前記水平同期信号端Hsyncの入力信号との位
相を比較する。位相比較器204から発生される比較差
値を低域通過フィルタ205で低域フィルタリングして
DC化する。PLL circuit 200 configured as shown in FIG.
The phase comparator 204 compares the phase of the frequency fh signal having the same frequency as the horizontal synchronizing signal frequency fed back from the first frequency divider 207 with the input signal at the horizontal synchronizing signal end Hsync. The comparison difference value generated from the phase comparator 204 is low-pass filtered by the low-pass filter 205 to be converted into DC.
【0054】低域通過フィルタ205から出力されるD
C電圧レベルにより電圧制御発振器206の発振周波数
が決定され、24MHzの周波数で発振するようにロッ
キングさせる。電圧制御発振器206の出力を第1分周
器207で所定値(24MHz/fh)ほど分周して
〔24MHz÷(24MHz/fh)〕、水平周波数に
当たる周波数を有する信号fhを発生させる。この信号
を前述した通りに位相比較器204で比較して位相差値
を検出する。この位相差値を継続的に帰還させ、いつも
所望の安定した24MHzの周波数が出力されるように
ロッキングさせる。D output from the low-pass filter 205
The oscillating frequency of the voltage controlled oscillator 206 is determined by the C voltage level, and locking is performed so that the voltage controlled oscillator 206 oscillates at a frequency of 24 MHz. The first frequency divider 207 divides the output of the voltage controlled oscillator 206 by a predetermined value (24 MHz / fh) [24 MHz ÷ (24 MHz / fh)] to generate a signal fh having a frequency corresponding to the horizontal frequency. As described above, this signal is compared by the phase comparator 204 to detect the phase difference value. This phase difference value is continuously fed back and locked so that the desired stable frequency of 24 MHz is always output.
【0055】電圧制御発振器206の24MHzの出力
数はアンドゲート208の一端に入力されるが、このア
ンドゲート208の他端に接続された抵抗Rを通じた電
圧端Vccの印加電圧が“ハイ”状態の場合、アンドゲ
ート208の出力端より24MHz信号が出力される。
この24MHz信号は3倍速回路100の読み出し制御
クロックおよびサンプリング周波数端203に入力され
る。The 24 MHz output number of the voltage controlled oscillator 206 is input to one end of the AND gate 208, and the applied voltage of the voltage terminal Vcc through the resistor R connected to the other end of the AND gate 208 is in the "high" state. In the case of, a 24 MHz signal is output from the output end of the AND gate 208.
This 24 MHz signal is input to the read control clock and sampling frequency end 203 of the triple speed circuit 100.
【0056】一方、この24MHz信号を第2分周器2
09で3分周すれば、8MHz信号になって3倍速回路
100の書き込み制御クロックおよびサンプリング周波
数端202に入力される。この8MHz信号を第3分周
器210で所定値(8MHz/3fh)で分周させ〔8
MHz÷(8MHz/3fh)〕、水平周波数(fh)
の3倍の周波数を有する信号3fhが図5のbのように
発生されて3倍速回路100の制御クロック端201に
入力される。On the other hand, the 24 MHz signal is supplied to the second frequency divider 2
If the frequency is divided by three at 09, the signal becomes an 8 MHz signal and is input to the write control clock and sampling frequency terminal 202 of the triple speed circuit 100. This 8 MHz signal is divided by the third frequency divider 210 at a predetermined value (8 MHz / 3 fh) [8
MHz ÷ (8MHz / 3fh)], horizontal frequency (fh)
A signal 3fh having a frequency three times higher than that is generated as shown in b of FIG. 5 and input to the control clock terminal 201 of the triple speed circuit 100.
【0057】従って、3倍速回路100の第1〜3A/
D変換器121〜123のR、G、B色端R、G、Bへ
入力される手順により赤、緑、青色のアナログ映像信号
は書き込み制御クロックおよびサンプリング周波数端2
02に入力されるサンプリング周波数、すなわち、8M
Hzの信号により図3のaからcに示されるディジタル
信号に変換される。第1〜3メモリ141〜143にお
いては、書き込み制御クロックおよびサンプリング周波
数端202の出力信号が書き込みクロック端WR CK
に入力されると、メモリ内部で計数してアドレス信号を
発生する。このアドレス信号により第1〜3メモリ14
1〜143の書き込み領域に前記第1〜3A/D変換器
121〜123より出力されるディジタル信号を順次に
書き込む。Therefore, the first to third A / th of the triple speed circuit 100
The analog video signals of red, green, and blue are written in the write control clock and sampling frequency end 2 according to the procedure of inputting to the R, G, B color ends R, G, B of the D converters 121 to 123.
02 input sampling frequency, ie 8M
The Hz signal is converted into the digital signals shown in a to c of FIG. In the first to third memories 141 to 143, the output signals of the write control clock and the sampling frequency end 202 are the write clock end WR CK.
When it is input to, the address signal is generated by counting inside the memory. This address signal causes the first to third memories 14 to
The digital signals output from the first to third A / D converters 121 to 123 are sequentially written in the writing areas 1 to 143.
【0058】そして、制御クロック端201に入力され
る図5のbに示された水平同期信号周波数の3倍に当た
る信号3fhをカウンタ144で計数して出力端Qa、
Qbに出力する。一方、出力される状態が三つの状態で
発生されてスイッチ150を順次にスイッチングする
時、読み出し制御クロックおよびサンプリング周波数端
203に入力される24MHzの周波数が、第1〜3メ
モリ141〜143の読み出しクロック端RD CKに
入力され、メモリ内部でこれを計数して読み出し用アド
レス信号を発生する。このアドレス信号により読み出し
メモリ領域にあったデータを読み出す。読み出し時は書
き込み時の8MHzの信号より3倍の早い周波数24M
Hzで読み出すので、図3のdに示されたような信号を
出力することができる。Then, the counter 144 counts the signal 3fh, which is input to the control clock terminal 201 and corresponds to three times the frequency of the horizontal synchronizing signal shown in FIG.
Output to Qb. On the other hand, when the output states are generated in three states and the switch 150 is sequentially switched, the frequency of 24 MHz input to the read control clock and the sampling frequency end 203 is read from the first to third memories 141 to 143. It is input to the clock terminal RD CK and is counted inside the memory to generate a read address signal. Data corresponding to the read memory area is read by this address signal. When reading, the frequency is 24M, which is three times faster than the 8MHz signal when writing.
Since it is read out at Hz, it is possible to output a signal as shown in FIG.
【0059】スイッチ150を通過した図3のdに示さ
れたようなR、G、Bディジタルデータは、D/A変換
器160で読み出し制御クロックおよびサンプリング周
波数端203の24MHzの周波数によりアナログ信号
に変換された後に出力される。The R, G, B digital data as shown in FIG. 3D which has passed through the switch 150 is converted into an analog signal by the D / A converter 160 by the read control clock and the frequency of 24 MHz at the sampling frequency end 203. It is output after being converted.
【0060】このD/A変換器160から入力された3
倍速されたR、G、Bアナログ信号が単色画像管300
の電子銃に入力される。そして、D/A変換器160か
ら出力された複合同期信号を含んだR、G、B映像信号
を、同期分離および偏向回路400によって垂直、水平
同期信号を分離して、この単色画像管300に走査時垂
直・水平偏向のために3倍速で制御すれば、前記図3の
dに示されたようなカラー映像信号が図6のdのように
高輝度または低輝度、例えば黒または白の状態でディス
プレイされる。3 input from the D / A converter 160
Double-speed R, G, B analog signals are monochromatic picture tube 300
Input to the electron gun. Then, the R, G, B video signals including the composite sync signal output from the D / A converter 160 are separated into vertical and horizontal sync signals by the sync separation / deflection circuit 400, and the single color picture tube 300 is obtained. When the vertical / horizontal deflection during scanning is controlled at a triple speed, the color image signal as shown in d of FIG. 3 has a high luminance or a low luminance, for example, a black or white state as shown in d of FIG. Is displayed.
【0061】一方、3倍速回路100のカウンタ出力端
Qbの状態をDフリップフロップ145でラッチして
“ロー”の時ごとに交互にカウンタ144をクリヤし、
前記カウンタ144の出力端Qa、Qbの出力をシャッ
タ駆動回路500のアンドゲート501、502および
ノアゲート503に入力させる。On the other hand, the state of the counter output terminal Qb of the triple speed circuit 100 is latched by the D flip-flop 145 and the counter 144 is alternately cleared every time it is "low",
The outputs from the output terminals Qa and Qb of the counter 144 are input to the AND gates 501 and 502 and the NOR gate 503 of the shutter drive circuit 500.
【0062】カウンタ144の出力端Qa、Qbの状態
がすべて“ロー”の場合、ノアゲート503の出力が
“ハイ”であり、カウンタ144の出力端Qa、Qbの
状態がそれぞれ“ハイ”、“ロー”の場合、アンドゲー
ト501の出力が“ハイ”であり、カウンタ144の出
力端Qa、Qb状態が“ロー”、“ハイ”の場合、アン
ドゲート502の出力が“ハイ”となる。すなわち、ア
ンドゲート501の出力が“ハイ”の場合、図5のcに
示されたような信号で図1の第1電子液晶シャッタ80
をオンさせ、アンドゲート502の出力が“ハイ”の場
合、図5のdに示されたような信号で第2電子液晶シャ
ッタ90をオンさせ、ノアゲート503の出力が“ハイ
“の場合、図5のeに示されたような信号で第3電子液
晶シャッタ110をオンさせて順次に駆動するようにな
っている。この際、図5のbのような信号を入力したカ
ウンタ144の計数により発生された図5のcないしe
のような波形はR、G、Bの映像信号と同期された信号
である。When the states of the output terminals Qa and Qb of the counter 144 are all "low", the output of the NOR gate 503 is "high", and the states of the output terminals Qa and Qb of the counter 144 are "high" and "low", respectively. In the case of "", the output of the AND gate 501 is "high", and when the output terminals Qa and Qb of the counter 144 are "low" and "high", the output of the AND gate 502 is "high". That is, when the output of the AND gate 501 is "high", the first electronic liquid crystal shutter 80 shown in FIG.
When the output of the AND gate 502 is "high", the second electronic liquid crystal shutter 90 is turned on by the signal shown in FIG. 5D, and when the output of the NOR gate 503 is "high", The third electronic liquid crystal shutter 110 is turned on and sequentially driven by a signal as shown at 5e. At this time, the signals c to e of FIG. 5 generated by the counting of the counter 144 input with the signal shown in FIG.
The waveform shown in R, G, a Film image signal synchronized with the signal of the B.
【0063】前記R、G、Bの映像信号を図6のdのよ
うにH/3ずつ圧縮させて走査すると、画像管300に
高低輝度の映像信号、例えば白黒の映像信号でディスプ
レイされるが、光は色によって固有波長を有するので、
波長により第1分光ミラー40で赤色成分光のみ反射さ
せ、青色と緑色成分光は透過させる。これは分光ミラー
の基本特性である。そして、第1分光ミラー40から9
0°で入射された赤色成分光は第1ミラー10で90°
で反射される。一方、第1分光ミラー40で透過された
青、緑色成分光は、光の波長によって第2分光ミラー5
0において緑色成分光は90°で反射され、青色成分光
は透過され、緑色成分光は再び第2ミラー20で90°
で全反射される。[0063] The R, G, when scanning the movies image signal B by compressing by H / 3 as in d of FIG. 6, the height luminance video signal to the image tube 300, is displayed, for example, black and white video signal However, since light has a unique wavelength depending on the color,
Depending on the wavelength, only the red component light is reflected by the first spectral mirror 40, and the blue and green component lights are transmitted. This is a basic characteristic of the spectral mirror. Then, the first spectral mirrors 40 to 9
The red component light incident at 0 ° is 90 ° at the first mirror 10.
Is reflected by On the other hand, the blue and green component light transmitted by the first spectral mirror 40 is converted into the second spectral mirror 5 by the wavelength of the light.
At 0, the green component light is reflected at 90 °, the blue component light is transmitted, and the green component light is again 90 ° at the second mirror 20.
Is totally reflected by.
【0064】この際、シャッタ駆動回路500のアンド
ゲート501の出力が第1電子液晶シャッタ80を駆動
して第1ミラー10から反射された赤色成分を通過さ
せ、アンドゲート502の出力が第2電子液晶シャッタ
90を駆動して第2ミラー20から反射された緑色成分
光を通過させる。そして、ノアゲート503の出力が第
3電子液晶シャッタ110を駆動して第2分光ミラー5
0を通過した青色成分光を通過させる。At this time, the output of the AND gate 501 of the shutter drive circuit 500 drives the first electronic liquid crystal shutter 80 to pass the red component reflected from the first mirror 10, and the output of the AND gate 502 outputs the second electron. The liquid crystal shutter 90 is driven to pass the green component light reflected from the second mirror 20. The output of the NOR gate 503 drives the third electronic liquid crystal shutter 110 to drive the second spectral mirror 5
The blue component light that has passed 0 is passed.
【0065】第1電子液晶シャッタ80を通過した赤色
成分光は第3ミラー30で90°で全反射され、第3分
光ミラー60を透過し、第2電子液晶シャッタ90を通
過した緑色成分光は第3分光ミラー60で90°で反射
されて第4分光ミラー70に入射される。そして、第4
分光ミラー70では光の波長により第3電子液晶シャッ
タ110を通過した青色成分光は通過され、第3分光ミ
ラー60で反射および通過された赤色成分光は反射され
る。そして、レンズ600でR、G、B色の成分光を集
束してスクリーン上にカラー映像を投射させる。この
際、レンズ600の倍率の程度により第4分光ミラー7
0を通過したカラー映像を所望の倍率に拡大させること
ができる。The red component light passing through the first electronic liquid crystal shutter 80 is totally reflected at 90 ° by the third mirror 30, passes through the third spectral mirror 60, and the green component light passes through the second electronic liquid crystal shutter 90. The light is reflected by the third spectral mirror 60 at 90 ° and is incident on the fourth spectral mirror 70. And the fourth
The blue component light that has passed through the third electronic liquid crystal shutter 110 is passed through the spectral mirror 70, and the red component light that is reflected and passed through the third spectral mirror 60 is reflected according to the wavelength of the light. Then, the lens 600 focuses the component lights of R, G, and B colors to project a color image on the screen. At this time, the fourth spectral mirror 7 depends on the magnification of the lens 600.
A color image that has passed 0 can be enlarged to a desired magnification.
【0066】なお、本発明は前記実施例に限定されるも
のではなく、必要に応じて変更することができる。It should be noted that the present invention is not limited to the above embodiment, but can be modified as necessary.
【0067】[0067]
【発明の効果】このように本発明の投射型ディスプレイ
装置の映像投射装置は構成され作用するものであるか
ら、単一の単色画像管を用いて高精度のカラー画像を経
済的に大型画面に投射することができる等の効果を奏す
る。[Effect of the Invention] Since the image projection equipment of a projection display device according to the present invention in this way is to act configured, economically large screen high-precision color image using a single monochrome picture tube There is an effect that it can be projected on.
【図1】本発明による映像投射装置の構成を図示した概
略図である。FIG. 1 is a schematic diagram illustrating a configuration of a video projection device according to the present invention.
【図2】図1の3倍速回路100およびシャッタ駆動回
路500の詳細回路図である。FIG. 2 is a detailed circuit diagram of a triple speed circuit 100 and a shutter drive circuit 500 of FIG.
【図3】図1および図2の3倍速回路100の動作波形
図である。FIG. 3 is an operation waveform diagram of the triple speed circuit 100 of FIGS. 1 and 2.
【図4】図1のPLL回路200の詳細構成ブロック図
である。FIG. 4 is a detailed configuration block diagram of a PLL circuit 200 of FIG.
【図5】図2のシャッタ駆動回路500の動作波形図で
ある。5 is an operation waveform diagram of the shutter drive circuit 500 of FIG.
【図6】図1の画像管300における3倍速走査を例示
する作動図である。6 is an operation diagram illustrating a 3 × speed scan in the image tube 300 of FIG. 1. FIG.
【図7】R、G、B画像管を用いた従来の映像投射装置
の概略構成図である。FIG. 7 is a schematic configuration diagram of a conventional image projection device using R, G, and B image tubes.
【図8】液晶表示装置を用いた従来の映像投射装置の概
略構成図である。FIG. 8 is a schematic configuration diagram of a conventional image projection device using a liquid crystal display device.
10、20、30 第1〜3ミラー 40、50、60、70 第1〜4分光ミラー 80、90、110 第1〜3電子液晶シャッタ 100 3倍速回路 200 PLL回路 300 画像管 400 同期分離および偏向回路 500 シャッタ駆動回路 600 レンズ 10, 20, 30 1st to 3rd mirrors 40, 50, 60, 70 1st to 4th spectral mirrors 80, 90, 110 1st to 3rd electronic liquid crystal shutters 100 3 × speed circuit 200 PLL circuit 300 Image tube 400 Sync separation and deflection Circuit 500 Shutter drive circuit 600 Lens
Claims (5)
において、 時系列的に順次配列された赤、緑、青の映像信号を、単
色画像管を通じて1つの水平走査線に対して前記赤、
緑、青の映像信号のそれぞれに対応する光の波長を有す
る光信号に変換する変換手段であって、 前記赤、緑、青の映像信号を、書き込み/読み出し制御
クロック信号、サンプリング周波数信号および制御信号
に応じてn倍速に変換する倍速部と、 前記倍速部での赤、緑、青の映像信号の変換に使われる
書き込み/読み出し制御クロック信号、サンプリング周
波数信号および制御信号を供給する位相同期ループ部
と、 前記倍速部で変換された赤、緑、青の映像信号から垂
直、水平偏向のための同期信号を分離発生する同期分離
および偏向部と、 前記倍速部の出力を前記同期分離および偏向部の同期信
号に応じて赤、緑、青に対応される光信号で表示する表
示部とを有する変換手段と、 前記変換された光の信号から赤、緑、青の単色の成分光
信号をそれぞれ分離する分離手段であって、前記変換手
段の出力を光の波長によりそれぞれの赤、緑、青の成分
光信号に分光する分光ミラーおよび前記分光ミラーから
出力される成分光信号を反射するミラーにより形成され
ている分離手段と、 前記分離された赤、緑、青の成分光信号を集束する集束
手段であって、分離された赤、緑、青の単色の成分光信
号を順次に選択通過させる開閉手段と、この開閉手段を
駆動するための駆動信号を出力する開閉駆動部と、この
開閉手段を通過した赤、緑、青の成分光信号を反射およ
び透過させて集束する集束部とによって形成されている
集束手段とを有することを特徴とする投射型ディスプレ
イ装置の映像投射装置。1. An image projection device of a projection display device, wherein red, green, and blue image signals sequentially arranged in time series are supplied to the red, green, and blue signals for one horizontal scanning line through a monochromatic image tube.
A conversion means for converting an optical signal having a light wavelength corresponding to each of green and blue video signals, wherein the red, green and blue video signals are a write / read control clock signal, a sampling frequency signal and a control signal. A double speed part for converting to n times speed according to a signal, and a phase locked loop for supplying a write / read control clock signal, a sampling frequency signal and a control signal used for converting the red, green and blue video signals in the double speed part. Section, a sync separation and deflection section that separates and generates a synchronization signal for vertical and horizontal deflection from the red, green, and blue video signals converted by the double speed section, and the output of the double speed section is synchronized and separated. Red, green and blue monochromatic component light from the converted light signal, and a conversion means having a display portion for displaying optical signals corresponding to red, green and blue in accordance with the sync signal The a separating means for separating each item, the converted manual
The red, green, and blue components of the stage output depend on the wavelength of light.
From a spectroscopic mirror that disperses into an optical signal and the spectroscopic mirror
Formed by a mirror that reflects the output component optical signal
Separating means and focusing means for focusing the separated red, green and blue component optical signals, wherein the separated red, green and blue monochromatic component optical signals
The opening and closing means for selectively passing through the numbers and this opening and closing means
An open / close drive unit that outputs a drive signal for driving
The red, green, and blue component optical signals that have passed through the opening and closing means are reflected and reflected.
And a converging portion that is transparent and converging
An image projection apparatus for a projection display apparatus, comprising: a focusing unit .
力して所定のサンプリング周波数信号に応じてディジタ
ル信号に変換する3つのA/D変換器と、 前記各赤、緑、青のディジタル信号を書き込み/読み出
すための3つのメモリと、 前記位相同期ループ部から出力される制御信号を受けて
計数するカウンタと、 前記制御信号をクロック信号として受けて前記カウンタ
の出力をラッチして前記カウンタのクリヤ信号として提
供するDフリップフロップと、 前記カウンタの出力状態によりスイッチングして前記メ
モリに貯蔵されたデータの読みだしを制御するスイッチ
と、 前記メモリから読み出された赤、緑、青のディジタル信
号を所定のサンプリング周波数信号によりそれぞれの
赤、緑、青のアナログ信号に変換する3つのD/A変換
器とを有することを特徴とする請求項1に記載の投射型
ディスプレイ装置の映像投射装置。2. The three-speed converter inputs three red, green and blue video signals and converts them into digital signals according to a predetermined sampling frequency signal, and each of the red, green and blue converters. Three memories for writing / reading the digital signal of, a counter for receiving and counting the control signal output from the phase locked loop unit, and receiving the control signal as a clock signal for latching the output of the counter. A D flip-flop provided as a clear signal for the counter, a switch for controlling reading of data stored in the memory by switching depending on an output state of the counter, red, green, and blue read from the memory D / A converters for converting the digital signals of the above into the respective red, green and blue analog signals by the predetermined sampling frequency signals Video projector of the projection type display device according to claim 1, characterized in that it comprises a.
れる書き込み/読み出し制御クロック信号およびサンプ
リング周波数信号は、 前記赤、緑、青の映像信号をA/D変換器で変換してメ
モリに書き込むための書き込み制御クロック信号および
サンプリング周波数信号と、前記メモリに書き込まれた
ディジタル信号を読み出し制御、D/A変換器でアナロ
グ信号に変換するための読み出し制御クロック信号およ
びサンプリング周波数信号とを有しており、 この際、読み出し制御クロックおよびサンプリング周波
数は書き込み制御クロックおよびサンプリング周波数の
3倍となるように形成されていることを特徴とする請求
項2に記載の投射型ディスプレイ装置の映像投射装置。3. The write / read control clock signal and sampling frequency signal supplied from the lock loop section to the double speed section are converted into the memory by converting the red, green and blue video signals by an A / D converter. A write control clock signal and a sampling frequency signal for writing, and a read control clock signal and a sampling frequency signal for reading control of the digital signal written in the memory and converting it into an analog signal by a D / A converter. The image projection apparatus of the projection display apparatus according to claim 2, wherein the read control clock and the sampling frequency are formed to be three times the write control clock and the sampling frequency.
シャッタにより形成されていることを特徴とする請求項
1に記載の投射型ディスプレイ装置の映像投射装置。 4. The liquid crystal having a single pixel as the opening / closing means.
The image projection device of the projection display device according to claim 1, wherein the image projection device is formed of a shutter .
タから赤、緑、青の成分光出力のためのスイッチング信
号を受け入れて、その論理組合せ値によって前記開閉手
段を駆動するための駆動信号を出力する論理素子によっ
て形成されていることを特徴とする請求項1に記載の投
射型ディスプレイ装置の映像投射装置。 5. The opening / closing drive section is a counter of the double speed section.
Switching signal for red, green, and blue component light output from
No. is received, and the switch is opened and closed according to its logical combination value.
Depending on the logic element that outputs the drive signal to drive the stage
The image projection apparatus of the projection type display apparatus according to claim 1, wherein the image projection apparatus is formed as follows .
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890018486A KR930009864B1 (en) | 1989-12-13 | 1989-12-13 | Video projector apparatus in display device |
KR1989-18486 | 1989-12-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05307216A JPH05307216A (en) | 1993-11-19 |
JP2685653B2 true JP2685653B2 (en) | 1997-12-03 |
Family
ID=19292861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2401996A Expired - Fee Related JP2685653B2 (en) | 1989-12-13 | 1990-12-13 | Image projection device for projection display device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2685653B2 (en) |
KR (1) | KR930009864B1 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5888985A (en) * | 1981-11-20 | 1983-05-27 | Sony Corp | Color picture reproducer |
JPH0628461B2 (en) * | 1984-10-25 | 1994-04-13 | ソニー株式会社 | Projection display device |
JPS61150487A (en) * | 1984-12-25 | 1986-07-09 | Toshiba Corp | Liquid crystal video projector |
-
1989
- 1989-12-13 KR KR1019890018486A patent/KR930009864B1/en not_active IP Right Cessation
-
1990
- 1990-12-13 JP JP2401996A patent/JP2685653B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR910013915A (en) | 1991-08-08 |
JPH05307216A (en) | 1993-11-19 |
KR930009864B1 (en) | 1993-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5172221A (en) | Picture projecting apparatus for a projection display system and the method thereof | |
US6995817B2 (en) | Image display device | |
JPH10126802A (en) | Color image display device and method | |
US4517587A (en) | Synchronizing signal generating circuit for solid-state color video camera | |
JP2685653B2 (en) | Image projection device for projection display device | |
JPH08228359A (en) | Color picture display device | |
JP2657741B2 (en) | Color image display method and apparatus | |
JP2608648B2 (en) | Image projection device and image projection method for projection display device | |
KR930009493B1 (en) | Video projection apparatus in display divice | |
JP2675215B2 (en) | Color image display | |
JPH1185121A (en) | Image display device | |
JPH0514843A (en) | Phase control device for liquid crystal drive timing signal | |
US5153712A (en) | Apparatus for inserting color character data into composite video signal | |
JP4019636B2 (en) | Display device and display method | |
JP2961217B2 (en) | Color image display | |
JP2589071Y2 (en) | Color viewfinder | |
KR920009186B1 (en) | Color picture display apparatus | |
JPH0537948A (en) | Projection type display device | |
JP2549029B2 (en) | Video signal display device | |
JPH052217A (en) | Liquid crystal panel projection device | |
KR19980064509A (en) | LCD Display | |
KR930000461B1 (en) | Projecting device using lcd | |
KR100188221B1 (en) | Synchronizing polarity converting circuit | |
JPH11194313A (en) | Projector | |
KR200147281Y1 (en) | Synchronized signal polarity discrimination circuit for projector |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |