JP4019636B2 - Display device and display method - Google Patents

Display device and display method Download PDF

Info

Publication number
JP4019636B2
JP4019636B2 JP2001009648A JP2001009648A JP4019636B2 JP 4019636 B2 JP4019636 B2 JP 4019636B2 JP 2001009648 A JP2001009648 A JP 2001009648A JP 2001009648 A JP2001009648 A JP 2001009648A JP 4019636 B2 JP4019636 B2 JP 4019636B2
Authority
JP
Japan
Prior art keywords
circuit
field frequency
frequency
enlargement
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001009648A
Other languages
Japanese (ja)
Other versions
JP2002215110A (en
Inventor
一隆 中
昇 坂田
光雄 田中
史雄 春名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001009648A priority Critical patent/JP4019636B2/en
Publication of JP2002215110A publication Critical patent/JP2002215110A/en
Application granted granted Critical
Publication of JP4019636B2 publication Critical patent/JP4019636B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、映像信号の表示装置に係わり、反射型液晶表示素子などを画素単位で制御して入力信号に対応した映像を光学的に表示する表示装置に関する。
【0002】
【従来の技術】
液晶などを画素単位で制御して入力信号に対応した映像を光学的に表示する表示装置の代表的なものに、液晶プロジェクタがある。液晶プロジェクタは、入力信号に応じて画素単位で透過率や反射率の制御可能な液晶パネルをR,G、Bそれぞれ独立に持ち、R、G、B光源に対して出射光量を画素単位で制御することによりスクリーン上にカラー画像を表示するものである。
【0003】
光の出射量を画素単位で制御する素子(以下光学制御素子)としては、従来からの透過型液晶、ディジタルマイクロミラーデバイス(DMD)に加え、反射型液晶などがそれぞれの用途により使い分けられている。
【0004】
反射型液晶は高開口率化が容易であること、同一チップ上に周辺回路が組み込める、また通常の半導体プロセスと同様に作成できるため低コスト化可能などのメリットがあり注目されている。
【0005】
これら液晶プロジェクタのカラー表示方法としては、R、G、Bの3つの独立した光源を持つ場合もあるが、白色光源からダイクロイックミラーなどにより分光して生成する構成が多く、さらにR,G,Bの独立した表示素子により画素単位で出射光量が制御された後、光学的に再合成され1系統の投射レンズでスクリーン上に表示する構成が多く用いられている。
【0006】
また、これらの表示装置には表示部のスクリーン裏側から投影する背面投射型の表示装置や、表示装置には表示部を持たず表示装置の投射レンズから外部のスクリーンに映像信号を表示する前面投射型の表示装置などがある。いずれも表示部(スクリーン)において画素単位でR,G,B出射光を光学的に合成して表示を行う構成である。
【0007】
【発明が解決しようとする課題】
反射型液晶を用いた表示装置では、後述するように、表示画像にフリッカーが出やすい問題があった。このフリッカーを解決するため従来の装置では現象のみを把握するのみで、単に表示デバイスの垂直走査(フィールド)周波数を90Hz程度に変換して表示を行っていた。一方液晶などの画素数が固定した表示デバイスでは、用いる液晶の画素数に合致した映像信号のみしか表示できないため、これ以外の画素数の映像信号が入力された場合には、表示可能な液晶の画素数に変換して表示する必要がある。
【0008】
たとえば表示素子に水平800画素、垂直600ラインの液晶素子を用いた場合には、水平800×垂直600のSVGA信号は変換することなく表示可能であるが、これ以外の解像度たとえば水平640×垂直400のVGA信号や水平1024×垂直768のXGA信号が入力された際には拡大縮小処理を行い画素数を表示可能な水平800×垂直600画素に変換する必要がある。
【0009】
すなわち表示画素数変換のための拡大縮小処理とフィールド周波数変換の2つの処理を行う必要があった。両者を同時に行うことは非常に複雑な処理となり、このため従来の装置ではフィールド周波数変換の上限周波数は、SXGA(水平1280×垂直1024)などの高い解像度の信号では90Hz程度に制限されていた。
【0010】
このフィールド周波数変換の機能は反射型液晶を用いた場合のみに必要な機能であり、一般の透過型液晶やDMDでは60Hz〜75Hzのフィールド周波数でフリッカのない表示が可能である。しかし反射型液晶による表示装置では、後述する検討結果により、90Hzでも不十分でありこれ以上にフィールド周波数を上昇させることが望ましい。
【0011】
【課題を解決するための手段】
本発明では、反射型液晶を用いて良好な画質が表示可能な表示装置を実現するため以下の手段を用いた。
1. 入力映像信号の表示フィールド周波数を2倍以上の周波数に変換し、変換後の映像信号のフィールド周波数の1/2を50Hz以上となるようにした。
2. 拡大縮小処理を行う信号処理回路と、フィールド周波数を変換する信号処理回路の2つに機能を分割し、2つのステップで表示信号を処理する構成とした。
3. 最初に拡大縮小処理回路により拡大縮小処理を行い、次にフィールド周波数回路によりフィールド周波数の変換を行う。
4. 拡大縮小処理回路では、入力信号が50Hz、59.94Hz〜60Hzである場合には入力映像信号と同一の周波数で出力し、これ以外の周波数である場合には所定の周波数(例えば60Hz)に変換して出力する。
5. フィールド周波数変換回路は、主にフィールド周波数の変換処理のみを行い、入力フィールド周波数の2倍などの整数倍のフィールド周波数に変換を行う。
【0012】
【発明の実施の形態】
本願の発明者の検討により明らかにした、本願発明で用いる反射型液晶表示素子におけるフリッカ発生のメカニズムについて、図1、図2を用いて説明する。
【0013】
図1(a)は入力映像信号の振幅波形を示しており、フィールド周波数Fv=60Hzの信号の全面白色信号を入力した場合を示している。図1(b)は反射型液晶への駆動電圧を示している。図1(b)に示すように反射型液晶では、印加電圧を基準電位に対しフィールド単位で反転させるよう構成されている。これは、同一パターンを長時間表示したとき残像が発生するいわゆる焼き付き現象を低減させるため、このような交流化処理を施し駆動する構成となっている。従来の透過型液晶ではこの交流化処理の周期がライン単位あるいは画素単位であったのに対し、反射型液晶ではフィールド単位での交流化処理が行われている点に大きな特徴がある。図1(b)の駆動波形による発光量(反射型液晶の反射率)を図1(c)に示す。なお図1(c)は垂直走査によらず画面上の固定点での輝度変化を取ったものである。図1(c)に示されるように、発光量の変化はフィールド毎に等しい波形とならず、フィールド単位での交流化処理の影響を受けることにより、フィールド毎交互に異なる2つの発光パタンを繰り返している。本来、フィールド毎に等しい発光パタンとなればフィールド周波数Fv=60Hz の整数倍の周波数成分のみが発生するが、この発光パターンの歪が交互に現れることによって、Fv=60Hzのフィールド周波数であっても、フィールド周波数の1/2の30Hz=(Fv/2=60/2)の周波数成分が現れる。
【0014】
フリッカー妨害の影響は古くから臨界融合周波数として知られており、50〜60Hz程度で実用十分なレベルに妨害が低下し、80〜100Hz程度とすることで検知限以下にできることが知られている。従来の装置ではこのフリッカ感度特性に応じて、表示フィールド周波数を60〜70Hzとすることによりフリッカ妨害を低減させていた。またフリッカ妨害の出にくい表示を実現するためには必要に応じてさらに表示フィールド周波数をあげて例えば75Hzあるいは80Hzで表示が行われていた。反射型液晶を用いた表示装置では、フィールド単位での交流化処理の影響によりフィールド周波数の1/2(Fv/2)の成分も考慮する必要がある。
【0015】
図2にフリッカ感度特性と周波数成分のエネルギーの関係を示す。図2の横軸は周波数である。
【0016】
図2(a)はフィールド周波数Fv=60Hzで表示を行う場合の表示信号のスペクトル分布と、フリッカ感度特性を示したものである。表示フィールド周波数Fv=60Hz の成分はフリッカ感度の低い領域にあるため60Hz成分のフリッカは実用十分なレベルとなるが、反射型液晶固有の30Hz(=Fv/2)のフリッカが、感度の高い領域にあり、全体としてフリッカ妨害の大きい表示画像となる。
【0017】
図2(b)はフィールド周波数をFv=90Hzに上昇させて表示した場合を示したもので、45Hz(=Fv/2)のフリッカがフリッカ感度に応じて検知されることがわかる。
【0018】
図2(c)はフィールド周波数をさらにFv=120Hzに上昇させて表示した場合を示したもので、60Hz(=Fv/2)のフリッカが存在するが、フリッカ感度の低い領域であり、全体として検知限以下にフリッカ妨害を低減させることができる。
【0019】
フリッカの少ない高画質な表示を行うためには、図2から分かるように、フィールド周波数Fvのみでなく、Fv/2においてもフリッカを発生させない周波数であることが望ましい。しかしこの条件では、フィールド周波数Fvを200Hz以上に変換しなければならず、現行のシステムの大幅な変更が必要となるため、実現困難である。そこで、フィールド周波数Fvはフリッカを発生させない周波数(例えば100Hz以上)であり、Fv/2はエネルギーが少ないため実用上十分なフリッカ感度の領域(50〜60Hz以上)とすればよい。以上から反射型液晶の表示周波数は100〜180Hz、すなわちフィールド周波数を2〜3倍に変換することが望ましい。
【0020】
以上からフィールド周波数を100Hz以上とすることで、表示フィールド周波数成分Fvにおいて発生するフリッカは検知限以下とすることができ、反射型固有の交流化処理に伴う表示フィールド周波数の1/2(Fv/2)の成分も実用上十分なフリッカ感度の領域とすることができ極端な回路規模システムの変更・増大なく、高画質の表示装置を実現することができる。
【0021】
またフィールド周波数の変換は、入力信号のフィールド周波数に対して1、2、3、・・・倍のように倍数になっていることが好ましく、整数倍に設定することで、同一フレームの映像内容を、倍率に応じて1回、2回、あるいは3回繰り返して出力することによりフィールド周波数の変換が容易に可能となる。しかしながら、n/m倍(n、mは整数)としても、例えば3/2倍の場合には、入力の第一フィールドを2回出力し、入力第2フィールドを3回出力し、入力第3フィールドを2回出力するといったように、同一フレーム内容が2回、3回、2回、3回、2回、・・・・と繰り返される。この結果表示画像は滑らかな動きが多少損なわれるものの、実用上問題の無い動画像を得ることが出来る。
【0022】
以下本発明の具体的な実施の形態につき、主として800×600(SVGA相当)画素の反射型液晶を光学制御素子として用いた表示装置を実現する構成につき図を用いて説明する。
【0023】
図3は本発明の実施形態を示す背面投射型表示装置の構成図である。
【0024】
図3において、101、102、103は映像信号の入力端子、104は同期信号の入力端子、201、202、203はA/D変換回路、3は入力信号の形態を変更したり拡大縮小処理により画素数を変換する拡大縮小処理回路、301は拡大縮小処理回路3内部に設けられたメモリ、4はフィールド周波数変換回路、401はフィールド周波数変換回路4内部に設けられたメモリ、7は制御回路、501、502、503は液晶パネルを駆動するための駆動回路、6は光学合成部、11、12、13、は光学合成部6の内部に設けられた液晶パネル、8は表示スクリーン、9は本発明の表示装置である。
【0025】
入力端子101、102、103からはR、G、BあるいはY、R−Y、B−Yなどのカラー映像信号が入力される。入力端子104には水平垂直の同期信号が入力される。制御回路7では入力端子104から入力された同期信号に基づいて基本クロックや各部への制御信号が生成される。A/D変換回路201、202、203は入力端子101、102、103から入力された映像信号をディジタル信号に変換する。拡大縮小処理回路3はA/D変換回路201、202、203でディジタル信号に変換された映像信号の信号形態および解像度を内部に設けられたメモリ301を用いて変換するいわゆるスキャンコンバータである。端子101、102、 103から入力された種々の形態の映像信号は拡大縮小処理回路3により、RGB形式の水平800画素、垂直600ライン、フィールド周波数60Hzの信号RI、GI,BIに変換される。フィールド周波数変換回路4は内部に設けられたメモリ401を用いてフィールド周波数をRI、GI,BIの2倍の120Hzに変換しR,G,Bの光学制御素子を制御するための表示信号Ro、Go、Boを生成する。駆動回路501〜503は反射型液晶パネル11、12、13を駆動するために必要な電圧やタイミングに信号を変換する。液晶パネル11、12、13はいずれも水平800画素、垂直600ラインの反射型液晶パネルである。光学合成部6は液晶パネル11、12、13によりR,G,Bの光源を制御し、スクリーン8に光学的に合成し入力信号の表示を行う。
【0026】
以上のような構成により、水平800画素、垂直600ラインの反射型液晶パネル垂直走査周波数120Hzで駆動し入力信号を表示することができる。
【0027】
次に本発明による前面投射型表示装置の構成につき図4を用いて説明する。
【0028】
図4において、10は光学合成部6に設けられた出射レンズ、8は表示装置外部に設けられた表示スクリーン、9は本発明の表示装置である。その他は図3と同一である。
【0029】
図3に示した構成例は、表示装置と表示スクリーンが一体となった背面投射型の表示装置であるのに対し、図4の構成は光学合成部6に設けられた出射レンズ10より、外部に設けられた表示スクリーン8に投影する前面投射型の表示装置である点が異なっており、他の構成は同じである。
【0030】
以上のように光学合成部の構成により、背面投射あるいは前面投射の表示装置いずれへも本発明を適用することができる。なお、光学合成部の必要に応じて、表示映像信号の左右、上下反転などの処理は、駆動回路501〜503あるいは拡大縮小回路3において所望の反転処理を行う構成とすればよい。
【0031】
図3あるいは図4に示した構成とすることで、拡大縮小処理回路3は、拡大縮小のみを行い、フィールド周波数変換回路4は、フィールド周波数の変換のみを行うことになり、それぞれの機能が単純化することになり、両者を1ステップで行う場合に比較して回路を小型化できる。また従来の1ステップで変換を行う場合に比較してより高いフィールド周波数への変換が可能となる。これまで若干フリッカが検知されていた90Hzより高い例えば120Hzへフィールド周波数を変換させることにより、フリッカをほとんど感じない程度に高画質化させることができる。
【0032】
また、使用する光学制御素子が、反射型液晶の場合には拡大縮小処理回路3とフィールド周波数変換回路4とを組み合わせて用い、フィールド周波数を高くする必要のない透過型液晶やDMDを光学制御素子として用いる場合には拡大縮小処理回路3を単独で用いればよく拡大縮小処理回路3の汎用性を高めることができる。汎用性が高い回路が実現されることにより類似の表示装置などでも拡大縮小処理回路3を使用することができるようになり、使用数量増大により開発コストを低減させる経済的効果がある。
【0033】
また、拡大縮小処理回路が、入力映像信号が50Hzあるいは59.94〜60Hzである場合には入力映像信号と同一の周波数でRI,GI,BIを出力することにより、PAL、SECAM、NTSCなどのTV放送に基づく動画像信号である場合にはフィールドの欠落や重複などの不連続のない映像信号の表示が可能である。これ以外の入力信号のフィールド周波数は、コンピュータからの静止画像が主な信号と判断し、予め定められた60Hzのフィールド周波数で出力する構成となっている。このフィールド周波数による周波数変換切換部の具体的な構成を図5を用いて説明する。
【0034】
図5において、701は図3、図4に示す端子104から入力される映像信号の垂直同期信号の周期を計測しこの周期が50Hzあるいは59.94〜60Hzである場合を判定する検出判定回路、702は端子104から入力される映像信号の水平同期信号に基づきクロックを生成するPLL回路、703は予め定められた固定周波数で発振する発振回路、704は切換え回路である。これら701〜704はすべて図3、図4に示す制御回路7内部に設けられている。
【0035】
検出判定回路701において、端子104から入力される映像信号の垂直同期信号の周期を計測しており、この周期が50Hzあるいは59.94〜60Hzである場合には切換え回路704を切換え、PLL回路702からのクロック信号を拡大縮小処理回路3のメモリ読み出しクロックRckとして出力する。これにより出力RI,GI,BIのフィールド周波数を入力映像信号のフィールド周波数と一致させることができる。また、検出判定回路701が垂直同期信号の周期が50Hzあるいは59.94〜60Hz以外であると判定した場合には固定周波数の発振回路703からのクロックを切換え回路704を介してRckとして出力する。これによりRI,GI,BIは60Hzのフィールド周波数として出力される。
【0036】
この後フィールド周波数変換回路4において、RI,GI,BIの1フィールドの画像を時間軸を1/2に短縮して2回ずつ出力させることによりフィールド周波数を2倍に変換することで、動画像の滑らかな動きを崩すことなく高画質の表示が可能となる。また入力信号が50HzのPAL、SECAM方式に基づく動画像の場合には、入力フィールド周波数の3倍の周波数150(=50×3)Hzに変換して表示するものであってもよい。
【0037】
【発明の効果】
本発明によれば、フリッカー妨害の目立ちやすい反射型液晶を用いた表示装置において、フリッカのない、動きの不連続のない高画質の表示を行うことができる。
【図面の簡単な説明】
【図1】反射型液晶の発光量の時間的変化を説明する説明図である。
【図2】反射型液晶の表示画像の周波数スペクトルとフリッカの関係を説明する説明図である。
【図3】本発明の背面投射型表示装置の実施形態を示すブロック図である。
【図4】本発明の前面投射型表示装置の実施形態を示すブロック図である。
【図5】本発明の制御回路7の一部の構成を示すブロック図である。
【符号の説明】
101、102、103、104…入力端子
201、202、203…A/D変換回路
3…拡大縮小処理回路
4…フィールド周波数変換回路
501、502、503…駆動回路
6…光学合成部
7…制御回路
701…検出判定回路
702…PLL回路
703…発振回路
704…切換え回路
8…表示部(スクリーン)
9…表示装置
10…出射レンズ
11、12、13…光学制御素子
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a video signal display device, and more particularly to a display device that optically displays an image corresponding to an input signal by controlling a reflective liquid crystal display element or the like in units of pixels.
[0002]
[Prior art]
A typical example of a display device that optically displays an image corresponding to an input signal by controlling a liquid crystal or the like in units of pixels is a liquid crystal projector. Liquid crystal projectors have R, G, and B liquid crystal panels that can control transmittance and reflectance in pixel units according to input signals, and control the amount of light emitted from the R, G, and B light sources in pixel units. By doing so, a color image is displayed on the screen.
[0003]
As elements for controlling the amount of emitted light in pixel units (hereinafter referred to as optical control elements), in addition to conventional transmissive liquid crystals and digital micromirror devices (DMD), reflective liquid crystals are used for different purposes. .
[0004]
Reflective liquid crystals are attracting attention because they can easily increase the aperture ratio, can incorporate peripheral circuits on the same chip, and can be manufactured in the same way as a normal semiconductor process, so that the cost can be reduced.
[0005]
The color display methods of these liquid crystal projectors may have three independent light sources of R, G, and B, but there are many configurations in which a white light source is spectrally generated by a dichroic mirror or the like, and further R, G, B In many cases, the amount of emitted light is controlled in units of pixels by an independent display element, and then optically recombined and displayed on a screen with a single projection lens.
[0006]
In addition, these display devices are rear projection type display devices that project from the back side of the screen of the display unit, and front display units that do not have a display unit and display a video signal from the projection lens of the display unit to an external screen. Type display devices. In either case, the display unit (screen) is configured to perform display by optically synthesizing R, G, and B emitted light in pixel units.
[0007]
[Problems to be solved by the invention]
As described later, the display device using the reflective liquid crystal has a problem that flicker is likely to appear in the display image. In order to solve this flicker, the conventional apparatus merely displays the phenomenon by converting the vertical scanning (field) frequency of the display device to about 90 Hz only by grasping only the phenomenon. On the other hand, a display device with a fixed number of pixels, such as a liquid crystal display, can only display video signals that match the number of pixels of the liquid crystal to be used. Therefore, when a video signal with a different number of pixels is input, It is necessary to convert and display the number of pixels.
[0008]
For example, when a liquid crystal element having horizontal 800 pixels and vertical 600 lines is used as a display element, an SVGA signal of horizontal 800 × vertical 600 can be displayed without conversion, but other resolutions such as horizontal 640 × vertical 400 are possible. When a VGA signal or a horizontal 1024 × vertical 768 XGA signal is input, it is necessary to perform enlargement / reduction processing to convert the number of pixels into a displayable horizontal 800 × vertical 600 pixels.
[0009]
That is, it is necessary to perform two processes, an enlargement / reduction process and a field frequency conversion for converting the number of display pixels. Performing both at the same time is a very complicated process. For this reason, in the conventional apparatus, the upper limit frequency of field frequency conversion is limited to about 90 Hz for a high resolution signal such as SXGA (horizontal 1280 × vertical 1024).
[0010]
This field frequency conversion function is necessary only when a reflective liquid crystal is used, and a normal transmissive liquid crystal or DMD can display without flicker at a field frequency of 60 Hz to 75 Hz. However, in the display device using the reflective liquid crystal, 90 Hz is insufficient due to the examination results described later, and it is desirable to increase the field frequency beyond this.
[0011]
[Means for Solving the Problems]
In the present invention, the following means are used in order to realize a display device capable of displaying good image quality using a reflective liquid crystal.
1. The display field frequency of the input video signal was converted to a frequency more than twice, and 1/2 of the field frequency of the converted video signal was set to 50 Hz or more.
2. The function is divided into two parts, a signal processing circuit for performing enlargement / reduction processing and a signal processing circuit for converting the field frequency, and the display signal is processed in two steps.
3. First, enlargement / reduction processing is performed by the enlargement / reduction processing circuit, and then field frequency conversion is performed by the field frequency circuit.
4). In the enlargement / reduction processing circuit, when the input signal is 50 Hz, 59.94 Hz to 60 Hz, it is output at the same frequency as the input video signal, and when it is other than this, it is converted to a predetermined frequency (for example, 60 Hz). Output.
5). The field frequency conversion circuit mainly performs only field frequency conversion processing, and converts the field frequency to a field frequency that is an integer multiple such as twice the input field frequency.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
The mechanism of flicker generation in the reflective liquid crystal display element used in the present invention, which has been clarified by the study of the inventors of the present application, will be described with reference to FIGS.
[0013]
FIG. 1A shows an amplitude waveform of an input video signal, and shows a case where a full white signal of a field frequency Fv = 60 Hz is input. FIG. 1B shows the driving voltage for the reflective liquid crystal. As shown in FIG. 1B, the reflective liquid crystal is configured to invert the applied voltage in field units with respect to the reference potential. In order to reduce a so-called burn-in phenomenon in which an afterimage is generated when the same pattern is displayed for a long time, such an alternating processing is applied and driven. In contrast to the conventional transmission type liquid crystal, the cycle of this AC processing is in units of lines or pixels, whereas in the reflection type liquid crystal, the AC processing is performed in units of fields. FIG. 1C shows the light emission amount (reflectance of the reflective liquid crystal) according to the drive waveform of FIG. FIG. 1C shows a change in luminance at a fixed point on the screen regardless of vertical scanning. As shown in FIG. 1 (c), the change in the amount of light emission does not become an equal waveform for each field, and two different light emission patterns are alternately repeated for each field by being affected by the alternating current processing in the field unit. ing. Originally, if the light emission pattern is equal for each field, only a frequency component that is an integer multiple of the field frequency Fv = 60 Hz is generated. However, even if the field frequency of Fv = 60 Hz is generated by alternately appearing distortion of this light emission pattern. The frequency component of 30 Hz = (Fv / 2 = 60/2), which is 1/2 of the field frequency, appears.
[0014]
The influence of flicker interference has long been known as a critical fusion frequency, and it is known that the interference drops to a practically sufficient level at about 50-60 Hz and can be made below the detection limit by setting it to about 80-100 Hz. In the conventional apparatus, the flicker interference is reduced by setting the display field frequency to 60 to 70 Hz in accordance with the flicker sensitivity characteristic. Further, in order to realize a display that is less likely to cause flicker interference, the display field frequency is increased as necessary, and the display is performed at 75 Hz or 80 Hz, for example. In the display device using the reflective liquid crystal, it is necessary to consider a 1/2 (Fv / 2) component of the field frequency due to the influence of the AC processing in the field unit.
[0015]
FIG. 2 shows the relationship between flicker sensitivity characteristics and frequency component energy. The horizontal axis in FIG. 2 is the frequency.
[0016]
FIG. 2A shows the spectral distribution of the display signal and the flicker sensitivity characteristic when the display is performed at the field frequency Fv = 60 Hz. Since the component of the display field frequency Fv = 60Hz is in a low flicker sensitivity region, the flicker of the 60Hz component is practically sufficient, but the flicker of 30Hz (= Fv / 2) unique to the reflective liquid crystal is in the high sensitivity region. As a whole, the display image has a large flicker disturbance.
[0017]
FIG. 2B shows the display when the field frequency is increased to Fv = 90 Hz. It can be seen that 45 Hz (= Fv / 2) flicker is detected according to the flicker sensitivity.
[0018]
FIG. 2 (c) shows a case where the field frequency is further increased to Fv = 120 Hz. The flicker at 60 Hz (= Fv / 2) is present, but this is a low flicker sensitivity region. Flicker interference can be reduced below the detection limit.
[0019]
In order to perform high-quality display with little flicker, it is desirable that the frequency not cause flicker not only at the field frequency Fv but also at Fv / 2, as can be seen from FIG. However, under this condition, the field frequency Fv must be converted to 200 Hz or higher, which requires a significant change in the current system, which is difficult to realize. Therefore, the field frequency Fv is a frequency that does not generate flicker (for example, 100 Hz or more), and Fv / 2 has a small amount of energy, and therefore may be a practically sufficient flicker sensitivity region (50 to 60 Hz or more). From the above, it is desirable that the display frequency of the reflective liquid crystal is 100 to 180 Hz, that is, the field frequency is converted to 2 to 3 times.
[0020]
From the above, by setting the field frequency to 100 Hz or more, the flicker generated in the display field frequency component Fv can be made below the detection limit, and 1/2 of the display field frequency (Fv / The component 2) can also be set to a practically sufficient flicker sensitivity region, and a high-quality display device can be realized without drastically changing or increasing the circuit scale system.
[0021]
The field frequency conversion is preferably a multiple such as 1, 2, 3,... Times the field frequency of the input signal. By setting an integral multiple, the video content of the same frame Is repeatedly output once, twice, or three times according to the magnification, so that the field frequency can be easily converted. However, even when n / m times (n and m are integers), for example, 3/2 times, the input first field is output twice, the input second field is output three times, and the input third The same frame content is repeated twice, three times, two times, three times, two times, and so on, such as outputting the field twice. As a result, although the smooth movement of the displayed image is somewhat impaired, a moving image having no practical problem can be obtained.
[0022]
In the following, specific embodiments of the present invention will be described with reference to the drawings for the configuration that realizes a display device using reflective liquid crystal of 800 × 600 (equivalent to SVGA) pixels as an optical control element.
[0023]
FIG. 3 is a configuration diagram of a rear projection display device showing an embodiment of the present invention.
[0024]
In FIG. 3, 101, 102, and 103 are video signal input terminals, 104 is a synchronization signal input terminal, 201, 202, and 203 are A / D conversion circuits, and 3 is an input signal type change or enlargement / reduction process. An enlargement / reduction processing circuit for converting the number of pixels, 301 is a memory provided in the enlargement / reduction processing circuit 3, 4 is a field frequency conversion circuit, 401 is a memory provided in the field frequency conversion circuit 4, 7 is a control circuit, Reference numerals 501, 502, and 503 denote driving circuits for driving the liquid crystal panel, 6 denotes an optical synthesis unit, 11, 12, and 13 denote liquid crystal panels provided in the optical synthesis unit 6, 8 denotes a display screen, and 9 denotes a book It is a display device of the invention.
[0025]
Color video signals such as R, G, B or Y, RY, BY are input from the input terminals 101, 102, 103. A horizontal / vertical synchronizing signal is input to the input terminal 104. The control circuit 7 generates a basic clock and a control signal for each unit based on the synchronization signal input from the input terminal 104. The A / D conversion circuits 201, 202, and 203 convert the video signals input from the input terminals 101, 102, and 103 into digital signals. The enlargement / reduction processing circuit 3 is a so-called scan converter that converts the signal form and resolution of the video signal converted into a digital signal by the A / D conversion circuits 201, 202, and 203 using a memory 301 provided therein. Various types of video signals input from the terminals 101, 102, and 103 are converted by the enlargement / reduction processing circuit 3 into signals RI, GI, and BI in the RGB format of 800 horizontal pixels, 600 vertical lines, and a field frequency of 60 Hz. The field frequency conversion circuit 4 uses a memory 401 provided therein to convert a field frequency to 120 Hz, which is twice RI, GI, and BI, and display signals Ro, for controlling the R, G, and B optical control elements. Go and Bo are generated. The drive circuits 501 to 503 convert signals to voltages and timings necessary for driving the reflective liquid crystal panels 11, 12, and 13. The liquid crystal panels 11, 12, and 13 are all reflective liquid crystal panels having horizontal 800 pixels and vertical 600 lines. The optical synthesizing unit 6 controls the R, G, and B light sources by the liquid crystal panels 11, 12, and 13, and optically synthesizes the screen 8 to display the input signal.
[0026]
With the configuration described above, an input signal can be displayed by driving at a reflection liquid crystal panel vertical scanning frequency of 120 Hz with horizontal 800 pixels and vertical 600 lines.
[0027]
Next, the configuration of the front projection display device according to the present invention will be described with reference to FIG.
[0028]
In FIG. 4, 10 is an exit lens provided in the optical combining unit 6, 8 is a display screen provided outside the display device, and 9 is a display device of the present invention. Others are the same as FIG.
[0029]
The configuration example shown in FIG. 3 is a rear projection type display device in which the display device and the display screen are integrated, whereas the configuration in FIG. 4 is more external than the exit lens 10 provided in the optical combining unit 6. This is a front projection type display device that projects onto a display screen 8 provided in the above, and the other configurations are the same.
[0030]
As described above, the present invention can be applied to both rear projection and front projection display devices by the configuration of the optical synthesis unit. It should be noted that processing such as left / right and up / down inversion of the display video signal may be configured to perform desired inversion processing in the drive circuits 501 to 503 or the enlargement / reduction circuit 3 as required by the optical synthesis unit.
[0031]
With the configuration shown in FIG. 3 or FIG. 4, the enlargement / reduction processing circuit 3 performs only enlargement / reduction, and the field frequency conversion circuit 4 performs only field frequency conversion, and each function is simple. Therefore, the circuit can be reduced in size compared to the case where both are performed in one step. In addition, conversion to a higher field frequency is possible as compared with the case where the conversion is performed in one conventional step. By converting the field frequency to, for example, 120 Hz, which is higher than 90 Hz where flicker has been detected up to now, the image quality can be improved to such an extent that flicker is hardly felt.
[0032]
Further, when the optical control element to be used is a reflection type liquid crystal, the enlargement / reduction processing circuit 3 and the field frequency conversion circuit 4 are used in combination, and a transmissive liquid crystal or DMD that does not require a high field frequency is used as the optical control element. When used as the above, the enlargement / reduction processing circuit 3 may be used alone, and the versatility of the enlargement / reduction processing circuit 3 can be improved. By realizing a circuit with high versatility, it becomes possible to use the enlargement / reduction processing circuit 3 even in a similar display device or the like, and there is an economic effect of reducing the development cost by increasing the use quantity.
[0033]
In addition, when the input video signal is 50 Hz or 59.94-60 Hz, the enlargement / reduction processing circuit outputs RI, GI, BI at the same frequency as the input video signal, so that TV broadcasting such as PAL, SECAM, NTSC, etc. In the case of a moving image signal based on the above, it is possible to display a video signal without discontinuity such as missing or overlapping fields. The other field frequencies of the input signal are determined so that a still image from the computer is the main signal and output at a predetermined field frequency of 60 Hz. A specific configuration of the frequency conversion switching unit based on the field frequency will be described with reference to FIG.
[0034]
In FIG. 5, reference numeral 701 denotes a detection determination circuit for measuring the period of the vertical synchronizing signal of the video signal input from the terminal 104 shown in FIGS. 3 and 4, and determining whether this period is 50 Hz or 59.94-60 Hz. A PLL circuit that generates a clock based on the horizontal synchronizing signal of the video signal input from the terminal 104, 703 is an oscillation circuit that oscillates at a predetermined fixed frequency, and 704 is a switching circuit. These 701 to 704 are all provided in the control circuit 7 shown in FIGS.
[0035]
In the detection determination circuit 701, the period of the vertical synchronizing signal of the video signal input from the terminal 104 is measured. When this period is 50 Hz or 59.94-60 Hz, the switching circuit 704 is switched, and the signal from the PLL circuit 702 is switched. The clock signal is output as the memory read clock Rck of the enlargement / reduction processing circuit 3. As a result, the field frequencies of the outputs RI, GI, and BI can be matched with the field frequency of the input video signal. When the detection determination circuit 701 determines that the period of the vertical synchronization signal is 50 Hz or other than 59.94-60 Hz, the clock from the fixed frequency oscillation circuit 703 is output as Rck via the switching circuit 704. Thereby, RI, GI, and BI are output as a field frequency of 60 Hz.
[0036]
After that, the field frequency conversion circuit 4 converts the field frequency to twice by outputting the image of one field of RI, GI, and BI twice by reducing the time axis to 1/2, thereby moving the moving image. High-quality display is possible without breaking the smooth movement. In the case of a moving image based on a 50 Hz PAL or SECAM system, the input signal may be converted into a frequency 150 (= 50 × 3) Hz that is three times the input field frequency and displayed.
[0037]
【The invention's effect】
According to the present invention, a high-quality display without flicker and without discontinuity of movement can be performed in a display device using a reflective liquid crystal that is easily noticeable for flicker interference.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram for explaining a temporal change in a light emission amount of a reflective liquid crystal.
FIG. 2 is an explanatory diagram illustrating a relationship between a frequency spectrum of a display image of a reflection type liquid crystal and flicker.
FIG. 3 is a block diagram showing an embodiment of a rear projection display device of the present invention.
FIG. 4 is a block diagram showing an embodiment of a front projection display device of the present invention.
FIG. 5 is a block diagram showing a partial configuration of a control circuit 7 of the present invention.
[Explanation of symbols]
101, 102, 103, 104 ... input terminals 201, 202, 203 ... A / D conversion circuit 3 ... enlargement / reduction processing circuit 4 ... field frequency conversion circuits 501, 502, 503 ... drive circuit 6 ... optical synthesis unit 7 ... control circuit 701 ... Detection determination circuit 702 ... PLL circuit 703 ... Oscillation circuit 704 ... Switching circuit 8 ... Display unit (screen)
9 ... Display device 10 ... Exit lenses 11, 12, 13 ... Optical control element

Claims (2)

反射型映像表示素子を用いた表示装置であって、
入力された映像信号の拡大又は縮小処理を行う拡大縮小処理回路と、
前記拡大縮小処理回路から出力された映像信号のフィールド周波数を2倍以上の周波数に変換し、変換後の映像信号のフィールド周波数の1/2を50Hz以上とするフィールド周波数変換回路と、
前記入力された映像信号のフィールド周波数の周期を計測し判定する検出判定回路と、
前記入力された映像信号に基づきクロックを生成するPLL回路と、
予め定められた固定周波数を発信する発信回路と、
前記PLL回路で生成されたクロックと前記発信回路から発信される固定周波数とを切換える切換え回路と、
前記検出判定回路により前記フィールド周波数が50Hzあるいは59.9〜60Hzと判定された場合には前記PLL回路で生成されたクロック信号を前記拡大縮小処理回路の読み出しクロックとして出力し、前記検出判定回路により前記フィールド周波数が50Hzあるいは59.9〜60Hz以外と判定された場合には前記発信回路から発信される固定周波数を前記拡大縮小処理回路の読み出しクロックとして出力するように前記切換え回路で切換えて、前記フィールド周波数変換回路に前記映像信号を出力するように制御する制御回路と、
前記変換後の映像信号に基づき前記反射型映像表示素子を駆動する駆動回路とを備えたことを特徴とする表示装置。
A display device using a reflective image display element,
An enlargement / reduction processing circuit for performing enlargement / reduction processing of the input video signal;
A field frequency conversion circuit that converts the field frequency of the video signal output from the enlargement / reduction processing circuit to a frequency that is twice or more, and sets 1/2 of the field frequency of the converted video signal to 50 Hz or more;
A detection determination circuit that measures and determines the period of the field frequency of the input video signal;
A PLL circuit that generates a clock based on the input video signal;
A transmission circuit for transmitting a predetermined fixed frequency;
A switching circuit that switches between a clock generated by the PLL circuit and a fixed frequency transmitted from the transmission circuit;
When the field frequency is determined to be 50 Hz or 59.9-60 Hz by the detection determination circuit, the clock signal generated by the PLL circuit is output as a read clock of the enlargement / reduction processing circuit, and the detection determination circuit When the field frequency is determined to be other than 50 Hz or 59.9-60 Hz, the fixed frequency transmitted from the transmission circuit is switched by the switching circuit so as to be output as a read clock of the enlargement / reduction processing circuit, A control circuit for controlling the video signal to be output to a field frequency conversion circuit;
A display device comprising: a drive circuit that drives the reflective video display element based on the converted video signal.
反射型映像表示素子を用いた表示方法であって、A display method using a reflective image display element,
入力された映像信号の拡大又は縮小処理を行う拡大縮小処理ステップと、An enlargement / reduction processing step for enlarging or reducing the input video signal;
前記拡大縮小処理ステップから出力された信号のフィールド周波数を2倍以上の周波数に変換し、変換後の信号のフィールド周波数の1/2を50Hz以上とするフィールド周波数変換ステップと、A field frequency conversion step of converting the field frequency of the signal output from the enlargement / reduction processing step to a frequency of twice or more, and setting 1/2 of the field frequency of the converted signal to 50 Hz or more;
前記入力された映像信号のフィールド周波数の周期を計測し判定する検出判定ステップと、A detection determination step of measuring and determining a period of a field frequency of the input video signal;
前記検出判定ステップで前記フィールド周波数が50Hzあるいは59.9〜60Hzと判定された場合にはPLL回路で生成されたクロック信号を前記拡大縮小処理ステップにおける読み出しクロックとして出力し、前記検出判定ステップで前記フィールド周波数が50Hzあるいは59.9〜60Hz以外と判定された場合には発信回路から発信される固定周波数を前記拡大縮小ステップにおける読み出しクロックとして出力するように周波数を切換える切換えステップと、When the field frequency is determined to be 50 Hz or 59.9-60 Hz in the detection determination step, a clock signal generated by a PLL circuit is output as a read clock in the enlargement / reduction processing step, and the detection determination step When the field frequency is determined to be other than 50 Hz or 59.9 to 60 Hz, a switching step of switching the frequency so as to output a fixed frequency transmitted from the transmission circuit as a read clock in the enlargement / reduction step;
前記切換えステップで切換えられた周波数で前記フィールド周波数変換ステップに前記映像信号を出力するように制御する制御ステップと、A control step for controlling to output the video signal to the field frequency conversion step at the frequency switched in the switching step;
前記変換後の映像信号に基づき前記反射型映像表示素子を駆動する駆動ステップとを備えたことを特徴とする表示方法。And a driving step of driving the reflective video display element based on the converted video signal.
JP2001009648A 2001-01-18 2001-01-18 Display device and display method Expired - Fee Related JP4019636B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001009648A JP4019636B2 (en) 2001-01-18 2001-01-18 Display device and display method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001009648A JP4019636B2 (en) 2001-01-18 2001-01-18 Display device and display method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007165764A Division JP4535090B2 (en) 2007-06-25 2007-06-25 Display device and display method

Publications (2)

Publication Number Publication Date
JP2002215110A JP2002215110A (en) 2002-07-31
JP4019636B2 true JP4019636B2 (en) 2007-12-12

Family

ID=18877091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001009648A Expired - Fee Related JP4019636B2 (en) 2001-01-18 2001-01-18 Display device and display method

Country Status (1)

Country Link
JP (1) JP4019636B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552969B1 (en) 2003-09-29 2006-02-15 삼성에스디아이 주식회사 Fs-lcd
JP2009003420A (en) * 2007-05-21 2009-01-08 Victor Co Of Japan Ltd Video signal display apparatus and method for reproducing video signal

Also Published As

Publication number Publication date
JP2002215110A (en) 2002-07-31

Similar Documents

Publication Publication Date Title
JP3956337B2 (en) Frame sequential color display
US20090002297A1 (en) Image display device
JP2003069961A (en) Frame rate conversion
US20050140934A1 (en) Projection device
JPH0990916A (en) Display device
JPH1185110A (en) Display device and display method
JP4019636B2 (en) Display device and display method
JP4535090B2 (en) Display device and display method
JP2002006795A (en) Color display device
EP1543490A1 (en) Temporal dithering to increase dynamic range of images in sequentially illuminated displays
JP3829479B2 (en) Display device and driving method thereof
JPH08137439A (en) Liquid crystal display device and liquid crystal display method
JP2009009155A (en) Display device and display method
JP2001033760A (en) Liquid crystal device, and method and circuit for driving liquid crystal device
JPH11281951A (en) Driving method of display device, and display device
JP3503303B2 (en) Display device
JP2021026195A (en) Projection type display device
JPH06269017A (en) Liquid crystal color display device
CN116068749A (en) Projection device and projection method thereof
JP2001209346A (en) Optoelectronic device and its driving method
JP2021081666A (en) Projection display device
JPH04165779A (en) Driving method for projection liquid crystal television and liquid crystal panel
JPH05292439A (en) Liquid crystal projective display device
JPH0237886A (en) Projection type liquid crystal television receiver
JPH06273719A (en) Liquid crystal projection type color picture display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041104

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070917

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4019636

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121005

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121005

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131005

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees