JP2674160B2 - ボーダ発生器 - Google Patents
ボーダ発生器Info
- Publication number
- JP2674160B2 JP2674160B2 JP63300258A JP30025888A JP2674160B2 JP 2674160 B2 JP2674160 B2 JP 2674160B2 JP 63300258 A JP63300258 A JP 63300258A JP 30025888 A JP30025888 A JP 30025888A JP 2674160 B2 JP2674160 B2 JP 2674160B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- horizontal
- vertical
- circuit
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、テレビジョンデジタルビデオエフェクト装
置（DVE）で縮小された画像の外側或いはその内側に、
枠を自由に付加する為のボーダ発生器に関する。
置（DVE）で縮小された画像の外側或いはその内側に、
枠を自由に付加する為のボーダ発生器に関する。
［従来の技術］ 従来この種のテレビジョンデジタルビデオエフェクト
装置（DVE）では、テレビジョン映像信号をデジタル処
理して得た画像データを１フレームメモリの予め定めら
れた位置に縮小率に応じて書込み、また、メモリに書込
まれた画像データを読出していた。
装置（DVE）では、テレビジョン映像信号をデジタル処
理して得た画像データを１フレームメモリの予め定めら
れた位置に縮小率に応じて書込み、また、メモリに書込
まれた画像データを読出していた。
このようなテレビジョンデジタルビデオエフェクト装
置において用いる水平又は垂直用のボーダ発生器では、
縮小された画像の内側だけしか枠を付加できなかった
為、入力画像の一部が欠けてしまった。
置において用いる水平又は垂直用のボーダ発生器では、
縮小された画像の内側だけしか枠を付加できなかった
為、入力画像の一部が欠けてしまった。
［発明が解決しようとする課題］ 従来のテレビジョンデジタルビデオエフェクト装置に
おいて用いる水平又は垂直用のボーダ発生器では、縮小
された画像の内側だけしか枠を付加できなかった為、入
力画像の一部が欠けてしまった。従って、実際上は、入
力画像の一部が欠けてしまってはいけないようなデータ
に関しては枠付けができない欠点があった。
おいて用いる水平又は垂直用のボーダ発生器では、縮小
された画像の内側だけしか枠を付加できなかった為、入
力画像の一部が欠けてしまった。従って、実際上は、入
力画像の一部が欠けてしまってはいけないようなデータ
に関しては枠付けができない欠点があった。
［課題を解決するための手段］ 本発明の目的は、上述した従来のテレビジョンデジタ
ルビデオエフェクト装置において用いる水平又は垂直用
のボーダ発生器の欠点を解決し、入力画像の外側でも内
側でも枠を自由に付加することができるようにすること
により、入力画像の一部が欠けてしまってはいけないよ
うなデータに関しても枠付けができるようするボーダ発
生器を提供することである。
ルビデオエフェクト装置において用いる水平又は垂直用
のボーダ発生器の欠点を解決し、入力画像の外側でも内
側でも枠を自由に付加することができるようにすること
により、入力画像の一部が欠けてしまってはいけないよ
うなデータに関しても枠付けができるようするボーダ発
生器を提供することである。
本発明は上記目的を達成するものであり、テレビジョ
ン映像信号をデジタル処理して得た画像データを１フレ
ームメモリの予め定められた位置に縮小率に応じて書込
み、前記メモリに書込まれた画像データを読出すテレビ
ジョンデジタルビデオエフェクト装置において用いる水
平又は垂直用のボーダ発生器であって、水平又は垂直期
間毎にクリアのかかる水平又は垂直マスタカウンタと、
予めCPUで計算された水平又は垂直スタート値、水平又
は垂直エンド値及び基準値に対するボーダ幅を保持する
第一、第二及び第三のラッチと、水平又は垂直マスタカ
ウンタと第一及び第二ラッチを比較するための第一及び
第二の比較器と、第三のラッチの出力データを２の補数
に変換する変換器と、変換器の出力と第一のラッチの出
力とを加える第一の加算器と、第一の加算器の出力と水
平又は垂直マスタカウンタとを比較する第三の比較器
と、第三のラッチの出力と第二のラッチの出力とを加え
る第二の加算器と、第二の加算器の出力と水平又は垂直
マスタカウンタとを比較する第四の比較器と、第一及び
第二の比較器の出力を合成する第一のアンド回路と、第
三及び第四の比較器の出力を合成する第二のアンド回路
と、第二のアンド回路の出力を第三のラッチの出力の極
性ビットによって反転する第一のエクスクルーシブ回路
と、第一のアンド回路の出力を反転するインバータ回路
と、インバータ回路の出力を第三のラッチの出力の極性
ビットによって反転する第二のエクスクルーシブ回路の
出力と、そして、第一及び第二のエクスクルーシブ回路
の出力を合成する第三のアンド回路と、からなることを
特徴とする。
ン映像信号をデジタル処理して得た画像データを１フレ
ームメモリの予め定められた位置に縮小率に応じて書込
み、前記メモリに書込まれた画像データを読出すテレビ
ジョンデジタルビデオエフェクト装置において用いる水
平又は垂直用のボーダ発生器であって、水平又は垂直期
間毎にクリアのかかる水平又は垂直マスタカウンタと、
予めCPUで計算された水平又は垂直スタート値、水平又
は垂直エンド値及び基準値に対するボーダ幅を保持する
第一、第二及び第三のラッチと、水平又は垂直マスタカ
ウンタと第一及び第二ラッチを比較するための第一及び
第二の比較器と、第三のラッチの出力データを２の補数
に変換する変換器と、変換器の出力と第一のラッチの出
力とを加える第一の加算器と、第一の加算器の出力と水
平又は垂直マスタカウンタとを比較する第三の比較器
と、第三のラッチの出力と第二のラッチの出力とを加え
る第二の加算器と、第二の加算器の出力と水平又は垂直
マスタカウンタとを比較する第四の比較器と、第一及び
第二の比較器の出力を合成する第一のアンド回路と、第
三及び第四の比較器の出力を合成する第二のアンド回路
と、第二のアンド回路の出力を第三のラッチの出力の極
性ビットによって反転する第一のエクスクルーシブ回路
と、第一のアンド回路の出力を反転するインバータ回路
と、インバータ回路の出力を第三のラッチの出力の極性
ビットによって反転する第二のエクスクルーシブ回路の
出力と、そして、第一及び第二のエクスクルーシブ回路
の出力を合成する第三のアンド回路と、からなることを
特徴とする。
［実施例］ 次に、本発明に係るボーダ発生器について図面を参照
して説明する。
して説明する。
第１図は、テレビジョンデジタルビデオエフェクト装
置（DVE）のブロック図で、ボーダ発生器と他の構成要
素との位置関係を示している。
置（DVE）のブロック図で、ボーダ発生器と他の構成要
素との位置関係を示している。
テレビジョン画像入力信号は、A/Dコンバータでデジ
タル信号に変換される。フレームメモリでは，書込アド
レス及び読出アドレスが指定され、ボーダ発生器及びビ
デオ発生器により、テレビジョン画像に対し所定の位置
関係を有する枠が形成される。次に、D/Aコンバータに
よりアナログ信号に戻され出力される。
タル信号に変換される。フレームメモリでは，書込アド
レス及び読出アドレスが指定され、ボーダ発生器及びビ
デオ発生器により、テレビジョン画像に対し所定の位置
関係を有する枠が形成される。次に、D/Aコンバータに
よりアナログ信号に戻され出力される。
第３図（ａ）〜（ｃ）は、オリジナルのテレビジョン
画像に対してボーダがどのように付加されるかを示す正
面図である。第３図（ａ）は、横の長さがＡで縦の長さ
がＢのオリジナルのテレビジョン画像であり、第３図
（ｂ）は、内側ボーダ付き画像であり、そして、第３図
（ｃ）は、外側ボーダ付き画像である。
画像に対してボーダがどのように付加されるかを示す正
面図である。第３図（ａ）は、横の長さがＡで縦の長さ
がＢのオリジナルのテレビジョン画像であり、第３図
（ｂ）は、内側ボーダ付き画像であり、そして、第３図
（ｃ）は、外側ボーダ付き画像である。
第２図は、本発明に係るボーダ発生器の一実施例の回
路図である。
路図である。
一般的に、ボーダは、水平及び垂直ボーダから成る
が、本発明に係るボーダ発生器は、水平又は垂直ボーダ
を作成するために全く同一の構成を採る。従って、ここ
では、水平ボーダを作成するためのボーダ発生器につい
て説明する。
が、本発明に係るボーダ発生器は、水平又は垂直ボーダ
を作成するために全く同一の構成を採る。従って、ここ
では、水平ボーダを作成するためのボーダ発生器につい
て説明する。
まず、水平期間毎に水平マスタカウンタ10はクリアさ
れ、その出力は比較器1,2,3,4に受け渡される。一方、C
PUで予め計算された水平スタート位置データはラッチ21
に，水平エンド位置データはラッチ22に、また基準値
（ラッチ21,22の値）に対する差、即ちボーダ幅は水平
幅データとしてラッチ23に保持される。ラッチ21で保持
されたデータとカウンタとの値が一致した時、比較器１
は低から高のレベルになる。一方、比較器２では高から
低のレベルに変化する。この両者をアンド回路41によっ
て合成し、水平ビデオキが作られる。
れ、その出力は比較器1,2,3,4に受け渡される。一方、C
PUで予め計算された水平スタート位置データはラッチ21
に，水平エンド位置データはラッチ22に、また基準値
（ラッチ21,22の値）に対する差、即ちボーダ幅は水平
幅データとしてラッチ23に保持される。ラッチ21で保持
されたデータとカウンタとの値が一致した時、比較器１
は低から高のレベルになる。一方、比較器２では高から
低のレベルに変化する。この両者をアンド回路41によっ
て合成し、水平ビデオキが作られる。
次に、ラッチ23で保持されている水平幅データは、２
の補数変換器50で変換し、基準値の水平スタート値と加
算器31で加算する。その出力と水平マスタカウンタ10と
は比較器３で比較され、ボーダのスタートパルスが得ら
れる。ボーダエンドデータは先の２の補数変換器50を通
さず、直接基準の水平エンド値と加算器32で加算する。
その出力と水平マスタカウンタ10とは比較器４で比較さ
れ、ボーダのエンドパルスが得られる。
の補数変換器50で変換し、基準値の水平スタート値と加
算器31で加算する。その出力と水平マスタカウンタ10と
は比較器３で比較され、ボーダのスタートパルスが得ら
れる。ボーダエンドデータは先の２の補数変換器50を通
さず、直接基準の水平エンド値と加算器32で加算する。
その出力と水平マスタカウンタ10とは比較器４で比較さ
れ、ボーダのエンドパルスが得られる。
比較器３及び比較器４の出力は、同様にアンド回路42
で合成され水平ボーダキが作られる。基準のビデオキは
インバータ回路60を通りエクスクルシブ回路72に、そし
て、ボーダーキは、エクスクルシブ回路71に受け渡され
る。それぞれの入力は、水平幅データの極性ビット、即
ち、サインビットによって制御される。
で合成され水平ボーダキが作られる。基準のビデオキは
インバータ回路60を通りエクスクルシブ回路72に、そし
て、ボーダーキは、エクスクルシブ回路71に受け渡され
る。それぞれの入力は、水平幅データの極性ビット、即
ち、サインビットによって制御される。
第４図（ａ）及び（ｂ）は、上述のようにして得られ
た水平ボーダ発生器のタイミング図である。
た水平ボーダ発生器のタイミング図である。
そして、その出力をアンド回路43によって合成し、水
平ボーダが作成する。
平ボーダが作成する。
垂直ボーダにおいても全く同様であり、それぞれ、ア
ンド回路44,45によって合成する。そのボーダ信号によ
って映像信号とボーダ信号とをラッチ24,25で切換え
る。
ンド回路44,45によって合成する。そのボーダ信号によ
って映像信号とボーダ信号とをラッチ24,25で切換え
る。
［発明の効果］ 以上説明したように本発明は、マスタカウンタと予め
計算したデータを保持する為のラッチと、マスタカウン
タとその保持されたデータを比較する為の比較器と、ボ
ーダ幅の可変量によって極性を変えるエクスクルーシブ
回路と、そして、アンド回路を有しているため、基準の
ビデオキデータを基にボーダの幅を加算することがで
き、外側でも内側でもボーダを自由に付加させる効果が
ある。
計算したデータを保持する為のラッチと、マスタカウン
タとその保持されたデータを比較する為の比較器と、ボ
ーダ幅の可変量によって極性を変えるエクスクルーシブ
回路と、そして、アンド回路を有しているため、基準の
ビデオキデータを基にボーダの幅を加算することがで
き、外側でも内側でもボーダを自由に付加させる効果が
ある。
第１図は、テレビジョンデジタルビデオエフェクト装置
（DVE）のブロック図で、ボーダ発生器と他の構成要素
との位置関係を示している。 第２図は、本発明に係るボーダ発生器の一実施例の回路
図である。 第３図（ａ）〜（ｃ）は、オリジナル画像に対してボー
ダがどのように付加されるかを示す正面図である。そし
て、 第４図（ａ）及び（ｂ）は、水平ボーダ発生器のタイミ
ング図である。 １〜４……比較器 10……水平マスタカウンタ 21〜25……ラッチ、31,31……加算器 41〜45……アンド回路、50……２の補数変換器 60……インバータ回路 71,72……エクスクルーシブ回路
（DVE）のブロック図で、ボーダ発生器と他の構成要素
との位置関係を示している。 第２図は、本発明に係るボーダ発生器の一実施例の回路
図である。 第３図（ａ）〜（ｃ）は、オリジナル画像に対してボー
ダがどのように付加されるかを示す正面図である。そし
て、 第４図（ａ）及び（ｂ）は、水平ボーダ発生器のタイミ
ング図である。 １〜４……比較器 10……水平マスタカウンタ 21〜25……ラッチ、31,31……加算器 41〜45……アンド回路、50……２の補数変換器 60……インバータ回路 71,72……エクスクルーシブ回路
Claims (1)
- 【請求項１】テレビジョン映像信号をデジタル処理して
得た画像データを１フレームメモリの予め定められた位
置に縮小率に応じて書込み、前記メモリに書込まれた画
像データを読出すテレビジョンデジタルビデオフェクト
装置において用いる水平又は垂直用のボーダ発生器であ
って、 水平又は垂直期間毎にクリアのかかる水平又は垂直マス
タカウンタと、 予めCPUで計算させた水平又は垂直スタート値、水平又
は垂直エンド値及び基準値に対するボーダ幅を保持する
第一、第二及び第三のラッチと、 水平又は垂直マスタカウンタと第一及び第二ラッチを比
較するための第一及び第二の比較器と、 第三のラッチの出力データを２の補数に変換する変換器
と、 変換器の出力と第一のラッチの出力とを加える第一の加
算器と、 第一の加算器の出力と水平又は垂直マスタカウンタとを
比較する第三の比較器と、 第三のラッチの出力と第二のラッチの出力とを加える第
二の加算器と、 第二の加算器の出力と水平又は垂直マスタカウンタとを
比較する第四の比較器と、 第一及び第二の比較器の出力を合成する第一のアンド回
路と、 第三及び第四の比較器の出力を合成する第二のアンド回
路と、 第二のアンド回路の出力を第三のラッチの出力の極性ビ
ットによって反転する第一のエクスクルーシブ回路と、 第一のアンド回路の出力を反転するインバータ回路と、 インバータ回路の出力を第三のラッチの出力の極性ビッ
トによって反転する第二のエクスクルーシブ回路の出力
と、そして、 第一及び第二のエクスクルーシブ回路の出力を合成する
第三のアンド回路と、 からなることを特徴とする水平又は垂直ボーダー発生
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63300258A JP2674160B2 (ja) | 1988-11-28 | 1988-11-28 | ボーダ発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63300258A JP2674160B2 (ja) | 1988-11-28 | 1988-11-28 | ボーダ発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02146875A JPH02146875A (ja) | 1990-06-06 |
| JP2674160B2 true JP2674160B2 (ja) | 1997-11-12 |
Family
ID=17882620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63300258A Expired - Lifetime JP2674160B2 (ja) | 1988-11-28 | 1988-11-28 | ボーダ発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2674160B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100344789B1 (ko) * | 1999-10-04 | 2002-07-19 | 엘지전자주식회사 | 모니터의 화면조정 가이드라인 표시장치 |
-
1988
- 1988-11-28 JP JP63300258A patent/JP2674160B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02146875A (ja) | 1990-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2674160B2 (ja) | ボーダ発生器 | |
| JPH0574989B2 (ja) | ||
| JP2709356B2 (ja) | 画像処理方法 | |
| JP2986881B2 (ja) | 位相差パルス信号の分周装置 | |
| JPS54139331A (en) | Recording and reproducing system of zooming picture | |
| JPS6089169A (ja) | 画像情報縮小処理方法 | |
| JP3079612B2 (ja) | ビデオデータ処理装置及びビデオデータ処理方法 | |
| JPS61245775A (ja) | デジタル特殊効果装置の水平アドレス発生回路 | |
| JPH01293078A (ja) | テレビジョンデジタルビデオエフェクト装置 | |
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| JPS63189056A (ja) | 画像合成方式 | |
| JPS61267095A (ja) | デイスプレイ表示方式 | |
| JP2693798B2 (ja) | 制御信号発生回路 | |
| JPS63276555A (ja) | 画像プリンタのプリントエリア回路 | |
| JP2548180B2 (ja) | 画像処理装置 | |
| JP2740350B2 (ja) | タイマ補正回路 | |
| JP2625854B2 (ja) | マットカラー効果発生器 | |
| JPS6259328B2 (ja) | ||
| JPS5844862A (ja) | 特殊効果装置 | |
| JP2868532B2 (ja) | 画像合成装置 | |
| JPH0716974Y2 (ja) | エンコーダのノイズ除去回路 | |
| KR0183777B1 (ko) | 칼라벌스트 위상틀어짐 검출장치 | |
| JPH04337981A (ja) | 映像特殊効果装置 | |
| JPH0567206A (ja) | デジタル画像縮小回路 | |
| JPS5617444A (en) | High-speed signal comparator |