JP2672235B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2672235B2 JP2672235B2 JP18482592A JP18482592A JP2672235B2 JP 2672235 B2 JP2672235 B2 JP 2672235B2 JP 18482592 A JP18482592 A JP 18482592A JP 18482592 A JP18482592 A JP 18482592A JP 2672235 B2 JP2672235 B2 JP 2672235B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- semiconductor device
- input
- level
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、相互補完型ＭＯＳ半導
体装置、特にその入力端子部における貫通電流の低減に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mutually complementary MOS semiconductor device, and more particularly to reduction of a through current at its input terminal portion.
【０００２】[0002]
【従来の技術】近年、半導体における停止状態での低消
費電流が大きな問題となっている。従来の半導体装置の
入力端子は図３に示すような構成であった。図３におい
て、１は半導体外部からの信号を受ける入力インバー
タ、２は入力インバータ１に接続される半導体の入力パ
ッド部である。2. Description of the Related Art In recent years, low current consumption of semiconductors in a stopped state has become a serious problem. The input terminal of the conventional semiconductor device has a structure as shown in FIG. In FIG. 3, reference numeral 1 is an input inverter for receiving a signal from outside the semiconductor, and 2 is an input pad portion of the semiconductor connected to the input inverter 1.
【０００３】図３のように構成された半導体装置につい
て以下その動作を説明する。図３の半導体装置に対し、
入力パッド部２に半導体装置外部より信号が印加され、
入力インバータ１を通して半導体装置内の回路に信号が
伝達される。The operation of the semiconductor device configured as shown in FIG. 3 will be described below. For the semiconductor device of FIG.
A signal is applied to the input pad section 2 from outside the semiconductor device,
A signal is transmitted to a circuit in the semiconductor device through the input inverter 1.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら上記従来
の構成では、半導体の動作停止時に入力パッド部２に電
源電位と接地電位の中間の電位が印加された場合、入力
インバータ１において貫通電流が流れてしまい消費電流
を低減することを妨げていた。However, in the above-described conventional configuration, when a potential intermediate between the power supply potential and the ground potential is applied to the input pad portion 2 when the operation of the semiconductor is stopped, a through current flows in the input inverter 1. This hinders the reduction of current consumption.
【０００５】本発明は上記問題に鑑みされたものであっ
て、半導体の動作停止時に入力端子部にて消費されてい
た貫通電流を低減させる半導体装置を提供することを目
的とするものである。The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor device which reduces the through current consumed in the input terminal portion when the operation of the semiconductor is stopped.
【０００６】[0006]
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、入力端子部で中間電位を検出
すると端子電位を接地電位または電源電位に固定するよ
うにすることで入力インバータでの貫通電流を防止する
ように構成したものである。In order to achieve this object, the semiconductor device of the present invention has an input inverter by fixing the terminal potential to the ground potential or the power supply potential when the intermediate potential is detected at the input terminal portion. It is configured to prevent a through current in
【０００７】[0007]
【作用】この構成によって、半導体装置が停止状態にあ
るときに、入力端子部での中間電位が原因による入力イ
ンバータでの貫通電流を防止することができる。With this structure, it is possible to prevent a shoot-through current in the input inverter due to the intermediate potential at the input terminal portion when the semiconductor device is in a stopped state.
【０００８】[0008]
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。本発明の一実施例の半導体装置の構
成を図１に示す。図１において、１は入力インバータ、
２は入力パッド部である。３は入力信号が接地電位レベ
ルに近いときは”ＬＯＷ”レベルを、それより高い電圧
のときは”ＨＩ”を出力する低電位検出回路、４は入力
信号が電源電位レベルに近いときは”ＨＩ”を、それよ
り低い電圧のときは”ＬＯＷ”を出力する高電位検出回
路である。５は入力信号レベルを固定するためのスイッ
チ付きプルアップ抵抗としてのプルアップ用Ｐチャンネ
ルトランジスタ、６は入力信号のレベルを検出した結果
をプルアップ用Ｐチャンネルトランジスタに保持させる
ためのラッチである。An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows the configuration of a semiconductor device according to an embodiment of the present invention. In FIG. 1, 1 is an input inverter,
2 is an input pad section. 3 is a low potential detection circuit that outputs a "LOW" level when the input signal is close to the ground potential level, and outputs "HI" when the input signal is higher than that, and 4 is a "HI" level when the input signal is close to the power supply potential level. It is a high potential detection circuit that outputs "" and "LOW" when the voltage is lower than that. Reference numeral 5 is a pull-up P-channel transistor as a pull-up resistor with a switch for fixing the input signal level, and reference numeral 6 is a latch for holding the result of detecting the level of the input signal in the pull-up P-channel transistor.
【０００９】図１のように構成された半導体装置につい
て以下その動作を説明する。ただし、これより説明は全
て半導体装置が動作停止状態の場合であるとして行う。
図１のように構成された半導体装置に対し、入力パッド
部２より入力された信号レベルが、高電位検出回路４と
低電位検出回路３の出力値より中間電位を検出したと
き、ラッチ６の出力を変化させ、プルアップ用Ｐチャン
ネルトランジスタ５をオンし、入力パッド部２にかかる
電位を電源電位に固定する。その後半導体装置外部より
入力パッド部２に対し、接地電位が供給された場合、低
電位検出回路３の出力によりラッチ６の出力をクリア
し、プルアップ用Ｐチャンネルトランジスタ５をオフす
る。これにより半導体装置外部の信号レベルが他の電位
供給源により接地電位に変化した場合にもプルアップ用
Ｐチャンネルトランジスタにて常時電流が流れることを
防止できる。そしてまた入力信号電位が中間電位になっ
た場合も上記の動作により、入力信号の電位を電源電位
に固定することができる。The operation of the semiconductor device configured as shown in FIG. 1 will be described below. However, all the explanations from here will be made on the assumption that the semiconductor device is in the operation stop state.
In the semiconductor device configured as shown in FIG. 1, when the signal level input from the input pad section 2 detects an intermediate potential from the output values of the high potential detection circuit 4 and the low potential detection circuit 3, the latch 6 The output is changed, the pull-up P-channel transistor 5 is turned on, and the potential applied to the input pad section 2 is fixed to the power supply potential. After that, when the ground potential is supplied to the input pad section 2 from the outside of the semiconductor device, the output of the latch 6 is cleared by the output of the low potential detection circuit 3 and the pull-up P-channel transistor 5 is turned off. Accordingly, even when the signal level outside the semiconductor device is changed to the ground potential by another potential supply source, it is possible to prevent the current from always flowing through the pull-up P-channel transistor. Even when the input signal potential becomes the intermediate potential, the potential of the input signal can be fixed to the power supply potential by the above operation.
【００１０】本発明の他の実施例の半導体装置の構成を
図２に示す。図２において、１は入力インバータ、２は
入力パッド部である。３は入力信号が接地電位レベルに
近いときは”ＬＯＷ”レベルを、それより高い電圧のと
きは”ＨＩ”を出力する低電位検出回路、４は入力信号
が電源電位レベルに近いときは”ＨＩ”を、それより低
い電圧のときは”ＬＯＷ”を出力する高電位検出回路で
ある。７は入力信号レベルを固定するためのスイッチ付
きプルダウン抵抗としてのプルダウン用Ｎチャンネルト
ランジスタ、６は入力信号のレベルを検出した結果をプ
ルダウン用Ｎチャンネルトランジスタに保持させるため
のラッチである。The structure of a semiconductor device according to another embodiment of the present invention is shown in FIG. In FIG. 2, 1 is an input inverter and 2 is an input pad section. 3 is a low potential detection circuit which outputs a "LOW" level when the input signal is close to the ground potential level, and outputs "HI" when the input signal is higher than that, and 4 is a "HI" level when the input signal is close to the power supply potential level. It is a high potential detection circuit that outputs "" and "LOW" when the voltage is lower than that. Reference numeral 7 is a pull-down N-channel transistor as a pull-down resistor with a switch for fixing the input signal level, and reference numeral 6 is a latch for holding the result of detecting the level of the input signal in the pull-down N-channel transistor.
【００１１】図２のように構成された半導体装置につい
て以下その動作を説明する。ただし、これより説明は全
て半導体装置が動作停止状態の場合であるとして行う。
図２のように構成された半導体装置に対し、入力パッド
部２より入力された信号レベルが、高電位検出回路４と
低電位検出回路３の出力より中間電位を検出したとき、
ラッチ６の出力を変化させ、プルダウン用Ｎチャンネル
トランジスタ７をオンし、入力パッドにかかる電位を接
地電位に固定する。その後半導体装置外部より入力パッ
ドに対し、電源電位が供給された場合、高電位検出回路
４の出力によりラッチ６の出力をクリアし、プルダウン
用Ｎチャンネルトランジスタ７をオフする。これにより
半導体装置外部の信号レベルが他の電位供給源により電
源電位に変化した場合にもプルダウン用Ｎチャンネルト
ランジスタ７にて常時電流が流れることを防止できる。
そしてまた入力信号電位が中間電位になった場合も上記
の動作により、入力信号の電位を接地電位に固定するこ
とができる。The operation of the semiconductor device configured as shown in FIG. 2 will be described below. However, all the explanations from here will be made on the assumption that the semiconductor device is in the operation stop state.
For the semiconductor device configured as shown in FIG. 2, when the signal level input from the input pad section 2 detects an intermediate potential from the outputs of the high potential detection circuit 4 and the low potential detection circuit 3,
The output of the latch 6 is changed, the pull-down N-channel transistor 7 is turned on, and the potential applied to the input pad is fixed to the ground potential. After that, when a power supply potential is supplied to the input pad from outside the semiconductor device, the output of the latch 6 is cleared by the output of the high potential detection circuit 4, and the pull-down N-channel transistor 7 is turned off. Accordingly, even when the signal level outside the semiconductor device is changed to the power supply potential by another potential supply source, it is possible to prevent the constant current from flowing through the pull-down N-channel transistor 7.
Even when the input signal potential becomes the intermediate potential, the potential of the input signal can be fixed to the ground potential by the above operation.
【００１２】[0012]
【発明の効果】以上のように本発明によれば半導体装置
停止時において、半導体装置内の入力端子部での入力電
位が不安定となっても、入力電位を検出して端子電位を
接地電位または電源電位に固定するため、入力インバー
タの貫通電流を防止することが可能となる。また電位固
定後、外部の信号電位が変化した場合でも、そのレベル
に合わせ、信号電位の固定を中止するため、不要な電流
消費を防ぐことができる。加えて半導体装置外部で前記
入力端子と同一の配線に接続されている相互補完型ＭＯ
Ｓ半導体装置の入力端子での中間電位を原因とする貫通
電流も同時に防止することができる。As described above, according to the present invention, when the semiconductor device is stopped, even if the input potential at the input terminal portion in the semiconductor device becomes unstable, the input potential is detected and the terminal potential is set to the ground potential. Alternatively, since it is fixed to the power supply potential, it becomes possible to prevent the through current of the input inverter. Further, even if the external signal potential changes after the potential is fixed, the fixing of the signal potential is stopped according to the level, so that unnecessary current consumption can be prevented. In addition, the mutual complementary MO connected to the same wiring as the input terminal outside the semiconductor device
It is possible to simultaneously prevent a shoot-through current caused by an intermediate potential at the input terminal of the S semiconductor device.
【図１】本発明の一実施例における半導体装置の構成図
である。FIG. 1 is a configuration diagram of a semiconductor device according to an embodiment of the present invention.
【図２】本発明の他の実施例における半導体装置の構成
図である。FIG. 2 is a configuration diagram of a semiconductor device according to another embodiment of the present invention.
【図３】従来の半導体装置の構成図である。FIG. 3 is a configuration diagram of a conventional semiconductor device.
１ 入力インバータ ２ 入力パッド部 ３ 低電位検出回路 ４ 高電位検出回路 ５ プルアップ用Ｐチャンネルトランジスタ ６ ラッチ ７ プルダウン用Ｎチャンネルトランジスタ 1 Input Inverter 2 Input Pad Section 3 Low Potential Detection Circuit 4 High Potential Detection Circuit 5 P-Channel Transistor for Pull-up 6 Latch 7 N-Channel Transistor for Pull-down
Claims (2)
子部に、入力信号が電源電位レベルに近いことを検出す
る高電位検出回路と、入力信号が接地電位レベルに近い
ことを検出する低電位検出回路と、これら高電位および
低電位検出回路により入力信号が中間電位レベルである
ことを検出したときに、入力端子信号線の電位を電源電
位に固定するためのスイッチ付きプルアップ抵抗とを具
備した半導体装置。1. A high-potential detection circuit for detecting that an input signal is close to a power supply potential level, and a low potential for detecting that an input signal is close to a ground potential level at an input terminal portion in a mutually complementary MOS semiconductor device. A detection circuit and a pull-up resistor with a switch for fixing the potential of the input terminal signal line to the power supply potential when the high potential and low potential detection circuits detect that the input signal is at the intermediate potential level. Semiconductor device.
部に、入力信号が電源電位レベルに近いことを検出する
高電位検出回路と、入力信号が接地レベルに近いことを
検出する低電位検出回路と、これら高電位および低電位
検出回路により入力信号が中間電位レベルであることを
検出したときに、入力端子信号線電位を接地電位に固定
するためのスイッチ付プルダウン抵抗とを具備した半導
体装置。2. A high potential detection circuit for detecting that an input signal is close to a power supply potential level, and a low potential detection for detecting that an input signal is close to a ground level at an input terminal portion in a mutual complementary MOS semiconductor device. A semiconductor device including a circuit and a pull-down resistor with a switch for fixing the input terminal signal line potential to the ground potential when the high potential and low potential detection circuits detect that the input signal is at the intermediate potential level. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18482592A JP2672235B2 (en) | 1992-07-13 | 1992-07-13 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18482592A JP2672235B2 (en) | 1992-07-13 | 1992-07-13 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0629805A JPH0629805A (en) | 1994-02-04 |
| JP2672235B2 true JP2672235B2 (en) | 1997-11-05 |
Family
ID=16159958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18482592A Expired - Lifetime JP2672235B2 (en) | 1992-07-13 | 1992-07-13 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2672235B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998051012A1 (en) * | 1997-05-01 | 1998-11-12 | Mitsubishi Denki Kabushiki Kaisha | Output buffer circuit |
| JP2011077672A (en) * | 2009-09-29 | 2011-04-14 | Sanyo Electric Co Ltd | Signal input/output circuit |
-
1992
- 1992-07-13 JP JP18482592A patent/JP2672235B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0629805A (en) | 1994-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5027008A (en) | CMOS clamp circuits | |
| US4877978A (en) | Output buffer tri-state noise reduction circuit | |
| US6448812B1 (en) | Pull up/pull down logic for holding a defined value during power down mode | |
| US6873193B2 (en) | Two-level supply voltage detection circuit | |
| KR940027316A (en) | Integrated circuit with low power mode and clock amplifier circuit | |
| US6335648B1 (en) | Circuit using internal pull-up/pull-down resistor during reset | |
| US5325074A (en) | Oscillator with supply voltage changeover according to activated and disabled states of a microcomputer | |
| JP3465493B2 (en) | Semiconductor integrated circuit | |
| US5939921A (en) | Drive circuit for a field-effect-controlled semiconductor component which opens a switch when a predetermined current is exceeded | |
| JP2672235B2 (en) | Semiconductor device | |
| US5952850A (en) | Input/output circuit and a method for controlling an input/output signal | |
| JPH07236180A (en) | Device for activating logical unit | |
| GB2293065A (en) | Output Buffer having reduced ground bounce | |
| JP3650214B2 (en) | Voltage detection circuit | |
| JP3602216B2 (en) | Semiconductor device | |
| KR100432482B1 (en) | A fast swing-limited pullup circuit | |
| JP2544796B2 (en) | Input circuit of semiconductor integrated circuit device | |
| JP3133175B2 (en) | Semiconductor integrated circuit | |
| JPH0954637A (en) | Information processor | |
| KR20000008809U (en) | Low Power Pull-Up and Pull-Down Drive Circuit | |
| KR200291192Y1 (en) | Low Power Inverter Circuit of Semiconductor Device | |
| JPS61173518A (en) | Detecting circuit for signal brake | |
| JPH0273719A (en) | Input buffer circuit | |
| JP4705226B2 (en) | Electronic clock | |
| JPH03103025A (en) | Semiconductor integrated circuit device |