JP2669167B2 - 直流−直流変換回路 - Google Patents
直流−直流変換回路Info
- Publication number
- JP2669167B2 JP2669167B2 JP5672391A JP5672391A JP2669167B2 JP 2669167 B2 JP2669167 B2 JP 2669167B2 JP 5672391 A JP5672391 A JP 5672391A JP 5672391 A JP5672391 A JP 5672391A JP 2669167 B2 JP2669167 B2 JP 2669167B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- value
- circuit
- capacitor
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、直流−直流変換回路
（ＤＣ−ＤＣコンバータ）に関するものである。
（ＤＣ−ＤＣコンバータ）に関するものである。
【０００２】
【従来の技術】図１は従来の直流−直流変換回路を示す
回路図である。図において、１は直流電源、２はトラン
スで、１次巻線２ａは、一端が直流電源１の一端に接続
され、他端がトランジスタ等のスイッチング素子３を介
して直流電源１の他端に接続されている。４はトランス
２の２次巻線２ｂに接続する平滑化回路、５は平滑化さ
れた直流出力が供給される負荷である。６はスイッチン
グ素子３のオン・オフを制御する制御回路である。
回路図である。図において、１は直流電源、２はトラン
スで、１次巻線２ａは、一端が直流電源１の一端に接続
され、他端がトランジスタ等のスイッチング素子３を介
して直流電源１の他端に接続されている。４はトランス
２の２次巻線２ｂに接続する平滑化回路、５は平滑化さ
れた直流出力が供給される負荷である。６はスイッチン
グ素子３のオン・オフを制御する制御回路である。
【０００３】ダイオード７、抵抗８およびコンデンサ９
はトランス２の磁束をリセットするリセット回路を構成
しており、コンデンサ９およびその放電用の抵抗８の並
列接続回路に対してダイオード７を直列に接続したリセ
ット回路がトランス２の１次巻線２ａと並列に接続して
いる。
はトランス２の磁束をリセットするリセット回路を構成
しており、コンデンサ９およびその放電用の抵抗８の並
列接続回路に対してダイオード７を直列に接続したリセ
ット回路がトランス２の１次巻線２ａと並列に接続して
いる。
【０００４】次に動作について説明する。スイッチング
素子３のオン時にトランス２の１次巻線２ａに入力電圧
が印加され、同時に２次巻線２ｂに誘起された電圧が平
滑化回路４で整流、平滑化されて負荷５へ供給される。
スイッチング素子３のオフ時には平滑化回路４内のイン
ダクタンスに蓄積されたエネルギーが平滑化回路４にて
平滑化され、負荷５へ供給される。
素子３のオン時にトランス２の１次巻線２ａに入力電圧
が印加され、同時に２次巻線２ｂに誘起された電圧が平
滑化回路４で整流、平滑化されて負荷５へ供給される。
スイッチング素子３のオフ時には平滑化回路４内のイン
ダクタンスに蓄積されたエネルギーが平滑化回路４にて
平滑化され、負荷５へ供給される。
【０００５】またスイッチング素子３のオン期間にトラ
ンス２に蓄積された励磁エネルギーは、そのオフ期間に
ダイオード７を介してコンデンサ９に転移し、抵抗８に
よって熱エネルギーとして消費される。
ンス２に蓄積された励磁エネルギーは、そのオフ期間に
ダイオード７を介してコンデンサ９に転移し、抵抗８に
よって熱エネルギーとして消費される。
【０００６】従来の直流−直流変換回路においては、抵
抗８の値Ｒは消費すべき励磁エネルギーの値により決定
されている。またコンデンサ９の値Ｃoは時定数Ｃo・Ｒ
がスイッチング素子３の基本発振周期Ｔに比べて十分に
大きい値となるように選定されている。
抗８の値Ｒは消費すべき励磁エネルギーの値により決定
されている。またコンデンサ９の値Ｃoは時定数Ｃo・Ｒ
がスイッチング素子３の基本発振周期Ｔに比べて十分に
大きい値となるように選定されている。
【０００７】
【発明が解決しようとする課題】従来の直流−直流変換
回路は以上のように構成されているが、コンデンサ９の
値Ｃoがトランス２の１次側インダクタンスの値Ｌpに対
して適切でないと、半導体素子などへ過電流あるいは過
電圧の電気的ストレスが加わり、これらの素子が破損す
るという問題点がある。
回路は以上のように構成されているが、コンデンサ９の
値Ｃoがトランス２の１次側インダクタンスの値Ｌpに対
して適切でないと、半導体素子などへ過電流あるいは過
電圧の電気的ストレスが加わり、これらの素子が破損す
るという問題点がある。
【０００８】例えばコンデンサ９の値Ｃoとトランス２
の１次側インダクタンスの値Ｌpの積Ｃo・Ｌpが基本発
振周期Ｔの二乗に比べて非常に大きい場合、起動時にお
いてコンデンサ９の両端電圧の上昇が抑えられ、トラン
ス２のリセットが終了する前にスイッチング素子３がオ
ンしてしまう。図６は上記の場合において、スイッチン
グ素子３としてＭＯＳＦＥＴを用いたときの起動時の波
形図であり、（Ａ）はドレン−ソース間の電圧ＶDSの波
形、（Ｂ）はドレイン電流ＩDの波形を示し、トランス
２がリセットされないことを示している。この状態が繰
り返されると、トランス２が飽和して過大な電流が流
れ、スイチッング素子３の破損やトランス２の巻線の焼
損などが生じる。
の１次側インダクタンスの値Ｌpの積Ｃo・Ｌpが基本発
振周期Ｔの二乗に比べて非常に大きい場合、起動時にお
いてコンデンサ９の両端電圧の上昇が抑えられ、トラン
ス２のリセットが終了する前にスイッチング素子３がオ
ンしてしまう。図６は上記の場合において、スイッチン
グ素子３としてＭＯＳＦＥＴを用いたときの起動時の波
形図であり、（Ａ）はドレン−ソース間の電圧ＶDSの波
形、（Ｂ）はドレイン電流ＩDの波形を示し、トランス
２がリセットされないことを示している。この状態が繰
り返されると、トランス２が飽和して過大な電流が流
れ、スイチッング素子３の破損やトランス２の巻線の焼
損などが生じる。
【０００９】またＣo・ＬpがＴ2に比べて非常に小さい
場合、コンデンサ９の両端電圧が過大に上昇し、スイッ
チング素子３や２次側の平滑化回路４内のダイオードな
どの半導体素子の破損が生じたり、スイッチング損失の
増大を招く。図７はこのような場合における定常時の波
形図であり、コンデンサ９の両端電圧が過大に上昇する
ことを示している。
場合、コンデンサ９の両端電圧が過大に上昇し、スイッ
チング素子３や２次側の平滑化回路４内のダイオードな
どの半導体素子の破損が生じたり、スイッチング損失の
増大を招く。図７はこのような場合における定常時の波
形図であり、コンデンサ９の両端電圧が過大に上昇する
ことを示している。
【００１０】この発明は上記のような問題点を解消する
ためになされたもので、半導体素子などへの電気的スト
レスを低減でき、これにより素子の破損やスイッチング
損失を低減できる信頼性の高い直流−直流変換回路を得
ることを目的とする。
ためになされたもので、半導体素子などへの電気的スト
レスを低減でき、これにより素子の破損やスイッチング
損失を低減できる信頼性の高い直流−直流変換回路を得
ることを目的とする。
【００１１】
【課題を解決するための手段】この発明に係る直流−直
流変換回路は、（１）コンデンサとこのコンデンサの放
電用抵抗とを並列に接続し、この並列接続回路に対して
ダイオードを直列に接続した回路をトランスの１次巻線
と並列に接続して、前記トランスのリセット回路を構成
した直流−直流変換回路、（２）コンデンサとこのコン
デンサの放電用抵抗とを直列に接続し、このコンデンサ
の前記放電用抵抗と接続した一端をダイオードを介して
トランスの１次巻線の一端およびスイッチング素子に接
続して、前記トランスのリセット回路を構成した直流−
直流変換回路、または（３）コンデンサとこのコンデン
サの放電用抵抗とを並列に接続し、この並列接続回路に
対してダイオードを直列に接続した回路をスイッチング
素子と並列に接続し、前記トランスのリセット回路を構
成した直流−直流変換回路において、リセット回路のコ
ンデンサの値Ｃを次式
流変換回路は、（１）コンデンサとこのコンデンサの放
電用抵抗とを並列に接続し、この並列接続回路に対して
ダイオードを直列に接続した回路をトランスの１次巻線
と並列に接続して、前記トランスのリセット回路を構成
した直流−直流変換回路、（２）コンデンサとこのコン
デンサの放電用抵抗とを直列に接続し、このコンデンサ
の前記放電用抵抗と接続した一端をダイオードを介して
トランスの１次巻線の一端およびスイッチング素子に接
続して、前記トランスのリセット回路を構成した直流−
直流変換回路、または（３）コンデンサとこのコンデン
サの放電用抵抗とを並列に接続し、この並列接続回路に
対してダイオードを直列に接続した回路をスイッチング
素子と並列に接続し、前記トランスのリセット回路を構
成した直流−直流変換回路において、リセット回路のコ
ンデンサの値Ｃを次式
【数７】 および次式
【数８】 式中、Ｌp：前記トランスの１次側インダクタンス値 Ｒ：前記放電用抵抗値 Ｔ：スイッチング素子の基本発振周期 ｔon：前記スイッチング素子のオン時間の最大値 ｔoff：前記スイッチング素子が起動時に取り得る最小
のオフ時間 Ｅi：直流電源の電圧値の最大値 Ｅmax：前記スイッチング素子のオフ期間に前記トラン
スの１次巻線に誘起される電圧において、回路条件より
定まる最大電圧値 を満たすように構成したものである。
のオフ時間 Ｅi：直流電源の電圧値の最大値 Ｅmax：前記スイッチング素子のオフ期間に前記トラン
スの１次巻線に誘起される電圧において、回路条件より
定まる最大電圧値 を満たすように構成したものである。
【００１２】
【作用】この発明の直流−直流変換回路においては、リ
セット回路のコンデンサを前記数７および数８の値にす
ることにより、コンデンサの両端電圧の定常時の値およ
び起動時の応答が改善され、半導体素子の破損やトラン
スのコイルの焼損が防止され、スイッチング損失が低減
する。
セット回路のコンデンサを前記数７および数８の値にす
ることにより、コンデンサの両端電圧の定常時の値およ
び起動時の応答が改善され、半導体素子の破損やトラン
スのコイルの焼損が防止され、スイッチング損失が低減
する。
【００１３】
【実施例】本発明の一実施例による直流−直流変換回路
は図１に示されており、回路の基本構成は従来のものと
同様である。実施例の回路が従来のものと相違する点
は、リセット回路におけるコンデンサ９の値Ｃが前記数
７および数８を満たすように構成されていることであ
る。
は図１に示されており、回路の基本構成は従来のものと
同様である。実施例の回路が従来のものと相違する点
は、リセット回路におけるコンデンサ９の値Ｃが前記数
７および数８を満たすように構成されていることであ
る。
【００１４】上記構成の直流−直流変換回路の基本的な
動作は前記従来の回路と同様であり、スイッチング素子
３のオン期間に電力をトランス２で１次側から２次側へ
伝達し、平滑化回路４で平均化して負荷５へ供給する。
動作は前記従来の回路と同様であり、スイッチング素子
３のオン期間に電力をトランス２で１次側から２次側へ
伝達し、平滑化回路４で平均化して負荷５へ供給する。
【００１５】次にトランス２のリセットについて説明す
る。スイッチング素子３のオン期間にトランス２の磁束
が増加し、トランス２に磁気エネルギーが蓄えられる
が、スイッチング素子３のオフ期間にこの励磁された磁
気エネルギーを放出し、磁束を残留磁束まで戻す必要が
ある。そこで磁気エネルギーをダイオード７を介してコ
ンデンサ９に転移し、抵抗８によって熱エネルギーとし
て消費させる。
る。スイッチング素子３のオン期間にトランス２の磁束
が増加し、トランス２に磁気エネルギーが蓄えられる
が、スイッチング素子３のオフ期間にこの励磁された磁
気エネルギーを放出し、磁束を残留磁束まで戻す必要が
ある。そこで磁気エネルギーをダイオード７を介してコ
ンデンサ９に転移し、抵抗８によって熱エネルギーとし
て消費させる。
【００１６】リセット期間において直流−直流変換回路
の１次側回路はトランス２の１次側巻線２ａ、コンデン
サ９、抵抗８の並列回路として等価できる。さらに抵抗
８に流れる電流は、コンデンサ９に流れる電流に比して
十分小さいので、図２に示すように、トランス２の１次
側巻線２ａおよびコンデンサ９の並列回路として近似で
きる。
の１次側回路はトランス２の１次側巻線２ａ、コンデン
サ９、抵抗８の並列回路として等価できる。さらに抵抗
８に流れる電流は、コンデンサ９に流れる電流に比して
十分小さいので、図２に示すように、トランス２の１次
側巻線２ａおよびコンデンサ９の並列回路として近似で
きる。
【００１７】ここでコンデンサ９の電流ｉcと両端電圧
ｅcは、次式のように近似される。
ｅcは、次式のように近似される。
【数９】
【数１０】 式中、Ｃ：コンデンサ９の容量値 Ｌp：トランス２の１次側インダクタンス値 Ｖi：直流電源１の電圧値 Ｅco：コンデンサ９の両端電圧の初期値 τ：スイッチング素子３のオン時間
【００１８】トランス２のリセットはｉc＝０となった
時点で終了するので、リセット時間ｔrは、
時点で終了するので、リセット時間ｔrは、
【数１１】 と表わされる。この時コンデンサ９の両端電圧は、
【数１２】 まで上昇する。この電圧は抵抗８によって放電され、次
のリセット期間の開始時点までに、
のリセット期間の開始時点までに、
【数１３】 式中、Ｒ：放電用抵抗８の抵抗値 Ｔ：スイッチング素子３の基本発振周期 で近似される電圧まで降下する。
【００１９】定常状態ではＥc2＝Ｅcoであるから数１２
および数１３より、コンデンサ９の両端電圧（トランス
２の１次巻線に誘起される電圧）の最大値は、
および数１３より、コンデンサ９の両端電圧（トランス
２の１次巻線に誘起される電圧）の最大値は、
【数１４】 となる。従ってスイッチング素子３には数１４で表わさ
れる電圧がかかり、また平滑化回路４内のダイオードに
は数１４で表わされる電圧にトランス２の巻数比を乗じ
た電圧がかかる。これら半導体素子の絶対最大定格等の
回路条件により定まる最大の電圧値をＥmaxとすると、
次式
れる電圧がかかり、また平滑化回路４内のダイオードに
は数１４で表わされる電圧にトランス２の巻数比を乗じ
た電圧がかかる。これら半導体素子の絶対最大定格等の
回路条件により定まる最大の電圧値をＥmaxとすると、
次式
【数１５】 式中、Ｅi：直流電源１の電圧値の最大値 ｔon：スイッチング素子３のオン時間の最大値 を満足するようなコンデンサ９でリセット回路を構成す
れば、電圧の過大な上昇を抑えることができ、これによ
り素子の破損が防止でき、またスイッチング損失が低減
する。
れば、電圧の過大な上昇を抑えることができ、これによ
り素子の破損が防止でき、またスイッチング損失が低減
する。
【００２０】また直流−直流変換回路の起動開始時にお
いては、コンデンサ９の両端電圧は０Ｖ近傍であり、前
記数１１で表わされるリセット時間ｔrは次式で近似さ
れる。
いては、コンデンサ９の両端電圧は０Ｖ近傍であり、前
記数１１で表わされるリセット時間ｔrは次式で近似さ
れる。
【数１６】 トランス２が飽和しないようにするには、スイッチング
素子３のオフ時間内にリセットが終了する必要があり、
素子３のオフ時間内にリセットが終了する必要があり、
【数１７】 式中、ｔoff：スイッチング素子３が起動時に取り得る
最小のオフ時間 でなければならない。数１６および数１７よりコンデン
サ９の値が
最小のオフ時間 でなければならない。数１６および数１７よりコンデン
サ９の値が
【数１８】 を満たせばトランスの飽和が起きず、スイッチング素子
の破損、トランス巻線の焼損などを防止できる。
の破損、トランス巻線の焼損などを防止できる。
【００２１】以上のように、リセット回路のコンデンサ
の容量値Ｃが次式
の容量値Ｃが次式
【数１９】 および次式
【数２０】 を満足するようにリセット回路を構成すれば、素子の破
損の防止やスイッチング損失の低減などがはかられ、直
流−直流変換回路の信頼性を高くすることができる。
損の防止やスイッチング損失の低減などがはかられ、直
流−直流変換回路の信頼性を高くすることができる。
【００２２】図３は実施例のスイッチング素子３として
ＭＯＳＦＥＴを用いた場合の起動時および定常時の波形
図であり、（Ａ）はＶDSの波形、（Ｂ）はＩDの波形を
示し、トランス２が完全にリセットされ、スイッチング
素子にストレスがかからないことを示している。
ＭＯＳＦＥＴを用いた場合の起動時および定常時の波形
図であり、（Ａ）はＶDSの波形、（Ｂ）はＩDの波形を
示し、トランス２が完全にリセットされ、スイッチング
素子にストレスがかからないことを示している。
【００２３】なお、上記実施例ではトランス２の１次巻
線に対し並列に接続されたリセット回路について示した
が、図４に示すように、コンデンサ９とこのコンデンサ
の放電用の抵抗８が直列に接続され、コンデンサ９の抵
抗８と接続された一端がダイオード７を介してトランス
２の１次巻線２ａの一端およびスイッチング素子３に接
続されたリセット回路であっても、上記実施例と同様に
構成することにより、同様の効果を奏する。
線に対し並列に接続されたリセット回路について示した
が、図４に示すように、コンデンサ９とこのコンデンサ
の放電用の抵抗８が直列に接続され、コンデンサ９の抵
抗８と接続された一端がダイオード７を介してトランス
２の１次巻線２ａの一端およびスイッチング素子３に接
続されたリセット回路であっても、上記実施例と同様に
構成することにより、同様の効果を奏する。
【００２４】また、図５に示すように、コンデンサ９と
このコンデンサの放電用の抵抗８が並列に接続され、こ
の並列回路に対してダイオード７が直列に接続された回
路がスイッチング素子３と並列に接続されたリセット回
路の場合も、上記実施例と同様に構成することにより、
同様の効果を奏する。
このコンデンサの放電用の抵抗８が並列に接続され、こ
の並列回路に対してダイオード７が直列に接続された回
路がスイッチング素子３と並列に接続されたリセット回
路の場合も、上記実施例と同様に構成することにより、
同様の効果を奏する。
【００２５】
【発明の効果】以上のように、この発明によれば、特定
の値のコンデンサでリセット回路を構成したので、トラ
ンスが完全にリセットされ、これにより半導体素子など
に電気的ストレスがかかるのが防止され、素子などの破
損が防止され、かつスイッチング損失が低減し、信頼性
の高い直流−直流変換回路が得られる。
の値のコンデンサでリセット回路を構成したので、トラ
ンスが完全にリセットされ、これにより半導体素子など
に電気的ストレスがかかるのが防止され、素子などの破
損が防止され、かつスイッチング損失が低減し、信頼性
の高い直流−直流変換回路が得られる。
【図１】実施例および従来例の直流−直流変換回路を示
す回路図。
す回路図。
【図２】図１のリセット期間における１次側回路の等価
回路。
回路。
【図３】図１のスイッチング素子の動作を示す波形図。
【図４】他の実施例の直流−直流変換回路を示す回路
図。
図。
【図５】別の実施例の直流−直流変換回路を示す回路
図。
図。
【図６】従来のスイッチング素子の動作を示す波形図。
【図７】従来のスイッチング素子の動作を示す波形図。
１ 直流電源 ２ トランス ２ａ １次巻線 ２ｂ ２次巻線 ３ スイッチング素子 ４ 平滑化回路 ５ 負荷 ６ 制御回路 ７ ダイオード ８ 抵抗 ９ コンデンサ
Claims (3)
- 【請求項１】 コンデンサとこのコンデンサの放電用抵
抗とを並列に接続し、この並列接続回路に対してダイオ
ードを直列に接続した回路をトランスの１次巻線と並列
に接続して、前記トランスのリセット回路を構成した直
流−直流変換回路において、前記コンデンサの値Ｃが次
式 【数１】 および次式 【数２】 式中、Ｌp：前記トランスの１次側インダクタンス値 Ｒ：前記放電用抵抗値 Ｔ：スイッチング素子の基本発振周期 ｔon：前記スイッチング素子のオン時間の最大値 ｔoff：前記スイッチング素子が起動時に取り得る最小
のオフ時間 Ｅi：直流電源の電圧値の最大値 Ｅmax：前記スイッチング素子のオフ期間に前記トラン
スの１次巻線に誘起される電圧において、回路条件より
定まる最大電圧値 を満たすことを特徴とする直流−直流変換回路。 - 【請求項２】 コンデンサとこのコンデンサの放電用抵
抗とを直列に接続し、このコンデンサの前記放電用抵抗
と接続した一端をダイオードを介してトランスの１次巻
線の一端およびスイッチング素子に接続して、前記トラ
ンスのリセット回路を構成した直流−直流変換回路にお
いて、前記コンデンサの値Ｃが次式 【数３】 および次式 【数４】 式中、Ｌp：前記トランスの１次側インダクタンス値 Ｒ：前記放電用抵抗値 Ｔ：スイッチング素子の基本発振周期 ｔon：前記スイッチング素子のオン時間の最大値 ｔoff：前記スイッチング素子が起動時に取り得る最小
のオフ時間 Ｅi：直流電源の電圧値の最大値 Ｅmax：前記スイッチング素子のオフ期間に前記トラン
スの１次巻線に誘起される電圧において、回路条件より
定まる最大電圧値 を満たすことを特徴とする直流−直流変換回路。 - 【請求項３】 コンデンサとこのコンデンサの放電用抵
抗とを並列に接続し、この並列接続回路に対してダイオ
ードを直列に接続した回路をスイッチング素子と並列に
接続し、前記トランスのリセット回路を構成した直流−
直流変換回路において、前記コンデンサの値Ｃが次式 【数５】 および次式 【数６】 式中、Ｌp：前記トランスの１次側インダクタンス値 Ｒ：前記放電用抵抗値 Ｔ：スイッチング素子の基本発振周期 ｔon：前記スイッチング素子のオン時間の最大値 ｔoff：前記スイッチング素子が起動時に取り得る最小
のオフ時間 Ｅi：直流電源の電圧値の最大値 Ｅmax：前記スイッチング素子のオフ期間に前記トラン
スの１次巻線に誘起される電圧において、回路条件より
定まる最大電圧値 を満たすことを特徴とする直流−直流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5672391A JP2669167B2 (ja) | 1991-03-20 | 1991-03-20 | 直流−直流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5672391A JP2669167B2 (ja) | 1991-03-20 | 1991-03-20 | 直流−直流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04295273A JPH04295273A (ja) | 1992-10-20 |
| JP2669167B2 true JP2669167B2 (ja) | 1997-10-27 |
Family
ID=13035413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5672391A Expired - Lifetime JP2669167B2 (ja) | 1991-03-20 | 1991-03-20 | 直流−直流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2669167B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4135569C1 (ja) * | 1991-10-29 | 1993-04-01 | Abb Patent Gmbh, 6800 Mannheim, De |
-
1991
- 1991-03-20 JP JP5672391A patent/JP2669167B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04295273A (ja) | 1992-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6788556B2 (en) | Switching power source device | |
| JP3465673B2 (ja) | スイッチング電源装置 | |
| US5940281A (en) | Switched-mode power supply with magnetic flux density control | |
| US7295449B2 (en) | Simple switched-mode power supply with current and voltage limitation | |
| US5349514A (en) | Reduced-resonant-current zero-voltage-switched forward converter using saturable inductor | |
| US4745535A (en) | Ringing choke type DC/DC converter | |
| US6072702A (en) | Ringing choke converter | |
| KR100712749B1 (ko) | Ｄｃ/ｄｃ 변환 회로 | |
| JP2007511995A (ja) | スイッチモード電源 | |
| JP2669167B2 (ja) | 直流−直流変換回路 | |
| CA2214217C (en) | Switching power supply apparatus | |
| KR20210148340A (ko) | 스위칭 전력 변환기를 위한 예비기동 제어 회로 | |
| JP2002159175A (ja) | フライバックコンバータ | |
| JP3167283B2 (ja) | 多出力型電源装置 | |
| JP3544370B2 (ja) | スイッチング電源装置 | |
| JP3129037B2 (ja) | スイッチング電源装置 | |
| JP3571959B2 (ja) | スイッチング電源装置 | |
| KR100215631B1 (ko) | 스위칭 모드 전원 공급장치(smps)에서의 스위칭턴-온시 초기손실 방지회로 | |
| JP2010130881A (ja) | スイッチング電源回路 | |
| JP4539201B2 (ja) | スイッチング電源装置 | |
| JPS644307Y2 (ja) | ||
| JP2974002B2 (ja) | フォワードコンバータ | |
| JP2799749B2 (ja) | 昇降圧形コンバータ回路の制御方法 | |
| JP3001057B1 (ja) | スイッチング電源装置及びその制御方法 | |
| KR100212995B1 (ko) | 포워드컨버터 |