JP2667336B2 - スイッチングネットワークポートの接続設定方法、通信スイッチングシステムにおける接続情報記憶方法、及び通信スイッチングシステム - Google Patents

スイッチングネットワークポートの接続設定方法、通信スイッチングシステムにおける接続情報記憶方法、及び通信スイッチングシステム

Info

Publication number
JP2667336B2
JP2667336B2 JP4123086A JP12308692A JP2667336B2 JP 2667336 B2 JP2667336 B2 JP 2667336B2 JP 4123086 A JP4123086 A JP 4123086A JP 12308692 A JP12308692 A JP 12308692A JP 2667336 B2 JP2667336 B2 JP 2667336B2
Authority
JP
Japan
Prior art keywords
port
ports
chain
subset
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4123086A
Other languages
English (en)
Other versions
JPH05207047A (ja
Inventor
アンソニー フラナスゼク ピーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05207047A publication Critical patent/JPH05207047A/ja
Application granted granted Critical
Publication of JP2667336B2 publication Critical patent/JP2667336B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/64—Distributing or queueing
    • H04Q3/645—Circuit arrangements therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17368—Indirect interconnection networks non hierarchical topologies
    • G06F15/17375—One dimensional, e.g. linear array, ring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0003—Switching fabrics, e.g. transport network, control network
    • H04J2203/0012—Switching modules and their interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は概して通信システム、特
に並列的コンピュータのためのデジタル通信システムの
ための多重相互接続ネットワークに関し、より詳細には
単一のポートとの通信を望むポートに「待機連鎖」を設
定するためにスイッチ接続が用いられる、スイッチング
ネットワークに関する。
【０００２】
【従来の技術】高性能コンピュータシステムはしばしば
多重中央処理装置（ＣＰＵ）を用い、各々は独立して作
動するが、データが交換される必要があるときに互いに
又はメモリデバイスと通信する。クロスバースイッチ等
のスイッチングシステムは、ＣＰＵとメモリデバイスを
相互接続するため用いられる。このタイプのシステムは
図１に図解され、各々が互いに独立し且つ並行して作動
する多数のＣＰＵ１０を示している。ＣＰＵ１０の各々
は、時にいくつかのメモリ１２の１つにアクセスする必
要がある。各ＣＰＵは入出力（Ｉ／Ｏ）パス１４を有
し、各メモリデバイスは入出力Ｉ／Ｏパス１６を有す
る。パス１４と１６はバスであり、全二重通信を提供す
るため二重になっている。Ｉ／Ｏパス１４からＩ／Ｏパ
ス１６への接続の選択はクロスバースイッチ等のスイッ
チ１８によって実行される。
【０００３】米国特許第４、６０５、９２８号におい
て、各々が別の集積回路（ＩＣ）にあって、より小さい
クロスバースイッチの配列から構成されるクロスバース
イッチが記述されている。米国特許第４、３６０、０４
５号では、クロスバースイッチのための制御装置が述べ
られている。この特別な制御装置は、クロスバースイッ
チを介して接続を要求する多重ポートをシーケンシャル
に処理しなければならない。米国特許第４、６３５、２
５０号及び第４、８７５、７０４号は、通信システムに
おいて対になるポートアダプタの間に接続を設定するた
め、片面クロスポイントスイッチングマトリックスを用
いるスイッチングシステムを述べている。これらスイッ
チングシステムのスイッチングマトリックス制御装置
は、現在使用可能なポートアダプタを接続するだけで、
待ち行列を設定することはできない。
【０００４】デバイスの任意の数Ｍの間で、全二重接続
のために用いられるＭｘＮクロスバースイッチと合計Ｍ
≦Ｎ個のポートＰ1,Ｐ2,...,ＰM を考える。ポートＰi
がポートＰj と接続されるべきだと要求するが、ポート
Ｐj が現在使用中（例えば、Ｐj がポートＰk と接続さ
れる）と仮定する。２つの交替的方法とは、ポートＰ i
に再度試みさせるか、又はポートＰj が使用されていな
いとスイッチ制御装置が示すまでポートＰi を単に待機
させることである。後者の方法は、時々「キャンプ・オ
ン」と称され、通常各使用中のポート毎に待ち行列を保
持する制御装置を有することによって得られる。もしス
イッチが大きいならば、特に多重並列制御装置を備えた
モジュラー構造として編成されるならば、待機連鎖の保
持はスイッチの費用とオーバヘッドを増す。またパスの
セットアップとメッセージの開始に大幅な遅延がもたら
される。この問題を緩和する方法が必要とされる。
【０００５】
【発明が解決しようとする課題】従って本発明の目的
は、多重ポート通信システムにおいて使用中のポートの
リクエスタをエンキューする（待ち行列に入れる）ため
の方法を提供することである。
【０００６】本発明の他の目的は、待機連鎖が保持さ
れ、連結性が制御されて伝送が促進される多重ポート通
信システムを提供することである。
【０００７】
【課題を解決するための手段と作用】本発明に従って、
待機連鎖を記憶するためクロスバースイッチの連結性を
用いる方法と装置が提供される。待機連鎖の素子が修正
されて正しい接続を提供する。言い換えれば、一群のポ
ートは「連係リスト」の形として見なされるものによっ
て接続されるが、ポインタはスイッチ自体の接続から成
る。これらの接続は、情報を伝達すると共にリストの構
造を記憶するために用いられる。
【０００８】本発明は複数のポートＰ1,...,Ｐn のサブ
セットＱj の間に接続を設定する。ここで、サブセット
の全てのポートは前記ポートの内で同じポートＰj との
通信を望み、ｊは１以上で且つｎ以下である。待機連鎖
は、スイッチングマトリックスにおける適切なクロスポ
イントを閉鎖することによってサブセットＱj における
全てのポートの間に設定されて、サブセットＱj におけ
る各ポートはサブセットＱj の後続のポートに制御情報
を伝送することができる。制御情報はサブセットＱj と
切断しているポートからポートのサブセットＱj の後続
のポートに伝送されて、切断しているポートがもはやポ
ートＰj との通信を望まないということを示す。次に、
スイッチングマトリックスにおける適切なクロスポイン
トが制御装置によって設定されて、後続のポートはポー
トＰj と通信可能になる。
【０００９】
【実施例】図２を参照すると、片面クロスバースイッチ
ングマトリックス２０と制御装置２２のブロック図が示
されている。図解される例ではデバイスポートは２４1
から２４8 の８個だが、当業者によって実際はスイッチ
ングマトリックス２０によってより多数のデバイスポー
トが接続されると理解されている。図解される例におい
て、制御装置２２はポート２４1 から２４8 に接続さ
れ、それぞれポートＰ1 からＰ8 としてここで示され
る。
【００１０】クロスバースイッチングマトリックスにお
いて、複数の水平なバスを交差する複数の垂直なバスが
ある。これらバスの交点、即ちクロスポイントはクロス
ポイントスイッチであり、その例は前述の米国特許第
４、６３５、２５０号に説明されている。図３は４個の
全二重クロスポイントスイッチ６０、６２、６４、６６
の配列を示し、その内の１個であるクロスポイントスイ
ッチ６０だけが詳細に図解されている。実際のクロスバ
ースイッチングマトリックスでは、勿論そのようなクロ
スポイントスイッチはより多く、好ましくは１個の集積
回路又は複数の集積回路として実施される。外部ライン
は入力ライン６８と７０、及び出力ライン７２と７４に
分割される。各入力ラインは対応する出力ラインと一対
にされて、全二重通信ラインを形成する。制御装置２２
の機能は、内部垂直バス７６、７８、８０、８２を介し
て二重外部ラインの選択されたセットを相互接続するこ
とである。図３において、全てのデータラインは濃い線
で表示される一方、スイッチング作動を制御する制御ラ
インは薄い線で示される。
【００１１】クロスポイントの各行は一対の外部ライン
に接続される一方、各列は一対の内部垂直バスに接続さ
れる。ライン６８等の入力外部ラインの各々はレシーバ
８４に接続され、ライン７２等の各出力ラインはドライ
バ８６に接続される。レシーバ８４とドライバ８６は、
それぞれ内部水平入力バス８８と内部出力バス９０に接
続され、その行の全てのクロスポイントスイッチ６０と
６２を通過する。クロスポイントスイッチ６０が選択さ
れれば、同時に、入力バス８８と内部垂直バス７６と７
８の一方との間を接続し、出力バス９０と入力垂直バス
７６と７８の他方との間のもう１つの接続をする。接続
の２セットの内どちらが作成されるかは、外部ライン６
８と７２が出所ラインか行先ラインかによる。外部ライ
ン６８と７２が出所ラインか行先ラインのいずれかであ
るかを指定することによって、内部垂直バス７６と７８
のデータフローの方向が決定される。
【００１２】クロスポイントスイッチ６０を特に参照す
ると、各クロスポイントスイッチは４個のNANDゲート９
２、９４、９６、９８を含む。各NANDゲートの１つの入
力は制御ゲートとして用いられ、制御入力が論理的に真
であるときスイッチをオンにする。他の入力は情報が受
信されるデータラインに接続され、NANDゲートの相補出
力はデータがゲートから伝送されるデータラインに接続
される。外部ライン６８と７２が出所ラインならば、次
にNANDゲート９２は入力水平バス８８を内部垂直バス７
６に結合し、NANDゲート９６は内部垂直バス７８を出力
水平バス９０に結合する。一方、外部ライン６８と７２
が行先ラインならば、次にNANDゲート９４は入力水平バ
ス８８を内部垂直バス７８に結合し、NANDゲート９８は
内部垂直バス７６を出力水平バス９０に結合する。
【００１３】スイッチングチップの制御回路が設計され
て、行アドレスバス１００の行アドレスと列アドレスバ
ス１０２の列アドレスとによって指定された任意の二重
クロスポイントスイッチ６０乃至６６は、出所又は行先
クロスポイントとして作動される。ラッチが提供され、
一旦特定のクロスポイントのスイッチがオンにされる
と、制御装置はクロスポイントを接続したまま異なるタ
スクへと進むことができる。クロスポイントを切り離す
ため、後続の切断手続きが必要になる。列アドレスバス
１０２はワンオブエイト列デコーダ１０４に接続され、
チップ選択制御信号（ＣＳ）がチップの任意のクロスポ
イントスイッチ６０乃至６６の接続又は切断を制御し、
列デコーダ１０４の復号を作動する。各列は出所行選択
セクション１１０にてワンオブシックスティーン行デコ
ーダ１０６又は１０８を有し、また出所行選択セクショ
ン１１６にて同様の行先行デコーダ１１２又は１１４を
有する。
【００１４】図３に示されるクロスバースイッチングマ
トリックスは、本発明の実施に際して、スイッチングマ
トリックス２０として用いられるいくつかのスイッチン
グマトリックスの内の１つに過ぎない。本発明に従っ
て、スイッチングマトリックス２０におけるクロスポイ
ントスイッチの接続は、ポートの「連係リスト」を設定
するため用いられ、各ポートは伝送を開始できるという
通知を順に受信する。
【００１５】図４はクロスポイントスイッチによって設
定される待機連鎖の一例を示す。ポートはＰi (i＝1,
2,...,8)と指定され、各々が出力と入力伝送リンクを有
し、それぞれＬi1とＬi2と示される。制御装置２２（図
２参照）は、片面（シングルサイド）クロスバースイッ
チングマトリックス２０の任意のサブセット、即ち、垂
直及び水平バスの任意のサブセット、に接続することが
できる。第１の図解された待機連鎖は、ポートＰ3 に接
続されたと示されるポートＰ2 に向けてである。即ち、
リンクＬ21がＬ32に接続され、リンクＬ22がリンクＬ31
に接続される（全二重接続）。次にポートＰ 5 とＰ 6 が
この順序でポートＰ 2 に接続されるポートになる。点線
によって図解される第２の待機連鎖は、ポートＰ8 をポ
ートＰ3 にリンクするポートＰ3 に向けてである。
【００１６】次の議論で、参照番号１２０乃至１３８が
垂直バスを示し、参照番号１４０乃至１６８が水平バス
を示して、待機連鎖の例に含まれる。図４に図解された
第１の待機連鎖は、以下の接続として記憶される。 （ａ）リンクＬ31からリンクＬ52へ、即ち、図４の１４
７から１２８を経て１５６へ、及び （ｂ）リンクＬ51からリンクＬ62へ、即ち、１５４から
１２２を経て１６０へ。図４に図解された第２の待機連
鎖は、リンクＬ31からＬ82へ、即ち、１４７から１３８
を経て１６８への接続として記憶される。
【００１７】次の接続を可能にする操作と待機連鎖への
付加の番号は以下のとおりである。 次の伝送： ポートＰ2 への接続要件の完了によって、
ポートＰ3 は切断コマンド（例えば、データフレームの
特殊な区分の形で）を送る。従って連鎖の次のポートで
あるポートＰ5 は、伝送可能であると知らされる。次
に、ポートＰ5 が制御装置２２にポートＰ2 への接続を
要求するため伝送する。要求メッセージの一部として、
ポートＰ5 はポートＰ2 への待機連鎖のメンバとしてそ
れ自体を識別し、制御装置２２によって待機連鎖の終わ
りに割り当てられず、他のポートの介入を許容する。
【００１８】その間に、制御装置２２はポートＰ2 とＰ
5 の間に必要な接続をするために必要な情報を有する。
特に、制御装置２２はポートＰ2 とＰ3 の間で行われた
接続によって垂直バス１２０と１２４の割り当てを解除
し、ポートＰ2 とＰ5 の間の接続をするため垂直バス１
３２と１３４を割り当てる。ポートＰ3 に関連する待機
連鎖が他にないならば、ポートＰ3 からの切断コマンド
で供給されたアドレスを用いる制御装置２２はまた、行
バス１４７と１４８からポートＰ3 を切断する。ポート
Ｐ5 は、行バス１５４と１５６に接続されたままであ
る。ポートＰ5 に必要な接続は、ポートＰ5 からのデー
タ伝送における遅延とオーバーラップされる。
【００１９】ポートＰ8 はまたポートＰ3 からの切断コ
マンドを聞き、ポートＰ3 への接続を待っているため、
ポートＰ8 は制御装置２２への接続要求メッセージを伝
送する。その要求メッセージの一部として、ポートＰ8
はポートＰ3 への待機連鎖のメンバとしてそれ自体を識
別する。ポートＰ2 とＰ3 を接続する垂直バス１２０と
１２４の割り当てを既に解除した制御装置は、ポートＰ
3 とＰ8 の間に接続を行うため垂直バス１３６と１３８
を割り当てる。ポートＰ3 は行バス１４７と１４８に接
続されたままで、ポートＰ8 は行バス１６８に加えて行
バス１６６に接続される。結果となる接続は図５に示さ
れている。
【００２０】行列へのジョブの付加： ポートＰ7 がポ
ートＰ2 への接続を入手したいと仮定する。図６に示さ
れるように、その要求は制御装置２２へのメッセージと
なり、リンクＬ72を設定するため水平バス１６４の割り
当てに影響を及ぼす。より具体的には、リンクＬ72は垂
直バス１２６と水平バス１５８を介してリンクＬ61に接
続される。これら全ての接続は制御装置２２によって行
われる。このようにして、クロスポイントスイッチ自体
によって設定された「連係リスト」における各ポート
は、順に伝送を開始することができる時を知らされる。
【００２１】より一般的な用語では、待機連鎖はあるポ
ートＰi に接続されるため待機しているポートのセット
｛Ｐi(j)｝(j＝1,2,...,n)と定義されて、順序付けられ
たリストＰi(1)，Ｐi(2),..., Ｐi(n)を形成する。ここ
で、Ｐi(1)はポートＰi に接続されるべき次のポートに
なる。例えば、ポートＰq を待っているポートＰi はそ
れ自体伴われている、即ち、それ自体の待機連鎖を有す
る。用いられる表記法では、待機連鎖は結合を受信した
ポートを含むと理解されている。例えば、図７の図解に
おいて、ポートＰi とＰj は待機連鎖の各先頭である。
図７において、ポートＰi(2)とＰj(1)は共にポートＰ
i(1)の出力と接続される。従って、ポートＰi(1)が切断
されると、ポートＰi(2)とＰj(1)は共にＰi とＰj ＝Ｐ
i(1)への接続をそれぞれ要求する。
【００２２】もしＰi(j)がＰi(j-1)を待っているなら
ば、次にＰi(j-1)の出力はＰi(j)の入力に接続される。
各待機連鎖は、制御装置２２によって記憶されたその最
後のメンバＰi(n)の識別を有する。これによって次に付
加された待機ポートであるポートＰi(n+1)は適切に処理
される。
【００２３】待機連鎖への付加は容易に達成される。例
えば、ポートＰj がポートＰi に接続を要求し、ポート
Ｐi が使用中であるとする。もしポートＰi が現在待機
連鎖を有するならば、次にポートＰj はその待機連鎖の
終わりにＰi(n)として接続され、その識別は連鎖の終わ
りとして記憶される。ポートＰj はその待機状態、待機
連鎖におけるＰi(n)としての識別、及び以前のＰi(n)の
識別について知らされる。
【００２４】所望のポートへの待機ポートの接続もまた
容易に達成される。例えば、Ｐi(1)が現在ポートＰi に
接続されてその接続を完了し、Ｐi(1)が勿論待機連鎖の
終わりでないならば、次にＰi(1)からの切断メッセージ
がＰi(2)によって聞かれる。次に、Ｐi(2)はポートＰi
へ接続されるよう制御装置に要求を送る。要求はＰi( 2)
が待機連鎖のメンバであるというメッセージを含む。こ
のメッセージは、Ｐi(2)が連鎖に付加されるのを妨げ
る。Ｐi(1)が切断されると、それが記憶された最後の入
力を有するため、制御装置はポートＰi への待機連鎖が
あることを知る。従って、それ自体を待機連鎖のメンバ
として識別しないならば、リクエスタは接続を得られな
い。
【００２５】ポートが待機連鎖から切断されることもま
た可能である。もし何らかの理由でＰi(r)がその待機の
終了を望むならば（システムにおける特異事故）、その
要求を制御装置２２に知らせる。そのような要求は異常
切断と称される。要求に含まれるのは、待機連鎖の前任
者Ｐi(r-1)の識別で、待機連鎖の新たな終わりとなる。
待機連鎖の次のメンバＰi(r+1)は、スイッチ２０におい
て設定された接続を介して切断を知らされて切断を要求
し、各後続の待機ポートも順に要求する。切断後、これ
らのポートは上述の方法で待機連鎖に再結合するよう依
頼する。
【００２６】本発明は、ダイナミックに生成されて取り
壊される待機連鎖の生成を可能にする。各待機連鎖は制
御装置によって、連鎖の最後のメンバのみの識別を記憶
する必要がある。これは、ポートが特定の制御装置と対
応する複数の制御装置を備えたシステムにおいて、或い
は制御装置メモリが制限されるため複数のスイッチを備
えたシステムにおいて自明の利点がある。情報を伝達す
るためにも用いられるスイッチングマトリックス２０に
おける接続を介して実施されるため、待機連鎖は単に待
機ポートの識別を記憶するだけではない。従って、例え
ば、ポートＰiからのＰi(1)の切断は自動的にＰi(2)へ
伝送される。従ってＰi(2)は、その接続要求の伝送（ポ
ートＰi へ伝送されるデータも含む）を、Ｐi(1)からの
切断要求の処理とオーバーラップすることができる。結
果として、待ち時間がより少なくなる。最後に、待機連
鎖の最後のメンバが切断されると（処理の受信後）、待
機連鎖は自動的に取り除かれる。
【００２７】
【発明の効果】
【００２８】本発明はクロスバースイッチングマトリッ
クスの連結性及びメモリを活用して、マトリックスにお
けるクロスポイントスイッチによって定義された「連係
リスト」の形で待機連鎖の形成を可能にする。他の方法
では分散された（複数の制御装置の場合）行列の保持が
あるが、これは相互制御装置通信及びパスセットアップ
のゆえに大幅な遅延と複雑さが生じる。スイッチにおけ
る汎用パス利用の基本原理は、他の目的にも利用される
ことに注目すべきである。例えば、接続を用いて、順に
他の任意の処理を問い合わされる又は提供されるような
ｎ個のデバイスポートの、ダイナミックに更新可能なリ
ストが形成される。
【図面の簡単な説明】
【図１】一般的な多重ポート通信システムのブロック図
である。
【図２】本発明の実施に際して用いられる従来の片面ク
ロスバースイッチングマトリックスを図解するブロック
図である。
【図３】図２に示されるクロスバースイッチングマトリ
ックスにおける、クロスポイントスイッチの詳細を示す
ブロック図及び論理図である。
【図４】片面クロスバースイッチングマトリックスにお
ける待機連鎖を図解する、図２を基にした簡易図であ
る。
【図５】図４に図解される待機連鎖での次のシーケンシ
ャル接続を示す簡易図である。
【図６】図４に図解される待機連鎖の１つへの他のポー
トの付加を示す簡易図である。
【図７】本発明の実施に際して設定される待機連鎖をよ
り一般的に図解する状態図である。
【符号の説明】 １０ ＣＰＵ １２ メモリ １４、１６ 入出力パス １８ スイッチ ２２ 片面クロスバースイッチングマトリックス ２２ 制御装置

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 ポートＰ1,...,Ｐn を有するスイッチン
    グネットワークにおいて、前記ポートの順序付けられた
    サブセット｛Ｑ j ｝の間に接続を設定する方法であっ
    て、｛Ｑ j ｝の全てのポートはポートＰ j と通信を望
    み、ｊは１以上ｎ以下であり、 サブセット｛Ｑj ｝の各ポートがサブセット｛Ｑj ｝内
    の該各ポートの後続ポートに制御情報を伝送することが
    可能になるように前記ネットワークの対応するクロスポ
    イントを閉じることによって、サブセット｛Ｑj ｝内の
    全てのポートの間に接続の待機連鎖を設定するステップ
    であって、サブセット｛Ｑj ｝の前記後続の各々のポー
    トは前記ポートＰj に伝送する予定のポートである、待
    機連鎖設定ステップと、 サブセット｛Ｑj ｝の切断ポートによって発生された制
    御情報を前記切断ポートからサブセット｛Ｑj ｝の後続
    ポートへ伝送するステップであって、サブセット
    ｛Ｑj ｝の前記切断ポートは前記ポートＰj への伝送を
    ちょうど完了したポートであり、前記制御情報は前記切
    断ポートがもはや前記ポートＰ j との通信を望まないこ
    とを示す、制御情報伝送ステップと、 サブセット｛Ｑj ｝のそれぞれの後続ポートが前記ポー
    トＰj と通信することができるように前記制御情報に応
    じて前記ネットワーク内にクロスポイントを設定するス
    テップと、 を含む、スイッチングネットワークポートの接続設定方
    法。
  2. 【請求項２】 前記ポートＰ n から前記ポートＰ j へ接
    続の要求を伝送するステップと、 順序付けられたサブセットの先行ポートをポートＰ n に
    接続して前記先行ポートから切断メッセージを受信する
    ことによって前記ポートＰ n をメンバＱ n として前記サ
    ブセット｛Ｑ j ｝に付加するステップと、 を更に含み、ポートＰ n が前記サブセット｛Ｑ j ｝に付
    加される、請求項１に 記載の方法。
  3. 【請求項３】 前記制御情報の受信に際して前記後続ポ
    ートによって前記ポートＰ j との接続の要求を伝送する
    ステップを更に含み、サブセット｛Ｑ j ｝の前記後続ポ
    ートが切断ポートから伝送された制御情報を受信する、
    請求項１に記載の方法。
  4. 【請求項４】 複数のポートを選択的に接続するための
    複数のクロスポイントスイッチから形成されるクロスバ
    ースイッチングマトリックスを含む通信スイッチングシ
    ステムにおいて、シーケンシャルな順序で接続されるポ
    ートの連係リストとして前記クロスバースイッチングマ
    トリックスにおいて情報を記憶する方法であって、前記
    連係リストは待機連鎖を定義し、 前記クロスポイントスイッチの内の選択されたスイッチ
    を閉じて第１のポートにシーケンシャルな順序でポート
    をリンクすることによって、前記第１のポートに対して
    前記待機連鎖を設定するステップと、 切断ポートによって発生された制御情報を前記切断ポー
    トから 前記待機連鎖のシーケンスの次のポートへ伝送す
    るステップと、 前記シーケンスの次のポートから前記第１ポートヘ接続
    の要求を伝送するステップと、クロスポイントスイッチを設定し、待機連鎖が設定され
    る前記第１ポートと前記シーケンスの次のポートとの間
    の通信を可能にするステップと、 を含む、通信スイッチングシステムにおける接続情報記
    憶方法。
  5. 【請求項５】 前記クロスポイントスイッチの内の選択
    されたスイッチを閉じることによって複数の待機連鎖が
    設定される、請求項４に記載の方法。
  6. 【請求項６】 待機連鎖の最後のメンバＰ i(n) の識別を
    記憶するステップを更に含み、待機連鎖が任意のポート
    Ｐ i に接続されるため待機しているポートのセット｛Ｐ
    i(j) ｝(j=1,2,...,n) として定義され、順序づけられた
    リストであるＰ i(1), Ｐ i(2),..., Ｐ i(n) を形成し、Ｐ
    i(1) がポートＰ i に接続される次のポートになる、請求
    項４に記載の方法。
  7. 【請求項７】 通信スイッチングシステムであって、 複数のポートを選択的に接続するための複数のクロスポ
    イントスイッチから形成されるクロスバースイッチング
    マトリックスと、前記クロスポイントスイッチの内の選択されたスイッチ
    を閉じることによって第１のポートに対して待機連鎖を
    設定する手段であって、前記クロスポイントスイッチの
    内の閉じられたスイッチは前記第１ポートにシーケンシ
    ャルな順序で接続されるポートの連係リストとして情報
    を記憶し、前記連係リストは前記待機連鎖を定義する、
    待機連鎖設定手段と、 切断ポートによって発生された制御情報を前記切断ポー
    トから 前記待機連鎖のシーケンスの次のポートへ伝送す
    る手段と、 前記シーケンスの次のポートから前記第１ポートへ接続
    の要求を伝送する手段と、前記クロスバースイッチングマトリックスにおいてクロ
    スポイントスイッチを設定し、待機連鎖が設定される前
    記第１ポートと前記シーケンスの次のポートとの間の通
    信を可能にする 制御手段と、 を含む通信スイッチングシステム。
  8. 【請求項８】 要求を伝送する前記手段が前記次のポー
    トの識別を前記待機連鎖のメンバとして伝送する、請求
    項７に記載の通信スイッチングシステム。
JP4123086A 1991-06-28 1992-05-15 スイッチングネットワークポートの接続設定方法、通信スイッチングシステムにおける接続情報記憶方法、及び通信スイッチングシステム Expired - Lifetime JP2667336B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US722794 1991-06-28
US07/722,794 US5264842A (en) 1991-06-28 1991-06-28 Generalized usage of switch connections with wait chain

Publications (2)

Publication Number Publication Date
JPH05207047A JPH05207047A (ja) 1993-08-13
JP2667336B2 true JP2667336B2 (ja) 1997-10-27

Family

ID=24903411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4123086A Expired - Lifetime JP2667336B2 (ja) 1991-06-28 1992-05-15 スイッチングネットワークポートの接続設定方法、通信スイッチングシステムにおける接続情報記憶方法、及び通信スイッチングシステム

Country Status (2)

Country Link
US (1) US5264842A (ja)
JP (1) JP2667336B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5922063A (en) * 1992-09-17 1999-07-13 International Business Machines Corporation Automatic hardware message header generator
US6009092A (en) * 1996-12-24 1999-12-28 International Business Machines Corporation LAN switch architecture
US6625160B1 (en) 1999-07-02 2003-09-23 Cisco Technology, Inc. Minimum bandwidth guarantee for cross-point buffer switch
US6707815B1 (en) * 1999-07-02 2004-03-16 Cisco Technology, Inc. Minimum bandwidth guarantee for input-buffered packet switch
JP2012222326A (ja) * 2011-04-14 2012-11-12 Elpida Memory Inc 半導体装置
US20230229450A1 (en) * 2018-02-23 2023-07-20 Untether Ai Corporation Computational memory

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1108736A (en) * 1979-03-29 1981-09-08 Mitel Corporation Switching matrix
US4887079A (en) * 1986-12-23 1989-12-12 At&T Bell Laboratories Rearrangeable multiconnection switching networks constructed using combinatorial designs
US4929939A (en) * 1988-10-31 1990-05-29 International Business Machines Corporation High-speed switching system with flexible protocol capability

Also Published As

Publication number Publication date
JPH05207047A (ja) 1993-08-13
US5264842A (en) 1993-11-23

Similar Documents

Publication Publication Date Title
JP3158223B2 (ja) スイッチング・ネットワークとオリジネーティング・プロセッサ及びソース・プロセッサ間を接続する接続方法
US4985830A (en) Interprocessor bus switching system for simultaneous communication in plural bus parallel processing system
US5463486A (en) Self-routing multi-stage photonic interconnect
US5654695A (en) Multi-function network
JP2540624B2 (ja) 交換装置
EP0318221A2 (en) Controlling responding by users of an intercommunications bus
EP0721164A2 (en) Crossbar switch apparatus and protocol
RU2117405C1 (ru) Система связи
JPS60220620A (ja) 二重クロスポイントスイツチ
JPH04230555A (ja) 通信ネットワークおよび通信チャンネルをつくる方法
US4890279A (en) Multiplexer and computer network using the same
JP2667336B2 (ja) スイッチングネットワークポートの接続設定方法、通信スイッチングシステムにおける接続情報記憶方法、及び通信スイッチングシステム
JPH05241947A (ja) 分散クロスバー・スイッチ・アーキテクチャにおける交換接続の配列。
US4763122A (en) Parallel switching with round robin priority
JPH04279954A (ja) デバイス制御装置　
US3991276A (en) Time-space-time division switching network
JPH04227152A (ja) バス制御のための中立監視システムおよびその方法
KR830008575A (ko) 모듀울 전송통신 시스템 제어를 위한 방법 및 장치
US3665398A (en) Input/output multiplex control system
US5493651A (en) Method and system for dequeuing connection requests in a simplex switch
US5117419A (en) System for controlling data transmission and reception in a network
EP0169324B1 (en) Switching protocol with retry
JP3309212B2 (ja) ネットワークスイッチ装置
JP3106158B2 (ja) 並列計算機装置
JP3126129B2 (ja) プライオリティ制御装置