JP2664551B2 - Wiring board exposure processing method - Google Patents

Wiring board exposure processing method

Info

Publication number
JP2664551B2
JP2664551B2 JP7094191A JP7094191A JP2664551B2 JP 2664551 B2 JP2664551 B2 JP 2664551B2 JP 7094191 A JP7094191 A JP 7094191A JP 7094191 A JP7094191 A JP 7094191A JP 2664551 B2 JP2664551 B2 JP 2664551B2
Authority
JP
Japan
Prior art keywords
reticle
pattern
substrate
connection terminal
circuit wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7094191A
Other languages
Japanese (ja)
Other versions
JPH04305651A (en
Inventor
忠則 菱田
広久 田中
徹 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP7094191A priority Critical patent/JP2664551B2/en
Publication of JPH04305651A publication Critical patent/JPH04305651A/en
Application granted granted Critical
Publication of JP2664551B2 publication Critical patent/JP2664551B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0073Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits

Landscapes

  • Liquid Crystal (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、液晶表示装置の配線基
板の露光処理方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for exposing a wiring substrate of a liquid crystal display device to light.

【0002】[0002]

【従来の技術】アクティブマトリクス駆動方式を用いる
液晶表示素子の場合、液晶表示素子の基板上の表示部に
対応する領域にはたとえば薄膜トランジスタ(以下、T
FTと記す)が形成され、表示部を外囲して接続端子が
形成される。TFTおよび接続端子は、レチクルに形成
されたパターンをステッパ露光装置を用いて基板上に露
光し、エッチングすることによって形成されている。大
型の液晶表示素子では、1枚のレチクルを用いて液晶表
示素子の基板上にTFTまたは接続端子を露光すること
ができない。この場合、液晶表示素子基板を複数の領域
に分割し、その領域に対応する複数のレチクルを用いて
露光が行われる。液晶表示素子基板の分割数は、レチク
ルの最大露光領域面積、液晶表示素子基板の面積、およ
びステッパ露光装置のステップ距離などから決定され
る。
2. Description of the Related Art In the case of a liquid crystal display device using an active matrix drive system, for example, a thin film transistor (hereinafter referred to as T
FT) is formed, and connection terminals are formed around the display section. The TFT and the connection terminal are formed by exposing the pattern formed on the reticle onto the substrate using a stepper exposure apparatus and etching the substrate. In a large-sized liquid crystal display element, it is not possible to expose a TFT or a connection terminal on a substrate of the liquid crystal display element using one reticle. In this case, the liquid crystal display element substrate is divided into a plurality of regions, and exposure is performed using a plurality of reticles corresponding to the regions. The number of divisions of the liquid crystal display element substrate is determined based on the maximum exposure area of the reticle, the area of the liquid crystal display element substrate, the step distance of the stepper exposure device, and the like.

【0003】図11は従来のレチクル1a,1bを示す
図であり、図12は従来のレチクル1a,1bを用いて
パターニングした液晶表示素子の基板2の平面図であ
り、図13は基板3上に複数の液晶表示素子を形成する
際の基板3の平面図である。図12で示される液晶表示
素子の基板2は、1枚のレチクルでパターニングするこ
とができないため、図12の左右方向に2分割されて領
域2a,2bの各々に対して露光が行われる。
FIG. 11 is a diagram showing conventional reticles 1a and 1b, FIG. 12 is a plan view of a substrate 2 of a liquid crystal display element patterned by using conventional reticles 1a and 1b, and FIG. FIG. 3 is a plan view of a substrate 3 when a plurality of liquid crystal display elements are formed. Since the substrate 2 of the liquid crystal display element shown in FIG. 12 cannot be patterned with one reticle, it is divided into two parts in the left-right direction in FIG. 12 and each of the regions 2a and 2b is exposed.

【0004】図11に、2分割された基板2を露光する
レチクル1a,1bが示されている。図11(1)は基
板2の領域2aを露光するレチクル1aであり、図11
(2)は基板2の領域2bを露光するレチクル1bであ
る。
FIG. 11 shows reticles 1a and 1b for exposing a substrate 2 divided into two parts. FIG. 11A shows a reticle 1 a for exposing an area 2 a of the substrate 2.
(2) is a reticle 1b for exposing a region 2b of the substrate 2.

【0005】各レチクル1a,1b内には、最大露光領
域4a,4bが設けられており、最大露光領域4a,4
b内に液晶表示素子の各領域2a,2bに対応するパタ
ーン5a,5bが形成されている。パターン5a,5b
には、液晶表示素子の接続端子および表示部となるTF
Tがパターン化されている。パターン5a,5bの外周
には遮光帯6a,6bが形成されている。また、最大露
光領域4a,4bの外周にはレチクル1a,1bとステ
ッパ露光装置本体との位置決めを行う複数のマーカ7が
形成されている。
[0005] Each reticle 1a, 1b is provided with a maximum exposure area 4a, 4b.
Patterns 5a and 5b corresponding to the respective regions 2a and 2b of the liquid crystal display element are formed in b. Pattern 5a, 5b
Includes a connection terminal of a liquid crystal display element and a TF serving as a display unit.
T is patterned. Light shielding bands 6a, 6b are formed on the outer periphery of the patterns 5a, 5b. A plurality of markers 7 for positioning the reticles 1a, 1b and the main body of the stepper exposure apparatus are formed on the outer periphery of the maximum exposure areas 4a, 4b.

【0006】レチクル1aに形成されているパターン5
aの表示部に対応する部分をパターンA、レチクル1b
に形成されているパターン5bの表示部に対応する部分
をパターンBとすると、基板2上に形成される表示部
は、領域2a内の表示部がパターンA、領域2b内の表
示部がパターンBによって形成されることになる。
The pattern 5 formed on the reticle 1a
Pattern A, reticle 1b
Assuming that a portion corresponding to the display portion of the pattern 5b formed on the substrate 2 is a pattern B, the display portion formed on the substrate 2 has a pattern A in a region 2a and a pattern B in a region 2b. Will be formed by

【0007】図13に示すように1枚の基板3に複数の
液晶表示素子を形成する際に、図12で示すように各液
晶表示素子が図13の左右方向に2分割されて形成され
る場合、各液晶表示素子の表示部の左半分はパターン
A、右半分はパターンBによって形成される。
When a plurality of liquid crystal display elements are formed on one substrate 3 as shown in FIG. 13, each liquid crystal display element is formed by being divided into two parts in the horizontal direction of FIG. 13 as shown in FIG. In this case, the left half of the display section of each liquid crystal display element is formed by pattern A, and the right half is formed by pattern B.

【0008】[0008]

【発明が解決しようとする課題】レチクル1a内のパタ
ーンAと、レチクル1b内のパターンBとで1つの表示
部が形成される。表示部は均一に形成されるので、パタ
ーンAとパターンBとには同一の複数の画素が形成され
ている。しかしながら、パターンA,Bを製造する際に
は±1.0μmの製造誤差が生じ、またレチクル1a,
1bの交換の際には±0.5μmのマーカ7とステッパ
露光装置本体との位置合わせ誤差が生じる。これらの誤
差は、±1.5μmである。
One display section is formed by the pattern A in the reticle 1a and the pattern B in the reticle 1b. Since the display section is formed uniformly, the same plurality of pixels are formed in the pattern A and the pattern B. However, when manufacturing the patterns A and B, a manufacturing error of ± 1.0 μm occurs, and the reticle 1a,
At the time of replacement of 1b, a positioning error occurs between the marker 7 of ± 0.5 μm and the main body of the stepper exposure apparatus. These errors are ± 1.5 μm.

【0009】TFTを形成する場合、ゲート電極やソー
ス電極などのパターン上に、また他のパターンを形成す
るという複数回の露光が行われる。露光を行う各レチク
ルは、それぞれ製造誤差を含んでおり、さらに露光の際
に位置合わせの誤差が生じるため、液晶表示素子の領域
2aと領域2bとでは、ソース電極とゲート電極と、ま
たドレイン電極とゲート電極との重なる面積が異なった
り、ソース電極とドレイン電極との距離が異なったりす
るため、TFTの特性が異なり、表示の輝度が一致しな
い。したがって、表示を均一に行うことができず、表示
品位が低下している。
When a TFT is formed, a plurality of exposures are performed on a pattern such as a gate electrode and a source electrode, and another pattern is formed. Each reticle to be exposed includes a manufacturing error, and an alignment error occurs at the time of exposure. Therefore, in the regions 2a and 2b of the liquid crystal display element, a source electrode, a gate electrode, and a drain electrode are provided. Since the overlapping area of the gate electrode and the gate electrode is different or the distance between the source electrode and the drain electrode is different, the characteristics of the TFT are different, and the display brightness is not the same. Therefore, display cannot be performed uniformly, and display quality is degraded.

【0010】本発明の目的は、個別領域に分割された各
個別領域の回路配線の表示特性を均一にすることによっ
て表示品位を向上させる配線基板の露光処理方法を提供
することである。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a method of processing an exposure of a wiring board which improves display quality by making display characteristics of circuit wiring in each individual area divided into individual areas uniform.

【0011】[0011]

【課題を解決するための手段】本発明は、回路配線と、
この回路配線を外囲して周縁部に形成される接続端子と
が形成される配線基板の露光方法において、該配線基板
を区分して得られる複数の個別領域の1つに対応し、接
続端子を形成するための第1領域と、回路配線を形成す
るための第2領域とを有する回路配線用マスクと、残余
の個別領域に対応し、各個別領域の接続端子を形成する
ための第1領域が設定された接続端子領域用マスクとを
準備し、配線基板の回路配線は、回路配線用マスクを用
いてそれぞれ形成し、接続端子は、前記回路配線用マス
クと接続端子領域用マスクとを用いて形成するようにし
たことを特徴とする配線基板の露光処理方法である。
SUMMARY OF THE INVENTION The present invention comprises a circuit wiring;
In a method of exposing a wiring board, wherein a connection terminal formed around a periphery of the circuit wiring is formed, the connection terminal corresponds to one of a plurality of individual regions obtained by dividing the wiring board. , A circuit wiring mask having a first region for forming circuit wiring, a second region for forming circuit wiring, and a first region for forming connection terminals of each individual region corresponding to the remaining individual regions. A connection terminal area mask having an area set therein is prepared, and the circuit wiring of the wiring board is formed using the circuit wiring mask, and the connection terminal is formed by using the circuit wiring mask and the connection terminal area mask. An exposure treatment method for a wiring substrate, characterized in that the method is performed by using the method.

【0012】[0012]

【作用】本発明に従えば、回路配線と、この回路配線を
外囲して周縁部に形成される接続端子とが形成される配
線基板の露光方法において、配線基板の露光は、回路配
線用マスクと接続端子領域用マスクとを用いて行われ
る。
According to the present invention, in a method for exposing a circuit board, in which a circuit wiring and connection terminals formed around the circuit wiring and surrounding the circuit wiring are formed, the exposure of the wiring board is performed by the circuit wiring. This is performed using a mask and a mask for a connection terminal area.

【0013】先ず、回路配線用マスクと、接続端子領域
用マスクとが準備される。回路配線用マスクは、前記配
線基板を区分して得られる複数の個別領域の1つに対応
しており、端子を形成するための第1領域と、回路配線
を形成するための第2領域とを有している。また、接続
端子領域用マスクは、回路配線用マスクに対応する個別
領域以外の残余の個別領域に対応しており、各個別領域
の接続端子を形成するための第1領域が設定されてい
る。
First, a circuit wiring mask and a connection terminal area mask are prepared. The circuit wiring mask corresponds to one of a plurality of individual regions obtained by dividing the wiring substrate, and includes a first region for forming a terminal and a second region for forming a circuit wiring. have. The connection terminal area mask corresponds to the remaining individual areas other than the individual area corresponding to the circuit wiring mask, and a first area for forming a connection terminal of each individual area is set.

【0014】配線基板の全回路配線は、回路配線用のマ
スクの第2領域を用いて露光し、接続端子は接続端子領
域用マスクと、回路配線用マスクの第1領域を用いて露
光する。
The entire circuit wiring on the wiring board is exposed using the second region of the circuit wiring mask, and the connection terminals are exposed using the connection terminal region mask and the first region of the circuit wiring mask.

【0015】[0015]

【実施例】図1は本発明の一実施例に使用されるレチク
ル11a,11bを示す図であり、図2は図1に示され
るレチクル11a,11bを用いてパターニングした液
晶表示素子の基板12の平面図であり、図3はステッパ
露光装置20の光学的構成を示す図であり、図4はステ
ッパ露光装置20の光学的構成を示す拡大斜視図であ
る。図3に示すように、光源である水銀ランプ21の光
は、楕円ミラー22に反射して全反射ミラー23に入射
される。全反射ミラー23で反射された光はレンズ24
を介してインテグレート25に入射され、その後、全反
射ミラー26に反射され、コンデンサレンズ27を介し
てレチクル28に照射される。レチクル28に形成され
ている露光パターンを介して、光は投影レンズ29を通
り、基板30に照射され、レチクル28のパターンが基
板30上に露光される。図4に示されるように、レチク
ル28に形成されたパターンは、投影レンズ29を介す
ることによって基板30上に上下左右に逆に露光され
る。
FIG. 1 is a view showing reticles 11a and 11b used in an embodiment of the present invention, and FIG. 2 is a substrate 12 of a liquid crystal display device patterned using the reticles 11a and 11b shown in FIG. 3 is a diagram showing an optical configuration of the stepper exposure apparatus 20, and FIG. 4 is an enlarged perspective view showing an optical configuration of the stepper exposure apparatus 20. As shown in FIG. 3, light from a mercury lamp 21 as a light source is reflected by an elliptical mirror 22 and is incident on a total reflection mirror 23. The light reflected by the total reflection mirror 23 is
, And thereafter, is reflected by a total reflection mirror 26, and is irradiated on a reticle 28 via a condenser lens 27. The light passes through the projection lens 29 and irradiates the substrate 30 via the exposure pattern formed on the reticle 28, and the pattern of the reticle 28 is exposed on the substrate 30. As shown in FIG. 4, the pattern formed on the reticle 28 is exposed upside down, left and right on the substrate 30 via the projection lens 29.

【0016】レチクル28の位置合わせは、レチクル2
8に形成されているマーカ17と、図示しないレチクル
台上のマーカとを位置合わせすることによって行われ
る。また基板30と台31との位置合わせは、台31上
に設置されている複数の位置決め片32と、基板30と
を接触させることによって行われる。
The reticle 28 is aligned with the reticle 2
This is performed by aligning the marker 17 formed on the reticle 8 with a marker on a reticle table (not shown). The alignment between the substrate 30 and the table 31 is performed by bringing the plurality of positioning pieces 32 provided on the table 31 into contact with the substrate 30.

【0017】基板30上に複数の液晶表示素子を形成す
る場合、また液晶表示素子を複数の領域に分割してパタ
ーンを形成する場合、台31が移動して、基板30上の
露光位置とステッパ露光装置20の露光位置とを一致さ
せた後に露光が行われる。
When a plurality of liquid crystal display elements are formed on the substrate 30, or when the liquid crystal display element is divided into a plurality of regions to form a pattern, the base 31 is moved and the exposure position on the substrate 30 and the stepper are changed. Exposure is performed after the exposure position of the exposure device 20 is matched.

【0018】図2に示されるように、液晶表示素子の配
線基板である基板12の露光を図2の左右方向に個別領
域である2つの領域12a,12bに分割して行う場
合、図1に示されるような2枚のレチクル11a,11
bが用いられる。このとき液晶表示素子のパターンは、
斜線で示す第2領域である表示部18が均等に2分割さ
れている。図1(1)に示される回路配線用マスクであ
るレチクル11aは、領域12aに対応するパターンを
有しており、図1(2)に示される接続端子領域用マス
クであるレチクル11bは、前記表示部18を外囲して
いる第1領域である接続端子部19の、領域12bの接
続端子部19に対応するパターンを有している。これ
は、領域12b内の表示部18を、領域12a内の表示
部18のパターンであるレチクル11aの表示部18に
対応する位置でパターニングするためである。
As shown in FIG. 2, when exposing a substrate 12 which is a wiring substrate of a liquid crystal display element to two regions 12a and 12b which are individual regions in the left-right direction of FIG. Two reticles 11a, 11 as shown
b is used. At this time, the pattern of the liquid crystal display element is
The display section 18, which is a second area indicated by oblique lines, is equally divided into two. The reticle 11a, which is a circuit wiring mask shown in FIG. 1A, has a pattern corresponding to the region 12a, and the reticle 11b, which is a connection terminal region mask shown in FIG. It has a pattern corresponding to the connection terminal portion 19 in the region 12b of the connection terminal portion 19 which is the first region surrounding the display portion 18. This is because the display section 18 in the area 12b is patterned at a position corresponding to the display section 18 of the reticle 11a, which is a pattern of the display section 18 in the area 12a.

【0019】レチクル11aには、最大露光領域14a
内に前記領域12aに対応するパターンが形成されてお
り、レチクル11bには最大露光領域14b内に前記領
域12bの接続端子部19に対応するパターンが形成さ
れている。レチクル11a,11bの最大露光領域14
a,14bの外には、図示しないレチクル台とレクチル
11a,11bとを位置合わせするための複数のマーカ
17が設けられている。
The reticle 11a has a maximum exposure area 14a.
A pattern corresponding to the area 12a is formed in the reticle 11b, and a pattern corresponding to the connection terminal portion 19 in the area 12b is formed in the maximum exposure area 14b. Maximum exposure area 14 of reticles 11a and 11b
A plurality of markers 17 for aligning the reticle table (not shown) with the reticle 11a, 11b are provided outside the a and 14b.

【0020】レチクル11aに形成されているパターン
a,c,d,fは、遮光帯16によって表示部のパター
ンdと接続端子部19に対応する3つのパターンa,
c,fとに分割されている。これらパターンa,c,
d,fは、全ての角が直角である四角形である。
The patterns a, c, d, and f formed on the reticle 11a are divided into three patterns a,
c and f. These patterns a, c,
d and f are rectangles in which all corners are right angles.

【0021】図5に示されるレチクル28とコンデンサ
レンズ27との間には、図示しないブラインドが設置さ
れている。このブラインドは、レチクル28に照射され
る光を露光パターン以外に照射することを防止してい
る。ブラインドは4枚設置されており、レチクル28の
各片と直交する方向に4方向からパターンを囲むように
なっている。ブラインドに囲まれる領域は全ての角が直
角である四角形であるため、パターンa,c,d,fは
全ての角が直角である四角形となっている。各パターン
a,c,d,fを囲んで形成されている遮光帯16a
は、露光を行う各パターンa,c,d,fの領域のみが
露光されるように設けられている。
A blind (not shown) is provided between the reticle 28 and the condenser lens 27 shown in FIG. The blind prevents the light applied to the reticle 28 from being applied to an area other than the exposure pattern. Four blinds are provided and surround the pattern from four directions in a direction orthogonal to each piece of the reticle 28. Since the area surrounded by the blinds is a square in which all corners are right angles, the patterns a, c, d, and f are squares in which all corners are right angles. A light-shielding band 16a formed around each of the patterns a, c, d, and f
Is provided so that only the areas of the patterns a, c, d, and f to be exposed are exposed.

【0022】同様にレチクル11bに形成されている接
続端子部19のパターンb,e,gは、全ての角が直角
である四角形である3つのパターンb,e,gに遮光帯
16bによって分割されている。
Similarly, the patterns b, e, and g of the connection terminal portion 19 formed on the reticle 11b are divided by the light-shielding band 16b into three rectangular patterns b, e, and g, all corners of which are right angles. ing.

【0023】したがって、図2に示されるように基板1
2の領域12aの接続端子部19はレクチル11aのパ
ターンa,c,fによって露光され、領域12bの接続
端子部19はレクチル11bのパターンb,e,gによ
って露光され、表示部18は、領域12a,12bとも
にレクチル11aのパターンdによって露光される。
Therefore, as shown in FIG.
The connection terminal portions 19 of the second region 12a are exposed by the patterns a, c, and f of the reticle 11a, the connection terminal portions 19 of the region 12b are exposed by the patterns b, e, and g of the reticle 11b. Both 12a and 12b are exposed by the pattern d of the reticle 11a.

【0024】図5は、図1に示されるレチクル11a,
11bを用いる露光手順の一例を示す工程図である。工
程a1では、台31上に基板12が載置され、位置決め
片32を用いて位置決めが行われる。工程a2では、図
示しないレチクル台上にレチクル11aがマーカ17を
用いて位置決めされる。工程a3では、パターンaがシ
ャッタで囲まれ、基板12に対して露光が行われる。工
程a4では、工程a5で露光が行われるパターンdが、
レチクル1a上では遮光帯によって分離されているパタ
ーンaと接続されるように台31が移動し、工程a5で
はパターンdがシャッタで囲まれ、基板12に対して露
光が行われる。
FIG. 5 shows the reticle 11a shown in FIG.
It is a flowchart showing an example of the exposure procedure using 11b. In step a1, the substrate 12 is placed on the table 31, and positioning is performed using the positioning pieces 32. In step a2, the reticle 11a is positioned on the reticle table (not shown) using the marker 17. In step a3, the pattern a is surrounded by the shutter, and the substrate 12 is exposed. In step a4, the pattern d to be exposed in step a5 is
The pedestal 31 is moved on the reticle 1a so as to be connected to the pattern a separated by the light-shielding band. In the step a5, the pattern d is surrounded by the shutter, and the substrate 12 is exposed.

【0025】工程a6では、工程a7で領域12bの表
示部18をパターンdで露光できるように台31が移動
し、工程a7では領域12bの表示部18がパターンd
で露光される。
In step a6, the stage 31 is moved so that the display 18 in the area 12b can be exposed with the pattern d in step a7.
Exposure.

【0026】工程a8では、工程a9でパターンcが露
光される際、領域12aの表示部18とパターンcとが
接続されるように台31が移動し、工程a9でパターン
cがシャッタで囲まれ、基板12に対して露光が行われ
る。工程a10では、パターンdで露光された表示部1
8と、工程a11で露光されるパターンfとが接続され
るように台31が移動し、工程a11でパターンfがシ
ャッタで囲まれ、基板12に対して露光が行われる。
In the step a8, when the pattern c is exposed in the step a9, the table 31 is moved so that the display portion 18 in the area 12a is connected to the pattern c, and the pattern c is surrounded by the shutter in the step a9. The substrate 12 is exposed. In step a10, the display unit 1 exposed with the pattern d
The table 31 is moved so that the pattern 8 is connected to the pattern f exposed in the step a11. In the step a11, the pattern f is surrounded by the shutter, and the substrate 12 is exposed.

【0027】工程a12では、工程a2で位置決めされ
たレチクル11aが除かれて、次にレチクル11bが図
示しないレチクル台上に載置されてマーカ17を用いて
位置決めが行われる。
In step a12, the reticle 11a positioned in step a2 is removed, and then the reticle 11b is placed on a reticle table (not shown), and positioning is performed using the marker 17.

【0028】工程a13では、工程a14で露光される
パターンbと、工程a7で露光された領域12bの表示
部18とが接続するように台31が移動し、工程a14
でパターンbがシャッタで囲まれ、基板12に対して露
光が行われる。工程a15では、工程a16で露光され
るパターンeと、領域18bの表示部18とが接続する
ように台31が移動し、工程a16ではパターンeがシ
ャッタで囲まれ、基板12に対して露光が行われる。工
程a17では、工程a18で露光されるパターンgと領
域12bの表示部18とが接続するように台31が移動
し、工程a18でパターンgがシャッタで囲まれ、基板
12に対して露光が行われ、基板12に対する露光が終
了する。このパターンa〜gの露光順序はこれに限られ
るものではない。
In step a13, the table 31 is moved so that the pattern b exposed in step a14 is connected to the display section 18 in the area 12b exposed in step a7.
Then, the pattern b is surrounded by the shutter, and the substrate 12 is exposed. In step a15, the base 31 is moved so that the pattern e exposed in step a16 is connected to the display unit 18 in the area 18b. In step a16, the pattern e is surrounded by a shutter, and the exposure of the substrate 12 is performed. Done. In step a17, the platform 31 is moved so that the pattern g exposed in step a18 and the display unit 18 in the area 12b are connected. In step a18, the pattern g is surrounded by a shutter, and the substrate 12 is exposed. Then, the exposure of the substrate 12 is completed. The order of exposure of the patterns a to g is not limited to this.

【0029】図6は、複数の液晶表示素子を有する基板
16の平面図であり、図7は本発明の露光方法による基
板16の露光を示す平面図である。基板16には、液晶
表示素子が6面形成されている。これをレチクル11
a,11bを用いて露光することが可能である。各表示
素子の露光は、図2と同様のパターンa〜gを用いて露
光される。露光工程としては、図5に示したように行わ
れるけれども、同時に複数の液晶表示素子を形成する場
合には、台31を移動させることによって、パターンa
を全て露光してから、次のパターンdの露光を行うとい
うようにすることが好ましい。
FIG. 6 is a plan view of a substrate 16 having a plurality of liquid crystal display elements, and FIG. 7 is a plan view showing exposure of the substrate 16 by the exposure method of the present invention. The substrate 16 has six liquid crystal display elements formed thereon. This is reticle 11
Exposure can be performed using a and 11b. Each display element is exposed using the same patterns a to g as those in FIG. Although the exposure step is performed as shown in FIG. 5, when a plurality of liquid crystal display elements are simultaneously formed, the table 31 is moved by moving the base 31.
Is preferably exposed after the exposure of the next pattern d.

【0030】図8は薄膜トランジスタ(以下、TFTと
記す)の一例の製造工程を示す工程図であり、図9はT
FTの一例の製造工程を示す断面図であり、図10はT
FTの一例の製造工程を示す平面図である。ただし、図
10においては、後述する基板32,SiNx層35お
よびa−Si層36は構成を判りやすくするために図示
していない。工程b1では基板32上に(Ta)タンタ
ルがスパッタされ、工程b2では前記タンタルがパター
ニングされてゲート電極33が形成される。工程b3で
は、ゲート電極33の表面が陽極酸化され、図9(1)
および図10(1)に示されるようにゲート絶縁膜34
が形成される。
FIG. 8 is a process chart showing a manufacturing process of an example of a thin film transistor (hereinafter, referred to as TFT), and FIG.
FIG. 10 is a cross-sectional view illustrating a manufacturing process of an example of the FT.
It is a top view which shows the manufacturing process of an example of FT. However, in FIG. 10, a substrate 32, a SiNx layer 35, and an a-Si layer 36, which will be described later, are not shown for easy understanding of the configuration. In a step b1, (Ta) tantalum is sputtered on the substrate 32, and in a step b2, the tantalum is patterned to form a gate electrode 33. In step b3, the surface of the gate electrode 33 is anodized, and FIG.
And the gate insulating film 34 as shown in FIG.
Is formed.

【0031】工程b4では、SiNx層35,a−Si
層36およびエッチストッパ37となるSiNx層が積
層され、工程b5において図9(2)および図10
(2)に示されるようにエッチストッパ37がパターニ
ングされる。
In step b4, the SiNx layer 35, a-Si
The layer 36 and the SiNx layer serving as the etch stopper 37 are laminated, and in a step b5, FIG.
As shown in (2), the etch stopper 37 is patterned.

【0032】工程b6において、n+ −a−Si層38
が堆積され、工程b7において、図9(3)および図1
0(3)に示されるようにa−Si層36およびn+
a−Si層38がパターニングされる。
In step b6, the n + -a-Si layer 38
Is deposited, and in step b7, FIG. 9 (3) and FIG.
0 (3), the a-Si layer 36 and n +
The a-Si layer 38 is patterned.

【0033】工程b8において、Tiがスパッタ蒸着さ
れ、工程b9で図9(4)および図10(4)に示され
るように、前記Tiがソース電極39およびドレイン電
極40にパターニングされる。
In step b8, Ti is deposited by sputtering, and in step b9, as shown in FIGS. 9 (4) and 10 (4), the Ti is patterned into a source electrode 39 and a drain electrode 40.

【0034】工程b10において、ITO(酸化インジ
ウム)膜がスパッタリングによって蒸着され、工程b1
1では図9(5)および図10(5)に示されているよ
うに絵素電極41およびTiのソース電極39上にIT
Oのソース電極39aがパターニングされ、工程b12
でSiNxが全面に形成されてTFTが完成する。
In step b10, an ITO (indium oxide) film is deposited by sputtering, and step b1 is performed.
In FIG. 1, as shown in FIG. 9 (5) and FIG. 10 (5), the IT is formed on the pixel electrode 41 and the Ti source electrode 39.
The source electrode 39a of O is patterned, and step b12 is performed.
Thus, SiNx is formed on the entire surface to complete the TFT.

【0035】本実施例に従えば、1つのレチクル11a
の表示部18を形成するパターンdを用いて領域12
a,12bともに露光を行うため、領域12a,12b
の間でレチクルの製造誤差およびレチクルの位置合わせ
誤差が生じないため、表示部18の表示特性が均一とな
り、表示品位が向上する。
According to this embodiment, one reticle 11a
Of the region 12 using the pattern d forming the display portion 18 of FIG.
Since both a and 12b are exposed, areas 12a and 12b
Since no reticle manufacturing error and reticle positioning error occur between the two, the display characteristics of the display unit 18 become uniform, and the display quality is improved.

【0036】本実施例では表示部18と接続端子部19
との間に製造誤差や位置決め誤差が生じるけれども、表
示部18と接続端子部19との接続は、電気的導通を行
うことができればよく、この誤差によって影響は受けな
い。
In this embodiment, the display section 18 and the connection terminal section 19
Although a manufacturing error and a positioning error occur between the display unit 18 and the connection terminal unit 19, the connection between the display unit 18 and the connection terminal unit 19 only needs to be able to perform electrical conduction, and is not affected by this error.

【0037】また本実施例では、液晶表示素子を2分割
する場合について説明したけれども、分割数はこれに限
られるものではない。分割数を増加する場合には、各々
の分割部分に等しく表示部18を分割する必要がある。
4分割以上の場合には、液晶表示素子を縦横に各々2分
割してもよい。また、液晶表示素子を縦横に3分割以上
する場合、接続端子部19を有さない領域が生じる。本
実施例に従えば、この領域に対応するレチクルを準備す
る必要がなく、従来技術と比較してレチクル枚数を減少
することができる。
In this embodiment, the case where the liquid crystal display element is divided into two parts has been described, but the number of divisions is not limited to this. When increasing the number of divisions, it is necessary to divide the display unit 18 equally into each divided part.
In the case of four or more divisions, the liquid crystal display element may be divided vertically and horizontally into two parts. Further, when the liquid crystal display element is divided into three or more in the vertical and horizontal directions, a region having no connection terminal portion 19 occurs. According to the present embodiment, there is no need to prepare a reticle corresponding to this area, and the number of reticles can be reduced as compared with the related art.

【0038】また本実施例では、TFTのパターニング
について説明したけれども、全てのアクティブマトリク
ス方式の液晶表示素子形成に対して使用することがで
き、またこれらに限られるものではない。
In this embodiment, the patterning of the TFT has been described. However, the present invention can be used for forming all active matrix type liquid crystal display elements, and the present invention is not limited thereto.

【0039】[0039]

【発明の効果】本発明によれば、配線基板の各個別領域
の回路配線を回路配線用マスクの第2領域を用いてそれ
ぞれ形成するため、各個別領域の回路配線を全て均一に
形成することができる。このため、各個別領域の回路配
線毎の表示特性を均一にすることができ、表示品位を向
上することができる。
According to the present invention, since the circuit wiring of each individual region of the wiring board is formed using the second region of the circuit wiring mask, the circuit wiring of each individual region is formed uniformly. Can be. Therefore, the display characteristics of each circuit wiring in each individual region can be made uniform, and the display quality can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例に使用されるレチクル11
a,11bを示す図である。
FIG. 1 is a reticle 11 used in one embodiment of the present invention.
It is a figure showing 11a and 11b.

【図2】図1に示されるレチクル11a,11bを用い
てパターニングした液晶表示素子の基板12の平面図で
ある。
FIG. 2 is a plan view of a substrate 12 of a liquid crystal display element patterned using the reticles 11a and 11b shown in FIG.

【図3】ステッパ露光装置20の光学的構成を示す図で
ある。
FIG. 3 is a diagram showing an optical configuration of a stepper exposure apparatus 20.

【図4】ステッパ露光装置20の光学的構成を示す拡大
斜視図である。
FIG. 4 is an enlarged perspective view showing an optical configuration of the stepper exposure apparatus 20.

【図5】図1に示されるレチクル11a,11bを用い
る露光手順の一例を示す工程図である。
FIG. 5 is a process chart showing an example of an exposure procedure using the reticles 11a and 11b shown in FIG.

【図6】複数の液晶表示素子を有する基板16の平面図
である。
FIG. 6 is a plan view of a substrate 16 having a plurality of liquid crystal display elements.

【図7】本発明の露光方法による基板16の露光を示す
平面図である。
FIG. 7 is a plan view showing exposure of the substrate 16 by the exposure method of the present invention.

【図8】薄膜トランジスタの一例の製造工程を示す工程
図である。
FIG. 8 is a process chart showing a manufacturing process of an example of a thin film transistor.

【図9】薄膜トランジスタの一例の製造工程を示す断面
図である。
FIG. 9 is a cross-sectional view illustrating a manufacturing process of an example of a thin film transistor.

【図10】薄膜トランジスタの一例の製造工程を示す平
面図である。
FIG. 10 is a plan view illustrating a manufacturing process of an example of a thin film transistor.

【図11】従来のレチクル1a,1bを示す図である。FIG. 11 is a view showing conventional reticles 1a and 1b.

【図12】従来のレチクル1a,1bを用いた液晶表示
素子の基板2の平面図である。
FIG. 12 is a plan view of a substrate 2 of a liquid crystal display device using conventional reticles 1a and 1b.

【図13】基板3上に複数の液晶表示素子を形成する際
の基板3の平面図である。
FIG. 13 is a plan view of the substrate 3 when a plurality of liquid crystal display elements are formed on the substrate 3.

【符号の説明】[Explanation of symbols]

11a,11b レチクル 12,13,30 基板 12a,12b 領域 18 表示部 19 接続端子部 11a, 11b Reticle 12, 13, 30 Substrate 12a, 12b Area 18 Display section 19 Connection terminal section

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 回路配線と、この回路配線を外囲して周
縁部に形成される接続端子とが形成される配線基板の露
光方法において、該配線基板を区分して得られる複数の
個別領域の1つに対応し、接続端子を形成するための第
1領域と、回路配線を形成するための第2領域とを有す
る回路配線用マスクと、残余の個別領域に対応し、各個
別領域の接続端子を形成するための第1領域が設定され
た接続端子領域用マスクとを準備し、配線基板の回路配
線は、回路配線用マスクを用いてそれぞれ形成し、接続
端子は、前記回路配線用マスクと接続端子領域用マスク
とを用いて形成するようにしたことを特徴とする配線基
板の露光処理方法。
1. A method of exposing a wiring board in which circuit wiring and connection terminals formed around the circuit wiring and surrounding the circuit wiring are formed, wherein a plurality of individual regions obtained by dividing the wiring board are provided. And a circuit wiring mask having a first region for forming a connection terminal and a second region for forming a circuit wiring, and corresponding to the remaining individual regions. A connection terminal area mask in which a first area for forming a connection terminal is set is prepared. Circuit wiring of the wiring board is formed using the circuit wiring mask, and the connection terminal is formed by the circuit wiring mask. An exposure processing method for a wiring board, characterized in that the wiring board is formed using a mask and a connection terminal area mask.
JP7094191A 1991-04-03 1991-04-03 Wiring board exposure processing method Expired - Lifetime JP2664551B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7094191A JP2664551B2 (en) 1991-04-03 1991-04-03 Wiring board exposure processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7094191A JP2664551B2 (en) 1991-04-03 1991-04-03 Wiring board exposure processing method

Publications (2)

Publication Number Publication Date
JPH04305651A JPH04305651A (en) 1992-10-28
JP2664551B2 true JP2664551B2 (en) 1997-10-15

Family

ID=13446034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7094191A Expired - Lifetime JP2664551B2 (en) 1991-04-03 1991-04-03 Wiring board exposure processing method

Country Status (1)

Country Link
JP (1) JP2664551B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502797B1 (en) * 1997-12-01 2005-10-19 삼성전자주식회사 Liquid crystal display device and manufacturing method thereof
JP4301596B2 (en) * 1998-06-12 2009-07-22 三菱電機株式会社 Manufacturing method of electronic device and slit dropping nozzle used in the manufacturing method
JP2000029053A (en) 1998-07-14 2000-01-28 Mitsubishi Electric Corp Liquid crystal display device and is manufacture

Also Published As

Publication number Publication date
JPH04305651A (en) 1992-10-28

Similar Documents

Publication Publication Date Title
KR100394069B1 (en) Identification making portion in liquid crystal display panel and fabricating method thereof
US7803501B2 (en) Mask for light exposure
JP2009031561A (en) Projection exposure apparatus and division exposure method
US6576378B2 (en) Photomask and exposure method for large scaled LCD device
JP4335985B2 (en) Liquid crystal display device and manufacturing method thereof
US6356320B1 (en) LCD with TFT array having wave-shaped resistance pattern to correct stitching defect
JP4143571B2 (en) Liquid crystal display
JP2664551B2 (en) Wiring board exposure processing method
TW591698B (en) Thin film transistor array substrate and photolithography process and mask design thereof
JPS62122126A (en) Exposure method
JPH1062809A (en) Projection aligner
JPH03105324A (en) Matrix type liquid crystal display substrate and its production
JP2003248329A (en) Semiconductor device and method of manufacturing the same
JP2002131885A (en) Drawing method of gray tone mask and manufacturing method
US6743555B2 (en) Exposure mask for liquid crystal display device and exposure method thereof
JP2001036088A (en) Method for manufacturing thin-film transistor and electrooptical device
JPH1010702A (en) Production of semiconductor device and photomask used for this process
JP4816885B2 (en) Manufacturing method of color filter for liquid crystal display device
JP2818391B2 (en) Exposure equipment
JPH11202307A (en) Liquid crystal display element, manufacture thereof and aligning method of substrate
JP2001296526A (en) Liquid crystal display device and method for forming multidomain
CN116520643A (en) Substrate preparation method and display panel
JP2943331B2 (en) Exposure method and exposure apparatus
KR20000051889A (en) Mask comprising overlay keies for alignment correction and method for correcting alignment of the mask using the same
JPH06194844A (en) Exposure device