JP2664223B2 - Orthogonal transform coefficient quantization circuit - Google Patents

Orthogonal transform coefficient quantization circuit

Info

Publication number
JP2664223B2
JP2664223B2 JP25732388A JP25732388A JP2664223B2 JP 2664223 B2 JP2664223 B2 JP 2664223B2 JP 25732388 A JP25732388 A JP 25732388A JP 25732388 A JP25732388 A JP 25732388A JP 2664223 B2 JP2664223 B2 JP 2664223B2
Authority
JP
Japan
Prior art keywords
block
orthogonal transform
sub
blocks
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP25732388A
Other languages
Japanese (ja)
Other versions
JPH02105792A (en
Inventor
由幸 八島
一人 上倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP25732388A priority Critical patent/JP2664223B2/en
Publication of JPH02105792A publication Critical patent/JPH02105792A/en
Application granted granted Critical
Publication of JP2664223B2 publication Critical patent/JP2664223B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は直交変換符号化により画像を符号化して伝送
するための量子化回路に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a quantization circuit for encoding and transmitting an image by orthogonal transform encoding.

[従来の技術] 原信号を直交変換してその変換係数を量子化して伝送
する直行変換符号化は、その高い符号化効率からよく用
いられている。画像信号に対して適用する場合には、ま
ず画像をN×N(N:整数)の小ブロックに分割し、各ブ
ロックで直交変換をほどこしN×Nの周波数領域の係数
に変換し、この係数を量子化する。
[Background Art] Orthogonal transform coding, in which an original signal is orthogonally transformed, its transform coefficient is quantized, and transmitted, is often used because of its high coding efficiency. When applied to an image signal, the image is first divided into N × N (N: an integer) small blocks, and each block is subjected to an orthogonal transform to be converted into N × N frequency domain coefficients. Is quantized.

[発明が解決しようとする課題] 上述の量子化をどのブロックに対しても同じように粗
くしていくと、エッジを含むブロックでは、量子化され
た係数を逆変換して得られる復号画像においてエッジの
周辺に誤差が拡散し雑音となる。この雑音がめだって検
知されるのはブロック内にかなり強いエッジと平坦な部
分が混在する場合の平坦な領域であり、たとえば人物と
背景の境界のような部分に発生し、復号画像の品質を劣
化させる大きな要因となっていた。
[Problems to be Solved by the Invention] If the above-mentioned quantization is made coarse for every block in the same manner, in a block including an edge, a decoded image obtained by inversely transforming a quantized coefficient is obtained. The error is diffused around the edge and becomes noise. This noise is usually detected in a flat area when a block contains a fairly strong edge and a flat part.For example, this noise occurs at a part such as the boundary between a person and the background, and the quality of the decoded image is degraded. Had become a major factor.

本発明の目的は先に示した従来技術の問題点を解決
し、復号画像の画質を向上させることができる直交変換
係数量子化回路を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an orthogonal transform coefficient quantization circuit that can solve the above-described problems of the conventional technique and can improve the image quality of a decoded image.

[課題を解決するための手段] 上記目的を達成するために、本発明は、画像信号をN
×N(N=整数)のブロックに分割する分割手段と、該
分割手段によって得られた各ブロックの信号ごとに離散
直交変換を行なって変換係数を得る直交変換手段と、該
直交変換手段によって得られた変換係数を量子化間隔を
変更可能に量子化する量子化手段と、前記画像信号の各
ブロックの信号に対して、当該ブロック内の少なくとも
複数のサブブロックの各々ごとに当該サブブロックがエ
ッジ領域か平坦領域かを検出する検出手段と、前記検出
手段の検出結果に基づいて1つ以上のエッジ領域のサブ
ブロックが平坦領域のサブブロックに混在するブロック
を抽出するエッジ領域/平坦領域混在ブロック抽出手段
と、該抽出手段の抽出結果に基づいてエッジ領域と平坦
領域とが混在するブロックについて変換係数を他のブロ
ックよりも細く量子化するように前記量子化手段の量子
化間隔を制御する手段とを具えたことを特徴とする。
[Means for Solving the Problems] To achieve the above object, the present invention provides a method for converting an image signal into an N signal.
× N (N = integer) dividing means, an orthogonal transform means for performing a discrete orthogonal transform on each block signal obtained by the dividing means to obtain a transform coefficient, and an orthogonal transform means Quantizing means for quantizing the obtained transform coefficient so that the quantization interval can be changed, and for each of at least a plurality of sub-blocks in the block, the edge of the sub-block is Detecting means for detecting whether the area is a flat area or a flat area, and an edge area / flat area mixed block for extracting a block in which one or more edge area sub-blocks are mixed with the flat area sub-block based on the detection result of the detecting means An extraction unit, and based on an extraction result of the extraction unit, a transform coefficient of a block in which an edge region and a flat region are mixed is smaller than that of another block. Wherein said that and means for controlling the quantization interval of the quantizer to reduction.

[作用] 本発明によれば、画像信号の各ブロックの信号に対し
て、当該ブロック内の少なくとも複数のサブブロックの
各々ごとに当該サブブロックがエッジ領域か平坦領域か
を検出し、その検出結果に基づいて1つ以上のエッジ領
域のサブブロックが平坦領域のサブブロックに混在する
ブロックを抽出し、その抽出したエッジ領域と平坦領域
とが混在するブロックについて変換係数を他のブロック
よりも細く量子化する。
[Operation] According to the present invention, for each block of an image signal, for each of at least a plurality of sub-blocks in the block, the sub-block is detected as an edge area or a flat area, and the detection result is obtained. A block where one or more sub-blocks of the edge region are mixed with the sub-block of the flat region is extracted based on Become

[実施例] 以下、図面を参照して本発明の実施例を詳細に説明す
る。
[Example] Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1図は本発明の第1の実施例を示しており、1の入
力端子から入力された画像信号は、ブロック回路2によ
ってN×Nの小ブロックに分割され、直交変換回路3で
直交変換される。直交変換回路3の出力である直交変換
係数に複数の量子化器を持つ量子化回路4(の選択され
た量子化器)で量子化されその量子化値が出力端子5に
送られる。一方、エッジ領域検出回路6ではラブラシア
ンに代表されるエッジ検出オペレータを用いて入力端子
1からの画像信号のエッジ検出が行われる。また平坦部
検出回路7では入力端子1からの画像信号のある画素が
平坦領域であるかどうかの判定がなされる。ブロック判
定回路8においては、エッジ領域検出回路6の出力およ
び平坦部検出回路7の出力からそのブロックがエッジ領
域/平坦領域混在ブロックか否かの判定がなされる。判
定結果は量子化係数値とともに受信側(出力端子5)に
送られる。
FIG. 1 shows a first embodiment of the present invention, in which an image signal input from one input terminal is divided into N × N small blocks by a block circuit 2 and orthogonally transformed by an orthogonal transformation circuit 3. Is done. The orthogonal transform coefficient output from the orthogonal transform circuit 3 is quantized by a quantization circuit 4 (a selected quantizer) having a plurality of quantizers, and the quantized value is sent to an output terminal 5. On the other hand, in the edge area detection circuit 6, the edge detection of the image signal from the input terminal 1 is performed using an edge detection operator typified by LaBrazian. The flat portion detection circuit 7 determines whether a certain pixel of the image signal from the input terminal 1 is a flat region. The block determination circuit 8 determines from the output of the edge region detection circuit 6 and the output of the flat portion detection circuit 7 whether or not the block is an edge region / flat region mixed block. The determination result is sent to the receiving side (output terminal 5) together with the quantization coefficient value.

量子化回路4は、ブロック判定回路8の判定結果に基
づいて直交変換回路3からの直交変換係数に適用する量
子化器を選択する。すなわち、ブロック全体が平坦であ
るとき、あるいはブロック全体が複雑な構造であるとき
は前記のような雑音は発生しないかあるいは発生しても
検知しにくいので、直交変換係数の量子化を粗くするよ
うな量子化器を選択し、エッジと平坦部が混在するブロ
ックでは平坦部に雑音が発生するのを防ぐために直交変
換係数の量子化を細くするような量子化器を選択する。
これにより効率的に情報配分が可能となる。
The quantization circuit 4 selects a quantizer to be applied to the orthogonal transform coefficient from the orthogonal transform circuit 3 based on the determination result of the block determination circuit 8. That is, when the entire block is flat, or when the entire block has a complicated structure, the above-described noise does not occur or it is difficult to detect even if it occurs. And a quantizer that narrows the quantization of the orthogonal transform coefficient in order to prevent noise from being generated in the flat portion in a block in which edges and flat portions are mixed.
As a result, information can be efficiently distributed.

なお本方式は1フレーム前の画素値と現在のフレーム
の画素値のフレーム間差分信号に対して直交変換を施す
ような場合にも適用できることは明らかである。
It is clear that this method can be applied to a case where an orthogonal transformation is performed on an inter-frame difference signal between a pixel value of one frame before and a pixel value of the current frame.

第2図は本発明の第2の実施例を示す。31は直交変換
手段としての離散コサイン変換回路であって、直交変換
として効率の良い離散コイン変換を用いている。9は入
力端子1からの画像手段を入力する高域通過フィルタで
あり、第3図において画素xのフィルタ出力値x′は、 x′=4x−(a+b+c+d) で与えられる。フィルタ9からのx′のしきい値設定回
路10で設定されるしきい値Th1と比較器11において比較
され、比較器出力BHとして、 x′≧Th1の時BH=1 x′<Th1の時BH=0 を得る。一般的にある画素がエッジ領域の画素である場
合BH=1となる。一方入力端子1からの画像信号を入力
する低域通過フィルタ12では画素xのフィルタ出力x″
として、 x″=(4x+a+b+c+d)/8 が計算され、減算器13においてフィルタリング前の値x
との差分Δxが計算される。
FIG. 2 shows a second embodiment of the present invention. Reference numeral 31 denotes a discrete cosine transform circuit as orthogonal transform means, which uses an efficient discrete coin transform as the orthogonal transform. Reference numeral 9 denotes a high-pass filter for inputting image means from the input terminal 1. In FIG. 3, the filter output value x 'of the pixel x is given by x' = 4x- (a + b + c + d). The threshold value Th1 set by the threshold value setting circuit 10 for x 'from the filter 9 is compared in the comparator 11, and as the comparator output BH , when x'≥Th1, BH = 1 x'<Th1 , B H = 0 is obtained. In general, B H = 1 when a certain pixel is a pixel in the edge area. On the other hand, in the low-pass filter 12 for inputting the image signal from the input terminal 1, the filter output x ″ of the pixel x is output.
X ″ = (4x + a + b + c + d) / 8, and the value x before filtering in the subtractor 13 is calculated.
Is calculated.

Δx=x−x″ 減算器13出力が入力される絶対値回路14で絶対値|Δ
x|がとられた後しきい値設定回路15で設定されるしきい
値Th2と比較器16において比較され、比較器出力BLとし
て、 |Δx|<Th2のときBL=1 |Δx|≧Th2のときBL=0 を得る。一般的にある画素が平坦領域の画素である場合
BL=1となる。
Δx = xx ″ The absolute value circuit 14 to which the output of the subtractor 13 is input has the absolute value | Δ
After x | is taken, the threshold value Th2 set by the threshold value setting circuit 15 is compared in the comparator 16, and as the comparator output B L , when | Δx | <Th2, B L = 1 | Δx | When ≧ Th2, B L = 0 is obtained. Generally, when a certain pixel is a pixel in a flat area
B L = 1.

点線で囲まれた部分100がエッジ領域/平坦領域混在
ブロックの検出部であり、計数回路17で比較器16出力に
基づいてブロック内のBL=1の画素の数NLをカウントす
る。計数回路17からのNLをしきい値設定回路18で設定さ
れるしきい値Th3と比較器19において比較し、比較器出
力BNとして、 NL≦Th3のときBN=1 NL<Th3のときBN=0 を得る。一般的にブロック内に平坦部分が多い場合BN
1となる。ブロック判定回路20においては、BN=1のブ
ロックについて、BH=1の画素が1つでもあれば、その
ブロッックはエッジ領域/平坦領域混在ブロックとみな
し、量子化回路4に対して離散コサイン変換回路31の出
力の直交変換計数の量子化器としてデッドゾーンおよび
ステップサイズの細かいものを選択し、そうでない時に
は粗いものを選択するような制御を行う。
A portion 100 surrounded by a dotted line is a detection unit for a mixed block of an edge area and a flat area, and the counting circuit 17 counts the number NL of pixels of B L = 1 in the block based on the output of the comparator 16. The N L from the counter circuit 17 compares in a comparator 19 with a threshold value Th3 which is set by the threshold setting circuit 18, as a comparator output B N, B N = 1 N L when N L ≦ Th3 < When Th3, B N = 0 is obtained. Generally, when there are many flat parts in a block, B N =
It becomes 1. In the block determination circuit 20, if there is at least one pixel of B H = 1 in the block of B N = 1, the block is regarded as an edge area / flat area mixed block, and a discrete cosine is applied to the quantization circuit 4. As the quantizer for the orthogonal transform count of the output of the transform circuit 31, one having a small dead zone and a small step size is selected, and if not, a coarse one is selected.

第4図は本発明の第3の実施例を示す。この例では、
エッジ領域/平坦領域の混在ブロックを次のようにして
検出する。
FIG. 4 shows a third embodiment of the present invention. In this example,
The mixed block of the edge area / flat area is detected as follows.

まずサブブロック化回路21において、入力端子1から
の画像をM×M(M:整数)の小ブロックに分割する。こ
の小ブロックは第5図に示すように、直交変換で用いる
ブロックのサブブロックになるように選ばれる。例えば
N=8,M=4とした場合には、直交変換ブロックは第5
図に示すように4つのサブブロックに分割されることに
なる。一般にサブブロックの個数Sは、 S=(N/M) となる。1つの直交変換ブロック内の各サブブロックに
対して、分散計算回路22において分散値が計算され、各
分散値σ2i(i=1,2,…,S)がしきい値回路23で設定さ
れるしきい値Thsと比較器24で比較される。比較器出力
Cは、 Ci=1:σi2≦Ths Ci=0:σi2<Ths (i=1,2,…,S) で定められる。一般にサブブロック内にエッジ成分があ
ると分散値が大きいのでCi=1となり、サブブロック内
が平坦であるとCi=0となる。このCiを用いてブロック
判定回路25では、量子化対象となる直交変換ブロックが
エッジ領域/平坦領域混在ブロックかどうかを決定する
パラメータCが次のように設定される。
First, in the sub-blocking circuit 21, the image from the input terminal 1 is divided into M × M (M: integer) small blocks. This small block is selected to be a sub-block of the block used in the orthogonal transform as shown in FIG. For example, if N = 8 and M = 4, the orthogonal transform block is the fifth
As shown in the figure, it is divided into four sub-blocks. Generally, the number S of sub-blocks is S = (N / M) 2 . A variance value is calculated by a variance calculation circuit 22 for each subblock in one orthogonal transform block, and each variance value σ 2 i (i = 1, 2,..., S) is set by a threshold circuit 23 The threshold value Ths is compared by the comparator 24. The comparator output C is determined by Ci = 1: σi 2 ≦ Ths Ci = 0: σi 2 <Ths (i = 1, 2,..., S). In general, when an edge component is present in a sub-block, the variance value is large, so that Ci = 1, and when the sub-block is flat, Ci = 0. Using the Ci, the block determination circuit 25 sets a parameter C for determining whether the orthogonal transformation block to be quantized is an edge area / flat area mixed block as follows.

C=C1C2C3…Cs ここでは排他的論理和である。すなわちC1〜Csがす
べて1かあるいはすべて0である場合のみC=0とな
り、その他の時はC=1となる。C=1となるのはその
ブロック内にエッジ成分を持つサブブロックと、平坦な
サブブロックが同時に存在するわけであるから、エッジ
領域/平坦領域混在ブロックとみなすことができる。従
って、ブロック判定回路25においては、C=1であれ
ば、そのブロックはエッジ領域/平坦領域混在ブロック
とみなし、量子化回路4に対して対応するブロックの直
交変換係数の量子化器としてデッドゾーンおよびステッ
プサイズの細かいものを選択し、そうでない時には粗い
ものを選択するような制御を行うことにより、エッジの
周辺の平坦領域に拡散される誤差を低減できる。
C = C 1 C 2 C 3 ... Cs Here, it is an exclusive OR. That is, C = 0 only when all of C 1 to Cs are 1 or 0, and otherwise C = 1. When C = 1, a sub-block having an edge component and a flat sub-block are present in the block at the same time, and thus can be regarded as an edge area / flat area mixed block. Therefore, in the block determination circuit 25, if C = 1, the block is regarded as an edge area / flat area mixed block, and the quantization circuit 4 determines the dead zone as a quantizer of the orthogonal transform coefficient of the corresponding block. By performing control such that a fine step size is selected and a coarse step size is selected otherwise, an error diffused to a flat region around an edge can be reduced.

[発明の効果] 以上説明したように、本発明を用いれば直交変換符号
化において、ブロック内にかなり強いエッジと平坦な部
分が混在する場合に平坦な領域で発生する雑音を効率的
に取り除くことができ、復号画像の画質を向上すること
ができる。
[Effects of the Invention] As described above, according to the present invention, it is possible to efficiently remove noise generated in a flat area when a block includes a considerably strong edge and a flat part in orthogonal transform coding. And the image quality of the decoded image can be improved.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の第1の実施例を示すブロック図、 第2図は本発明の第2の実施例のブロック図、 第3図は高域通過フィルタおよび低域通過フィルタに用
いる画素を説明する図、 第4図は本発明の第3の実施例のブロック図、 第5図は直交変換ブロックとサブブロックの関係を示す
図である。 1……入力端子、 2……ブロック化回路、 3……直交変換回路、 4……量子化回路、 5……出力端子、 6……エッジ領域検出回路、 7……平坦部検出回路、 8……ブロック判定回路。
FIG. 1 is a block diagram showing a first embodiment of the present invention, FIG. 2 is a block diagram of a second embodiment of the present invention, and FIG. 3 is a diagram showing pixels used in a high-pass filter and a low-pass filter. FIG. 4 is a block diagram of a third embodiment of the present invention, and FIG. 5 is a diagram showing a relationship between orthogonal transform blocks and sub-blocks. DESCRIPTION OF SYMBOLS 1 ... Input terminal, 2 ... Blocking circuit, 3 ... Orthogonal transformation circuit, 4 ... Quantization circuit, 5 ... Output terminal, 6 ... Edge area detection circuit, 7 ... Flat part detection circuit, 8 …… Block decision circuit.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】画像信号をN×N(N=整数)のブロック
に分割する分割手段と、該分割手段によって得られた各
ブロックの信号ごとに離散直交変換を行なって変換係数
を得る直交変換手段と、該直交変換手段によって得られ
た変換係数を量子化間隔を変更可能に量子化する量子化
手段と、前記画像信号の各ブロックの信号に対して、当
該ブロック内の少なくとも複数のサブブロックの各々ご
とに当該サブブロックがエッジ領域か平坦領域かを検出
する検出手段と、前記検出手段の検出結果に基づいて1
つ以上のエッジ領域のサブブロックが平坦領域のサブブ
ロックに混在するブロックを抽出するエッジ領域/平坦
領域混在ブロック抽出手段と、該抽出手段の抽出結果に
基づいてエッジ領域と平坦領域とが混在するブロックに
ついて変換係数を他のブロックよりも細く量子化するよ
うに前記量子化手段の量子化間隔を制御する手段とを具
えたことを特徴とする直交変換係数量子化回路。
1. A dividing means for dividing an image signal into N × N (N = integer) blocks, and an orthogonal transform for performing a discrete orthogonal transform for each block signal obtained by the dividing means to obtain a transform coefficient. Means, quantizing means for quantizing transform coefficients obtained by the orthogonal transform means so that a quantization interval can be changed, and at least a plurality of sub-blocks in the block for the signal of each block of the image signal. Detecting means for detecting whether the sub-block is an edge area or a flat area for each of the sub-blocks;
Edge area / flat area mixed block extracting means for extracting a block in which one or more edge area sub-blocks are mixed with flat area sub-blocks, and the edge area and the flat area are mixed based on the extraction result of the extracting means Means for controlling a quantization interval of said quantization means so as to quantize a transform coefficient of a block more finely than other blocks.
JP25732388A 1988-10-14 1988-10-14 Orthogonal transform coefficient quantization circuit Expired - Lifetime JP2664223B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25732388A JP2664223B2 (en) 1988-10-14 1988-10-14 Orthogonal transform coefficient quantization circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25732388A JP2664223B2 (en) 1988-10-14 1988-10-14 Orthogonal transform coefficient quantization circuit

Publications (2)

Publication Number Publication Date
JPH02105792A JPH02105792A (en) 1990-04-18
JP2664223B2 true JP2664223B2 (en) 1997-10-15

Family

ID=17304763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25732388A Expired - Lifetime JP2664223B2 (en) 1988-10-14 1988-10-14 Orthogonal transform coefficient quantization circuit

Country Status (1)

Country Link
JP (1) JP2664223B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0454730A (en) * 1990-06-22 1992-02-21 Matsushita Electric Ind Co Ltd Encoder
JPH0456520A (en) * 1990-06-26 1992-02-24 Matsushita Electric Ind Co Ltd Coder
DE69225621T2 (en) * 1991-01-17 1998-11-12 Mitsubishi Electric Corp Device for coding a video signal
US5251028A (en) * 1991-08-08 1993-10-05 Matsushita Electric Corporation Of America Apparatus for reducing quantization artifacts in an interframe hybrid coding system with motion compensation
JP2507215B2 (en) * 1991-09-02 1996-06-12 松下電器産業株式会社 Image coding device
JP2626367B2 (en) * 1991-10-18 1997-07-02 日本ビクター株式会社 Video information compression device
JP3025983B2 (en) * 1992-02-26 2000-03-27 三菱電機株式会社 High efficiency coding device
KR100860147B1 (en) * 2004-02-20 2008-09-24 닛본 덴끼 가부시끼가이샤 Image encoding method, device thereof, and control program thereof
JP4804107B2 (en) 2004-12-14 2011-11-02 キヤノン株式会社 Image encoding apparatus, image encoding method and program thereof
JP2009027664A (en) * 2007-07-24 2009-02-05 Fuji Xerox Co Ltd Image processing unit and program
JP5078837B2 (en) * 2007-10-29 2012-11-21 キヤノン株式会社 Encoding apparatus, encoding apparatus control method, and computer program

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PROCEEDINGS OF THE IEEE,VOL73[4](1985)P.541

Also Published As

Publication number Publication date
JPH02105792A (en) 1990-04-18

Similar Documents

Publication Publication Date Title
JP3109854B2 (en) Image coding method and apparatus
JP2720926B2 (en) Image coding device
JPH10327334A (en) Signal adaptive filtering method for decreasing ringing noise and its filter
JP2624087B2 (en) Video signal decoding method
JP2664223B2 (en) Orthogonal transform coefficient quantization circuit
JPH0671333B2 (en) Image signal encoding method
JPH03283989A (en) Color picture coding system
JPH07212759A (en) Picture signal decoder
JP3617253B2 (en) Image coding apparatus and method
JP2614661B2 (en) High efficiency image coding device
JP3517455B2 (en) Image coding method and apparatus
JPH0575875A (en) Picture encoding device
JP2668900B2 (en) High efficiency coding device
JP3200073B2 (en) Image processing device
JPH08256337A (en) Moving image coder
JP3517454B2 (en) Image encoding apparatus and image encoding method
JP3347409B2 (en) Image coding apparatus and method
JPH09187005A (en) Coder
JPH0795578A (en) Coder
JPH07255054A (en) Image encoding device
JPH0284894A (en) Picture encoding system
JPH05227431A (en) Mosquito noise reduction device
JP2707733B2 (en) Image decoding device
JPH0775103A (en) Image encoder
JPH08130479A (en) High-efficiency encoder

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 12