JP2663118B2 - 半導体発光素子 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 半導体発光素子の活性層の両脇に発光阻止層としてP⁺
・n⁺・SI・n⁺（SIは高抵抗層）構造を作る。 〔産業上の利用分野〕 本発明は半導体発光素子、特に埋込型半導体レーザに
関し、この半導体レーザにおいて活性層の両脇に設けら
れる高抵抗層（Semi−Insulator,SI）の負性抵抗の発生
を抑えるため、第１導電型半導体層・高抵抗層・第１導
電型半導体層・第２導電型半導体層の構造を形成し、高
出力，高効率を達成する。 〔従来の技術〕 半導体高抵抗層を電流阻止層として用いた従来の半導
体レーザの断面構造は第３図に示され、図中、21はn⁺−
InP基板、22は活性層となるｎ−InGaAsP層、23と25はp⁺
−InP層、24は半導体高抵抗層、26はTi/Pt/Au電極、27
はAu/Ge電極、28はSiO₂膜である。 レーザとしての動作は、InGaAsP層12とInP層23が形成
するヘテロ接合ダイオードに順バイアスを加え、活性層
22に電流を注入することによって行われる。このとき、
発振条件を向上させるため、活性層22を通らない漏れ電
流をできるだけ小さく抑えることが必要となる。かかる
構造の半導体レーザでは、活性層22の両脇に形成されて
いるp⁺・SI（高抵抗層）・n⁺構造によって漏れ電流が抑
制されるのである。 高抵抗層としては、ｎ−InPに遷移金属であるFeをド
ープしたものの他に、ｐ−InPにTiをドープしたもの、A
l InAsにFeをドープしたものなどがある。 〔発明が解決しようとする問題点〕 前記したp⁺・SI・n⁺構造には次の問題点がある。 （１）p⁺・SI接合の拡散電位差が低く、小さなバイアス
電圧で電流が流れ、これが漏れ電流となる。 （２）SI層の両側にp⁺層とn⁺層が形成されているため、
SI層にはp⁺層からホールが、またn⁺層からは電子が注入
され、その結果第４図に示される如き電流制御型の負性
抵抗効果（turn on）が生じ、半導体の動作バイアスは
同図の臨界電圧（Vcr）以下でなければならないという
制限を生じる。同図で、横軸にlog V、縦軸にlog Iをと
るが、VcrまでＶ＝IRの関係が成立するが、Vcrを超える
とＶを下げてもＩが上昇し、交流を加えた場合にはこの
負性抵抗によって高抵抗層に大量の電流が流れ込む。 （３）p⁺層からZnなどのドーパントが成長時にSI層の深
くまで拡散してSIがｐ型になり、その結果実効的なSI層
の厚みが小になり、電流阻止効果が低下する。 本発明はこのような点に鑑みて創作されたもので、高
い拡散電位、負性抵抗効果の抑制、ｐ型ドーパントの拡
散の抑制が実現された半導体発光素子を提供することを
目的とする。 〔問題点を解決するための手段〕 上記問題点は、半導体基板上のメサ領域に形成された
半導体活性層の両脇の部分に、半導体高抵抗層、第１導
電型半導体層および第２導電型半導体層が下から順に形
成され電流阻止層が構成されてなることを特徴とする半
導体発光素子を提供することにより解決される。 第１図は本発明実施例要部の断面図で、図中、11は第
１導電型（n⁺型）の半導体基板、12は活性層、13と14は
第２導電型（ｐ型）の半導体層、15は第１導電型半導体
層、16は高抵抗層（SI層）である。 本発明の電流阻止（閉じ込め）層17は第１図の破線内
のp⁺・n⁺・SI・n⁺の構造をもつものである。 〔作用〕 本発明の電流閉じ込め層17は、高抵抗層16と第２導電
型半導体層14の間に第１導電型の半導体層15をもってい
る。このため、第1,第２導電型半導体層の間に大きな拡
散電位をもち、第２導電型半導体層14から注入されたキ
ャリアは第１導電型半導体層15で消滅し（例えば半導体
層14がｐ型で半導体層15がn⁺型であれば、半導体14から
入ってくるホールは、電子を多く含む半導体層15の電子
と結合して消滅する。）、高抵抗層16内に侵入しないの
で、負性抵抗効果は発生しない。さらに、第２導電型半
導体層14からのドーパンドの拡散は、第１導電型半導体
層15中で止り、負性抵抗の幅は一定に保たれる。 〔実施例〕 以下、図面を参照して本発明の実施例を詳細に説明す
る。 第２図は本発明実施例である埋込型半導体レーザの断
面図で、図中、11はn⁺−半導体基板（例えばn⁺型InP基
板）、12はｎ−InGaAsP活性層、13はp⁺−InP層、14はp⁺
−InP層、15はn⁺−InP層、16は半導体高抵抗層（SI層，
例えばFeをドープしたｎ−InP層）、18はTi/Pt/Au電極
（ｐ電極）、19はAu/Ge電極（ｎ電極）、20はSiO₂膜で
ある。 一実施例では、ｎ−InGaAsP活性層12の幅と厚さはそ
れぞれ２μｍと0.15μｍ、高抵抗層16の厚さは２μｍ、
n⁺−InP層15の厚さは１μｍ、p⁺−InP層14の厚さは１〜
２μｍ、SiO₂膜20の厚さは1000〜2000Åに設定した。 この実施例において、活性層12の両脇の電流阻止層17
はp⁺・n⁺・SI・n⁺構造のものであり、p⁺−InP層14とSI
層16の間にn⁺−InP層15が設けられているので、ｐ電極1
8から電流を流したとき、前記した如くp⁺−InP層14のホ
ールがn⁺−InP層15に入ってもn⁺−InP層15には電子が多
く存在し、ホールはこの電子と結合して消滅するので電
流阻止（閉じ込め）の効果を生じ、ｐ電極からの電流が
効率よく活性層12に注入されるものである。さらには、
n⁺−InP層15は結晶成長時にp⁺−InP層14からのドーパン
ト（Zn）の侵入を防ぐ働きもなす。 〔発明の効果〕 以上述べてきたように本発明によれば、高い拡散電
位が得られ、負性抵抗（turn on）効果を抑制し、
ｐ型ドーパントの拡散が抑えられ、十分な電流阻止効果
が達成され、高出力、高効率の半導体レーザが提供され
る。

【図面の簡単な説明】 第１図は本発明実施例要部の断面図、 第２図は本発明実施例断面図、 第３図は従来例断面図、 第４図は負性抵抗を示す線図である。 第１図と第２図において、 11はn⁺−半導体基板、 12はｎ−InGaAsP活性層、 13はp⁺−InP層、 14はp⁺−InP層、 15はn⁺−InP層、 16は半導体高抵抗層、 17は電流阻止層、 18はｐ電極、 19はｎ電極、 20はSiO₂膜である。

Claims (1)

1. (57)【特許請求の範囲】 １．半導体基板（11）上のメサ領域に形成された半導体
   活性層（12）の両脇の部分に、 半導体高抵抗層（16）、第１導電型半導体層（15）およ
   び第２導電型半導体層（14）が下から順に形成され電流
   阻止層（17）が構成されてなることを特徴とする半導体
   発光素子。