JP2662991B2 - Hybrid integrated circuit package - Google Patents
Hybrid integrated circuit packageInfo
- Publication number
- JP2662991B2 JP2662991B2 JP63191935A JP19193588A JP2662991B2 JP 2662991 B2 JP2662991 B2 JP 2662991B2 JP 63191935 A JP63191935 A JP 63191935A JP 19193588 A JP19193588 A JP 19193588A JP 2662991 B2 JP2662991 B2 JP 2662991B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- heat sink
- printed wiring
- glass
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，放熱性及びガラス封止性に優れた混成集積
回路パッケージに関する。Description: TECHNICAL FIELD The present invention relates to a hybrid integrated circuit package excellent in heat dissipation and glass sealing.
混成集積回路パッケージにおいては，一般にその放熱
性を高めるためにアルミニウム板，鉄板等のヒートシン
クを用い，その上に混成集積回路パッケージを接合して
いる。In a hybrid integrated circuit package, a heat sink such as an aluminum plate or an iron plate is generally used to enhance the heat dissipation, and the hybrid integrated circuit package is bonded thereon.
また，上記放熱性を向上させるために，第５図に示す
構成の混成集積回路パッケージも提案されている（「日
経マイクロデバイセス」1988年６月号，第72〜73頁）。
このパッケージは，メタルPGA（ピングリッドアレイ）
と称されるもので，ヒートシンクとしての鉄板90にLSI
チップ81をダイボンディング材料93によりダイ付けする
と共にプリント配線板82を接合してなる。また，鉄板90
の裏面には電気絶縁コート94を被冠している。In order to improve the heat dissipation, a hybrid integrated circuit package having the structure shown in FIG. 5 has also been proposed ("Nikkei Micro Devices", June 1988, pp. 72-73).
This package is a metal PGA (pin grid array)
It is called LSI, and the iron plate 90 as a heat sink is LSI
A chip 81 is die-bonded with a die bonding material 93 and a printed wiring board 82 is joined. In addition, 90
Is covered with an electric insulating coat 94.
そして，プリント配線板82のピン穴821,鉄板90のピン
穴91を貫通してリードピン92が配設され，上記ピン穴91
内は密封用のガラス封止98が施されている。また，プリ
ント配線板82上の銅配線83とLSIチップ81との間は,Alワ
イヤー84により連結されている。そして，鉄板90の上面
における，上記LSIチップ81等の回路は鉄製のキャップ8
5により被冠され，該キャップ85と鉄板90との間は密着
接合されている。Then, lead pins 92 are provided through the pin holes 821 of the printed wiring board 82 and the pin holes 91 of the iron plate 90, and the pin holes 91 are provided.
The inside is provided with a glass seal 98 for sealing. Further, the copper wiring 83 on the printed wiring board 82 and the LSI chip 81 are connected by an Al wire 84. The circuit such as the above-mentioned LSI chip 81 on the upper surface of the iron plate 90 is
The cap 85 and the iron plate 90 are tightly joined.
しかしながら，上記混成集積回路パッケージにおいて
は，第６図に示すごとく，前記ガラス封止98のガラスが
プリント配線板82のピン穴821内まで侵入し，侵入部981
を形成する。これは，鉄板90上に直接プリント配線板82
を接合していることによる。However, in the hybrid integrated circuit package, as shown in FIG. 6, the glass of the glass seal 98 penetrates into the pin holes 821 of the printed wiring board 82, and
To form This means that the printed wiring board 82
Due to joining.
このようにプリント配線板82のピン穴821内までガラ
スが侵入すると，このガラス封止時における溶融ガラス
の熱によりプリント配線板82が不良を生ずるおそれがあ
る。また，溶融ガラスの侵入部981を抑えるためにガラ
ス量を少なくすると，混成集積回路パッケージの密封性
が不充分となり耐湿性が低下する。When the glass penetrates into the pin holes 821 of the printed wiring board 82 in this manner, the printed wiring board 82 may be defective due to the heat of the molten glass during the glass sealing. In addition, if the amount of glass is reduced in order to suppress the intrusion 981 of the molten glass, the hermeticity of the hybrid integrated circuit package is insufficient and the moisture resistance is reduced.
本発明はかかる従来の問題点に鑑み，ガラス封止の信
頼性及び放熱性に優れた混成集積回路パッケージを提供
しようとするものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a hybrid integrated circuit package which is excellent in reliability and heat dissipation of glass sealing.
本発明は，ヒートシンクの上に金属製の熱拡散ダイプ
レートを接合し，該熱拡散ダイプレートの上にプリント
配線板及びチップを接合してなり， 上記プリント配線板のピン穴と上記熱拡散ダイプレー
トのピン穴及び上記ヒートシンクのピン穴を貫通してリ
ードピンを配設し， また該リードピンとヒートシンクのピン穴との間はガ
ラス封止されており，一方リードピンと上記熱拡散プレ
ートのピン穴との間はガラス封止がなされておらず，更
にリードピンと上記プリント配線板のピン穴との間はハ
ンダにより接合されており， かつヒートシンク上には上記プリント配線板及びチッ
プ等を被冠するキャップを配設し，該キャップとヒート
シンクとは密着接合されていることを特徴とする混成集
積回路パッケージにある。According to the present invention, a metal heat diffusion die plate is joined on a heat sink, and a printed wiring board and a chip are joined on the heat diffusion die plate. A lead pin is provided through the pin hole of the plate and the pin hole of the heat sink, and the space between the lead pin and the pin hole of the heat sink is glass-sealed. Is not sealed with glass, the lead pins and the pin holes of the printed wiring board are joined by solder, and a cap covering the printed wiring board and the chip is provided on the heat sink. Wherein the cap and the heat sink are tightly joined to each other.
本発明において，熱拡散ダイプレートとしては銅，ア
ルミニウム，鉄及びニッケルなどの伝熱性の良い金属板
を用いる。該熱拡散ダイプレートは，通常，ヒートシン
ク上に電気絶縁膜を介して固着する。そして，該熱拡散
ダイプレートの上にプリント配線板及びチップを接合す
る。また，これらプリント配線板等の上方はキャップに
より被冠し，該キャップはヒートシンクと密着接合し
て，混成集積回路パッケージ内の密封性を保持する。In the present invention, a metal plate having good heat conductivity such as copper, aluminum, iron and nickel is used as the heat diffusion die plate. The heat diffusion die plate is usually fixed on a heat sink via an electric insulating film. Then, the printed wiring board and the chip are joined on the heat diffusion die plate. Further, the upper portion of the printed wiring board and the like is covered with a cap, and the cap is tightly joined to a heat sink to maintain the hermeticity in the hybrid integrated circuit package.
本発明においては，ヒートシンクとプリント配線板及
びチップとの間に熱拡散ダイプレートを介設している。
そのため，ヒートシンクのピン穴とリードピンとの間の
ガラス封止を行う際に，そのガラスはせいぜい熱拡散ダ
イプレートの下方側壁で付着する程度で，プリント配線
板の位置まで侵入することがない。これは，ガラス封止
の際に溶融ガラスがプリント配線板方向に侵入しても，
上記熱拡散ダイプレートに該溶融ガラスが接触し，熱を
奪われて固化し，それ以上プリント配線板の方向に侵入
しないためである。それ故，プリント配線板やチップが
熱損傷を受けない。また，そのために，リードピンとヒ
ートシンクとのガラス封止に充分な溶融ガラスを注入す
ることができ，ガラス封止の信頼性が向上する。In the present invention, a heat diffusion die plate is provided between the heat sink, the printed wiring board and the chip.
Therefore, when the glass is sealed between the pin hole of the heat sink and the lead pin, the glass adheres to the lower side wall of the heat diffusion die plate at most, and does not enter the position of the printed wiring board. This is because even if the molten glass enters the printed circuit board during the glass sealing,
This is because the molten glass comes into contact with the heat diffusion die plate, loses heat, solidifies, and does not enter the printed wiring board further. Therefore, the printed wiring board and the chip are not thermally damaged. Further, for this reason, molten glass sufficient for glass sealing between the lead pin and the heat sink can be injected, and the reliability of glass sealing is improved.
また，それ故に，熱拡散プレートのピン穴とリードピ
ンとの間もガラス封止がなされていない。Therefore, glass sealing is not performed between the pin holes of the heat diffusion plate and the lead pins.
また，本発明においては熱拡散ダイプレートを用い，
更にこれをヒートシンクに接合しているため，熱拡散ダ
イプレート上のプリント配線板，チップから発生する熱
を効率良くヒートシンクに放出することができ，放熱性
に優れている。In the present invention, a heat diffusion die plate is used.
Further, since this is joined to the heat sink, heat generated from the printed wiring board and the chip on the heat diffusion die plate can be efficiently released to the heat sink, and the heat dissipation is excellent.
したがって，本発明によれば，ガラス封止の信頼性に
優れ，かつ放熱性にも優れた混成集積回路パッケージを
提供することができる。Therefore, according to the present invention, it is possible to provide a hybrid integrated circuit package having excellent glass sealing reliability and excellent heat dissipation.
また，本発明においては，熱拡散ダイプレートの上面
を任意の高さ，形状に加工することができるので，プリ
ント配線板の高さに応じてチップ搭載部分の高さを加工
することができる。それ故，プリント配線板とチップの
上面位置をほぼ同一高さにすることができ，両者を接続
するAl等のワイヤーのボンディングが容易となる。Further, in the present invention, since the upper surface of the heat diffusion die plate can be processed to an arbitrary height and shape, the height of the chip mounting portion can be processed according to the height of the printed wiring board. Therefore, the upper surface position of the printed wiring board and the upper surface of the chip can be made substantially the same height, and the bonding of wires such as Al connecting the both becomes easy.
本発明の実施例にかかる混成集積回路パッケージにつ
き，第１図ないし第４図を用いて説明する。A hybrid integrated circuit package according to an embodiment of the present invention will be described with reference to FIGS.
本例のパッケージは，アルミニウム製のヒートシンク
90と，銅製の熱拡散ダイプレート10と，プリント配線板
82及び半導体チップ81とよりなる。The package in this example is an aluminum heat sink
90, copper heat diffusion die plate 10, and printed wiring board
82 and a semiconductor chip 81.
しかして，ヒートシンク90上には電気絶縁製のエポキ
シ樹脂膜33を介して熱拡散ダイプレート10を接合する。
該熱拡散ダイプレート10の上には，同様にエポキシ樹脂
膜33を介してプリント配線板82及び半導体チップ81をそ
れぞれ接合する。Thus, the heat diffusion die plate 10 is bonded on the heat sink 90 via the epoxy resin film 33 made of electric insulation.
On the heat diffusion die plate 10, a printed wiring board 82 and a semiconductor chip 81 are similarly bonded via an epoxy resin film 33, respectively.
また，第２図に拡大して示すように，リードピン92
を，プリント配線板82のピン穴821,熱拡散ダイプレート
10のピン穴11,ヒートシンク90のピン穴91を貫通して挿
入する。そして，リードピン92とプリント配線板82とは
ハンダ31により接合する。またリードピン92とヒートシ
ンク90とは，ピン穴91内に溶融ガラスを注入，固化させ
て，ガラス封止20を行う。リードピン92と熱拡散ダイプ
レート10のピン穴11との間はガラス封止20がなく，ヒー
トシンク90のピン穴91の上方に若干のガラス侵入部21が
形成されている程度である。Also, as shown in an enlarged manner in FIG.
The pin hole 821 of the printed wiring board 82, the heat diffusion die plate
The pin holes 11 of the tenth and the pinholes 91 of the heat sink 90 are inserted through. Then, the lead pins 92 and the printed wiring board 82 are joined by the solder 31. Further, the molten glass is injected into the pin hole 91 and solidified between the lead pin 92 and the heat sink 90, and the glass sealing 20 is performed. There is no glass seal 20 between the lead pin 92 and the pin hole 11 of the heat diffusion die plate 10, and only a slight glass intrusion 21 is formed above the pin hole 91 of the heat sink 90.
しかして，上記のごとく構成した後，ヒートシンク90
の上方にアルミニウム製のキャップ85を被冠し，キャッ
プ85の下端縁851とヒートシンク90との間を樹脂接合
し，混成集積回路を密封する。After the above configuration, the heat sink 90
Is covered with an aluminum cap 85, and the lower end edge 851 of the cap 85 and the heat sink 90 are resin-bonded to hermetically seal the hybrid integrated circuit.
また，上記熱拡散ダイプレート10においては，第３図
に示すごとく，半導体チップ81の高さをプリント配線板
82の高さとほぼ同じにするため，凸状部15を設けてあ
る。Further, in the heat diffusion die plate 10, as shown in FIG.
In order to make the height approximately equal to 82, a convex portion 15 is provided.
上記のごとく，本例パッケージは，ヒートシンク90と
プリント配線板82,半導体チップ81との間に熱拡散ダイ
プレート10を設けているので，リードピン92とヒートシ
ンク90との間に設けたガラス封止20のガラスがプリント
配線板82の方まで侵入することがない。それ故，ガラス
封止時の溶融ガラスの熱により，プリント配線板82,半
導体チップ81が損傷することがない。また，上記のごと
く，ガラスの侵入がないので，リードピン92とヒートシ
ンク90との間のガラス封止のために充分な溶融ガラスを
注入することができ，ガラス封止の信頼性が向上する。As described above, in the package of the present example, the heat diffusion die plate 10 is provided between the heat sink 90 and the printed wiring board 82 and the semiconductor chip 81, so that the glass seal 20 provided between the lead pin 92 and the heat sink 90 is provided. Glass does not penetrate into the printed wiring board 82. Therefore, the printed wiring board 82 and the semiconductor chip 81 are not damaged by the heat of the molten glass at the time of glass sealing. Further, as described above, since there is no intrusion of glass, a sufficient amount of molten glass for sealing the glass between the lead pin 92 and the heat sink 90 can be injected, and the reliability of the glass sealing is improved.
また，本例パッケージは熱拡散ダイプレート10を用い
ているので，プリント配線板，半導体チップから発生す
る熱を効率良くヒートシンク90に放出することができ
る。Further, since the package of this embodiment uses the heat diffusion die plate 10, heat generated from the printed wiring board and the semiconductor chip can be efficiently released to the heat sink 90.
また，熱拡散ダイプレート10はヒートシンク90の上に
設けるものであるから，その上面は自由な形状に任意に
加工でき，プリント配線板との高さを調整するために半
導体チップ搭載部分の高さを予め高くしておくこともで
きる。In addition, since the heat diffusion die plate 10 is provided on the heat sink 90, the upper surface thereof can be arbitrarily processed into a free shape. Can be increased in advance.
なお，上例においては熱拡散ダイプレート10に凸状部
15を設けた（第３図）が，第４図に示すごとく，半導体
チップ81の高さがプリント配線板82とほぼ同じであると
きには，上記凸状部は特に設ける必要はない。In the above example, the heat diffusion die plate 10 has convex portions.
When the semiconductor chip 81 is provided at the same height as the printed wiring board 82 as shown in FIG.
第１図〜第４図は実施例の混成集積回路パッケージを示
し，第１図は全体正面断面図，第２図はガラス封止部の
拡大図，第３図及び第４図は半導体チップ搭載部の拡大
図，第５図及び第６図は従来例を示し，第５図はその一
部正面断面図，第６図はガラス封止部の拡大図である。 10……熱拡散ダイプレート， 11……ピン穴， 20……ガラス封止， 33……エポキシ樹脂膜， 81……半導体チップ， 82……プリント配線板， 90……ヒートシンク， 91……ピン穴， 92……リードピン，1 to 4 show a hybrid integrated circuit package according to an embodiment, FIG. 1 is an overall front sectional view, FIG. 2 is an enlarged view of a glass sealing portion, and FIGS. 3 and 4 are semiconductor chip mounting. 5 and 6 show a conventional example, FIG. 5 is a partial front sectional view thereof, and FIG. 6 is an enlarged view of a glass sealing portion. 10: Thermal diffusion die plate, 11: Pin hole, 20: Glass sealing, 33: Epoxy resin film, 81: Semiconductor chip, 82: Printed wiring board, 90: Heat sink, 91: Pin Hole, 92 …… lead pin,
Claims (1)
レートを接合し，該熱拡散ダイプレートの上にプリント
配線板及びチップを接合してなり， 上記プリント配線板のピン穴と上記熱拡散ダイプレート
のピン穴及び上記ヒートシンクのピン穴を貫通してリー
ドピンを配設し， また該リードピンとヒートシンクのピン穴との間はガラ
ス封止されており，一方リードピンと上記熱拡散プレー
トのピン穴との間はガラス封止がなされておらず，更に
リードピンと上記プリント配線板のピン穴との間はハン
ダにより接合されており， かつヒートシンク上には上記プリント配線板及びチップ
等を被冠するキャップを配設し，該キャップとヒートシ
ンクとは密着接合されていることを特徴とする混成集積
回路パッケージ。A heat diffusion die plate made of metal is joined on a heat sink, and a printed wiring board and a chip are joined on the heat diffusion die plate. A lead pin is provided through the pin hole of the die plate and the pin hole of the heat sink, and the space between the lead pin and the pin hole of the heat sink is glass-sealed. Is not sealed with glass, and the lead pins and the pin holes of the printed wiring board are joined by solder, and the printed wiring board and the chip are covered on the heat sink. A hybrid integrated circuit package, comprising: a cap, wherein the cap and the heat sink are in close contact with each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63191935A JP2662991B2 (en) | 1988-07-29 | 1988-07-29 | Hybrid integrated circuit package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63191935A JP2662991B2 (en) | 1988-07-29 | 1988-07-29 | Hybrid integrated circuit package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0240940A JPH0240940A (en) | 1990-02-09 |
| JP2662991B2 true JP2662991B2 (en) | 1997-10-15 |
Family
ID=16282900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63191935A Expired - Lifetime JP2662991B2 (en) | 1988-07-29 | 1988-07-29 | Hybrid integrated circuit package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2662991B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5121293A (en) * | 1991-08-08 | 1992-06-09 | Sun Microsystems, Inc. | Method and apparatus for interconnecting devices using tab in board technology |
| JP4610414B2 (en) * | 2005-03-22 | 2011-01-12 | 京セラ株式会社 | Electronic component storage package, electronic device, and electronic device mounting structure |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6116698Y2 (en) * | 1980-09-26 | 1986-05-22 |
-
1988
- 1988-07-29 JP JP63191935A patent/JP2662991B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0240940A (en) | 1990-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI419243B (en) | Low profile ball grid array (bga) package with exposed die and method of making same | |
| US6028356A (en) | Plastic-packaged semiconductor integrated circuit | |
| US6184575B1 (en) | Ultra-thin composite package for integrated circuits | |
| US6590279B1 (en) | Dual-chip integrated circuit package and method of manufacturing the same | |
| JPH0777258B2 (en) | Semiconductor device | |
| JP2915282B2 (en) | Plastic molded integrated circuit package | |
| US6847102B2 (en) | Low profile semiconductor device having improved heat dissipation | |
| EP1396886A2 (en) | Semiconductor device having the inner end of connector leads placed onto the surface of semiconductor chip | |
| JP2662991B2 (en) | Hybrid integrated circuit package | |
| JPH09199629A (en) | Semiconductor device | |
| JP2905609B2 (en) | Resin-sealed semiconductor device | |
| JPH02129951A (en) | Semiconductor device | |
| JP2850462B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20010040300A1 (en) | Semiconductor package with heat dissipation opening | |
| JPH0473297B2 (en) | ||
| JP2004335493A (en) | Packaging structure of semiconductor device | |
| JPH1012788A (en) | Semiconductor device, manufacture thereof and lead frame for the semiconductor device | |
| JPH1032300A (en) | Lead frame, semiconductor device and manufacture thereof | |
| JPS6042617B2 (en) | semiconductor equipment | |
| JP2504262Y2 (en) | Semiconductor module | |
| JP2000124401A (en) | Semiconductor device | |
| JPS6334281Y2 (en) | ||
| JP2000068430A (en) | Resin-sealing type semiconductor device provided with heat sink | |
| JP2814006B2 (en) | Substrate for mounting electronic components | |
| JP2784209B2 (en) | Semiconductor device |