JP2659280B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法

Info

Publication number
JP2659280B2
JP2659280B2 JP3003652A JP365291A JP2659280B2 JP 2659280 B2 JP2659280 B2 JP 2659280B2 JP 3003652 A JP3003652 A JP 3003652A JP 365291 A JP365291 A JP 365291A JP 2659280 B2 JP2659280 B2 JP 2659280B2
Authority
JP
Japan
Prior art keywords
speed
wiring board
peeling
substrates
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3003652A
Other languages
English (en)
Other versions
JPH04242224A (ja
Inventor
周司 迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP3003652A priority Critical patent/JP2659280B2/ja
Publication of JPH04242224A publication Critical patent/JPH04242224A/ja
Application granted granted Critical
Publication of JP2659280B2 publication Critical patent/JP2659280B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Elimination Of Static Electricity (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、配線基板製造工程にお
いて生じる静電気から、配線基板の放電破壊を防止する
配線基板の製造方法に関する。
【0002】
【従来の技術】図12および図13は、従来例を説明す
るための側面図である。図12は台2上に基板1を乗載
した側面図であり、図13は図12に示される基板1を
矢符C方向に移動したことを示す図である。電極および
配向膜が形成された基板1が台2に乗載されている。台
2上では基板1に対してラビング処理が行われる。この
際、基板1には静電気が帯電する。ラビング処理後、次
工程の処理を行うためには、台2から基板1を移動させ
る必要がある。基板1の移動は図13に示されるよう
に、台2からロッド2aを突出させて、台2上から基板
1を所定の高さH3まで剥離し、図示しない移載フォー
ク部材などによって次工程処理装置へ移動が行われる。
【0003】
【発明が解決しようとする課題】基板1を台2上から法
線方向に剥離する際の剥離速度と帯電量との間に実施例
において示される図6の関係がある。図6には、剥離速
度が増加するにつれて、帯電量が増加することが示され
ている。これは、ラビング処理によって基板1と台2と
の間に電位差が生じており、台2から基板1を徐々に剥
離させると、その間に基板1および台2の帯電量が減少
するけれども、急速に剥離を行えば、帯電量の減少が微
量となり、一方で基板1と台2との間の空間の静電容量
が減少し、これにより両者の間の電位差が増大するため
である。
【0004】帯電量がある一定の値Mを超えれば、基板
に形成されている電極間には電荷が不均一に分布してい
るため、電極間で破壊放電が生じる。破壊放電が生じる
と、放電を生じた電極間の配向膜の特性の変化によって
液晶の配向に乱れが生じたり、また電極が破損する。こ
れによって、液晶表示素子の表示品位が低下するという
問題がある。このため、帯電量がM以下となる速度V以
下で基板1の剥離を行う必要がある。
【0005】
【表1】
【0006】表1は、法線方向の距離H3=60mmの
ときの基板1の剥離速度と、電極が破壊する放電が生じ
る割合を示す破壊放電率との関係を示している。剥離速
度が増加するとともに破壊放電率が増加しているけれど
も、剥離速度が1mm/sおよび2mm/sのときには
破壊放電率は0%である。このため従来の技術では2m
m/sで基板1の剥離を行っている。したがって、H3
=60mmであるときには剥離時間が30秒かかり、剥
離に長時間が必要であるという問題がある。
【0007】本発明の目的は、配線基板を乗載部材上か
ら短時間で移動する際、放電破壊を生じない配線基板の
製造方法を提供することである。
【0008】
【課題を解決するための手段】本発明は、電気絶縁性を
有する基材上に回路配線が形成されてなる配線基板の製
造方法において、配線基板を乗載部材に乗載し、静電気
の発生を伴う処理を施し、予め定める速度未満の第1速
度で、配線基板を乗載部材から法線方向に予め定める距
離まで移動し、前記第1速度よりも大きな第2速度で、
必要な位置まで配線基板を移動させるようにしたことを
特徴とする配線基板の製造方法である。
【0009】
【作用】本発明に従えば、電気絶縁性を有する基材上に
回路配線が形成されてなる配線基板を乗載部材に乗載し
て、静電気が生じる処理を施したとき、予め定める速度
未満の第1速度で配線基板を乗載部材から法線方向に予
め定める距離まで移動する。その後、前記第1速度より
も大きな第2速度でさらに移動を行う。
【0010】
【実施例】図1は、本発明の一実施例である配線基板の
製造方法が適用される液晶表示素子10の断面図であ
る。ガラスなどからなる一対の透光性基板11,12上
に予め定める間隔をあけてITO(インジウム錫酸化
物)などからなる帯状の電極13,14がそれぞれ複数
形成されている。その上に配向膜15,16が形成さ
れ、ラビング処理が行われた後、両基板11,12は電
極13,14が直交するように対向してシール材17で
貼り合わされ、液晶18を注入することによって液晶表
示素子10が形成されている。
【0011】図2は、本発明の一実施例である配線基板
の製造方法に使用される台20の電気的構成を示すブロ
ック図である。台20には図2の上下方向に透孔20a
が複数形成されており、透孔20aには、エアシリンダ
21に設置されているロッド21aが挿入されている。
ロッド21aは、制御回路22でエアシリンダ21を制
御することによって、透孔20a内を矢符AおよびB方
向に移動する。また、台20は制御回路22に接続され
たパルスモータ23に接続されており、制御回路22で
パルスモータ23を制御することによって矢符Aおよび
B方向に移動する。台20の矢符AおよびB方向の移動
によっても、ロッド21aは透孔20a内で矢符Aおよ
びB方向に移動する。
【0012】図3は、液晶表示素子10の製造工程を示
す工程図である。工程a1では基板11,12上に電極
13,14となる導電膜が蒸着され、工程a2では前記
導電膜が電極13,14の形状にパターニングされる。
工程a3では前記基板11,12上に配向膜15,16
が塗布され、工程a4では配向膜15,16に対してラ
ビング処理が施される。工程a5では後述する移送が行
われ、このときに従来技術で示した問題が生じる。
【0013】工程a6では一方の基板11,12上に液
晶注入空間を形成するシール材が印刷され、工程a7で
は一方の基板11,12上に基板11,12間距離を均
一にする図示しないスペーサが散布される。工程a8で
は基板11,12が電極13,14が直交するように対
向して貼り合わされる。工程a9では1枚の基板11,
12を用いて複数の液晶表示素子10を形成していると
きに、貼り合わせた基板11,12を分断して液晶表示
素子10の形状にする。工程a10では液晶が注入さ
れ、液晶表示素子10が完成する。
【0014】図4は図2に示される台20の斜視図であ
り、図5は本発明の他の実施例である配線基板の製造方
法に使用される台30の斜視図である。台20は略円筒
体であり、上面20bに基板11,12が載置される。
このとき基板11,12は真空引きなどによって、上面
20bに吸着固定される。基板11,12が移送される
ときには、基板11,12の上面20bへの吸着は解除
される。台30は略立方体であり、上面30bに基板1
1,12が載置される。台30は、図2に示される台2
0と同様な電気的構成および機能を有しており、台20
との違いは、形状が異なっていることだけである。台2
0,30は、前述のような機能を有していればよく、形
状はこれらに限定されるものではない。
【0015】図6は、法線方向の剥離速度と帯電量との
関係を示すグラフである。剥離速度が増加するにつれて
帯電量が増加することが示されている。電極13,14
間で破壊放電を生じない帯電量Mに対応する剥離速度V
以下で、台20から基板11,12を法線方向に剥離す
ることによって放電破壊を防止することができる。した
がって、剥離速度V以下で基板11,12を台20から
法線方向に剥離し、基板11,12から台20に対して
発生している電気力線が切れた後に剥離速度を増加して
も、破壊放電は生じない。
【0016】
【表2】
【0017】表2は、発明者の実験結果を示している。
この実験は、2kVの摩擦帯電を施した基板11,12
を用いて、室温25℃、湿度62%の環境化で行われ
た。本実験で用いられた基板11,12は、370mm
×480mmの大きさで、幅が10μmである電極1
3,14が100本、10μmの距離をあけて形成され
ている。第1段階では、台20の上面20bと前記摩擦
帯電している基板11,12との法線方向の剥離距離H
1を3,5,8,10mmとして各々剥離速度を2,
5,10mm/sと変化させ、第2段階では剥離距離H
1から最大上昇位置までの距離H2を速度30mm/s
で上昇させたときの電極13,14間に生じた破壊放電
率を示している。最大上昇位置は
【0018】
【数1】H1+H2=60mmである。
【0019】表1には、第1段階での剥離速度を増加す
るとともに、破壊放電率が増加することが示されてお
り、第1段階での剥離距離H1が大きいほど破壊放電率
が小さいということが示されている。第1段階での剥離
距離H1が5,8,10mm、剥離速度が2mm/sの
ときには、第2段階で剥離速度が30mm/sと高いに
もかかわらず破壊放電率が0%である。したがって、法
線方向の剥離距離H1を5mmにすると最短時間で剥離
を行うことができる。従来技術では60mmを2mm/
sで上昇させていたので、基板11,12の剥離工程に
かかる時間を大幅に短縮することができる。
【0020】図7〜図11は、本発明の一実施例の剥離
工程を説明する側面図である。図7では、台20の上面
20b上に電極13,14および配向膜15,16が形
成された基板11,12が乗載されている。この状態で
配向膜15,16に対してラビング処理が施され、基板
11,12には静電気が帯電する。このとき、透孔20
a内のロッド21aは基板11,12には接していな
い。
【0021】図8では基板11,12を移送するために
ロッド21aが上昇してロッド21aが基板11,12
に接触している。図9ではさらにロッド21aが上昇し
て基板11,12が剥離距離H1まで剥離されている。
剥離距離H1はたとえば5mmであり、剥離速度は2m
m/sである。
【0022】図10では台20が下降することによって
基板11,12と台20の上面20bとの剥離距離H1
+H2が60mmとなる。剥離距離H2の移動は30m
m/sで行われる。
【0023】図11では移載フォーク25によって基板
11,12がロッド21a上から取除かれて次工程へ移
送され、ロッド21aは透孔20a内に挿入される。
【0024】以上のように本実施例によれば、基板1
1,12の台20上からの剥離を2段階で行い、第1段
階の低速剥離によって基板11,12から台20に対し
て生じている電気力線を切り、第2段階で任意の高さま
で高速剥離を行う。たとえば第1段階での剥離距離H1
を5mm、剥離速度を2mm/sとし、第2段階での剥
離距離H2を55mm、剥離速度を30mm/sとする
と、60mmの剥離を4.5秒以内で行うことができ
る。このように従来技術では30秒かかっていた剥離時
間を大幅に短縮することができる。
【0025】したがって電極間の放電破壊を生じること
なく、短時間で基板の移動を行うことができる。
【0026】本実施例においては、基板11,12の剥
離に制御回路22を介してエアシリンダによるロッド2
0aの低速上昇制御およびパルスモータ23による台2
0の高速下降制御を行ったが、剥離手段はこれらに限ら
れるものではなく、また、いずれか一方を用いてもよ
い。また、本実施例ではラビング処理後の移送工程につ
いて説明したけれども、配向膜形成処理後の移送工程、
電極形成後の移送工程など、静電気を生じる処理後の移
送工程全般にわたって使用することができる。また、本
実施例を用いて静電気を除去することによって基板1
1,12の接線方向の移動による埃の付着を防止するこ
とができるという効果も得られた。
【0027】また、第1段階での剥離距離H1=5mm
および剥離速度2mm/sはこれに限られるものではな
く、基板11,12の帯電量に応じて選ばれる。また第
2段階での剥離速度は30mm/sに限られるものでは
なく、より速く剥離を行うことが好ましい。第2段階の
移動は、法線方向60mmに限られるものではなく、接
線方向の移動を含んでもよく、移載フォーク25の位置
などから選ばれる。
【0028】
【発明の効果】本発明によれば、乗載部材に乗載して静
電気が生じる処理を施した配線基板を、乗載部材から予
め定める距離までは、法線方向に予め定める速度未満の
第1速度で移動し、第1速度よりも大きな第2速度でさ
らに移動させる。したがって移動によって生じる放電破
壊を防止することができ、さらに短時間で移動を行うこ
とができる。
【図面の簡単な説明】
【図1】本発明の一実施例である配線基板の製造方法が
適用される液晶表示素子10の断面図である。
【図2】本発明の一実施例である配線基板の製造方法に
使用される台20の電気的構成を示すブロック図であ
る。
【図3】液晶表示素子10の製造工程を示すブロック図
である。
【図4】図2に示される台20の斜視図である。
【図5】本発明の他の実施例である配線基板の製造方法
に使用される台30の斜視図である。
【図6】剥離速度と帯電量との関係を示すグラフであ
る。
【図7】本発明の一実施例の剥離工程を説明する側面図
である。
【図8】本発明の一実施例の剥離工程を説明する側面図
である。
【図9】本発明の一実施例の剥離工程を説明する側面図
である。
【図10】本発明の一実施例の剥離工程を説明する側面
図である。
【図11】本発明の一実施例の剥離工程を説明する側面
図である。
【図12】従来例を説明するための側面図である。
【図13】従来例を説明するための側面図である。
【符号の説明】
11,12 基板 13,14 電極 15,16 配向膜 20,30 台

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 電気絶縁性を有する基材上に回路配線が
    形成されてなる配線基板の製造方法において、 配線基板を乗載部材に乗載し、静電気の発生を伴う処理
    を施し、 予め定める速度未満の第1速度で、配線基板を乗載部材
    から法線方向に予め定める距離まで移動し、 前記第1速度よりも大きな第2速度で、必要な位置まで
    配線基板を移動させるようにしたことを特徴とする配線
    基板の製造方法。
JP3003652A 1991-01-17 1991-01-17 配線基板の製造方法 Expired - Lifetime JP2659280B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3003652A JP2659280B2 (ja) 1991-01-17 1991-01-17 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3003652A JP2659280B2 (ja) 1991-01-17 1991-01-17 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPH04242224A JPH04242224A (ja) 1992-08-28
JP2659280B2 true JP2659280B2 (ja) 1997-09-30

Family

ID=11563406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3003652A Expired - Lifetime JP2659280B2 (ja) 1991-01-17 1991-01-17 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2659280B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0261613A (ja) * 1988-08-26 1990-03-01 Toshiba Corp 電子部品の製造装置

Also Published As

Publication number Publication date
JPH04242224A (ja) 1992-08-28

Similar Documents

Publication Publication Date Title
US5866469A (en) Method of anodic wafer bonding
JP2659280B2 (ja) 配線基板の製造方法
KR100537410B1 (ko) 플라스틱 필름의 정전 흡착 장치 및 정전 흡착 방법
JPH01112745A (ja) 半導体製造装置におけるウエハ離脱方法
JPS5957446A (ja) 静電吸着式基板保持装置
KR850006095A (ko) 정전식 표시장치의 표시정보 교환장치
KR100499829B1 (ko) 반도체장치제작방법
CN111725125A (zh) 一种微阵列吸附基板、驱动电路以及显示装置
JPH04213854A (ja) 静電吸着装置
JP3455011B2 (ja) サージアブソーバおよびその製造方法
CN113132578B (zh) 位移机构及其驱动方法、电子设备
JPH052972A (ja) 静電リレー
JP3396944B2 (ja) 重合する複数枚の極薄板の分離方法
JP2001267094A (ja) 静電気除去装置及び静電気除去方法
KR20020004352A (ko) 디스플레이장치 및 입력장치의 플라스틱 기판
JP2005164753A (ja) 液晶表示素子の製造方法
KR20130003690U (ko) 기판 이송 로봇
WO1998035417A1 (en) Spark gap transient voltage suppressor and method of making spark gap transient voltage suppressor
JP3197691B2 (ja) 混成集積回路の製造方法
KR950004785Y1 (ko) 전해콘덴서의 리드선 테이핑구조
KR950020834A (ko) 캔티레버(Cantilever)형 정전력 구동마이크로 릴레이 구조 및 제작방법
WO1991010120A3 (en) Semiconductor cavity device with electric lead
JPS5816549A (ja) 半導体装置の容器
JPH05308783A (ja) 静電アクチュエータの駆動方法
JP2001076389A (ja) 光ディスク貼り合わせ方法及び装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 14