JP2658247B2 - Charge transfer imaging device and driving method thereof - Google Patents
Charge transfer imaging device and driving method thereofInfo
- Publication number
- JP2658247B2 JP2658247B2 JP63215538A JP21553888A JP2658247B2 JP 2658247 B2 JP2658247 B2 JP 2658247B2 JP 63215538 A JP63215538 A JP 63215538A JP 21553888 A JP21553888 A JP 21553888A JP 2658247 B2 JP2658247 B2 JP 2658247B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- electrodes
- vertical register
- stage
- photodiodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 12
- 238000003384 imaging method Methods 0.000 title claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 17
- 238000009825 accumulation Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/14843—Interline transfer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76808—Input structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電荷転送撮像素子、特にインターライン転送
型電荷転送撮像素子およびその駆動方法に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a charge transfer imaging device, and more particularly to an interline transfer type charge transfer imaging device and a driving method thereof.
第５図は、インターライン転送型電荷転送撮像素子の
一例（特願昭55−51271および特願昭55−130517）を示
すブロック図であり、光電変換素子（以下フォトダイオ
ードと記す）501、トランスファゲート502、垂直レジス
タ503、水平レジスタ504、電荷検出部505を備えてい
る。FIG. 5 is a block diagram showing an example of an interline transfer type charge transfer image pickup device (Japanese Patent Application No. 55-51271 and Japanese Patent Application No. 55-130517), in which a photoelectric conversion element (hereinafter referred to as a photodiode) 501, a transfer A gate 502, a vertical register 503, a horizontal register 504, and a charge detection unit 505 are provided.
第６図（ａ）〜（ｃ）は、第５図に示した撮像素子に
おけるフィールド蓄積モードによるインターレース動作
の駆動例（公告昭60−46594）を示す。同図の例では、
隣り合う２個のフォトダイオードに対応して４電極で１
段が構成されている４相駆動の垂直レジスタを仮定し、
また、トランスファゲート電極は垂直レジスタの転送電
極φV1およびφV3が兼ねているものとする。6 (a) to 6 (c) show an example of driving of the interlaced operation in the field accumulation mode in the image pickup device shown in FIG. 5 (Publication No. 60-46594). In the example of FIG.
One for four electrodes corresponding to two adjacent photodiodes
Assuming a 4-phase driven vertical register in which stages are configured,
It is assumed that the transfer gate electrodes are also used as the transfer electrodes φ V1 and φ V3 of the vertical register.
第６図（ａ）はφV1〜φV4の各転送電極に印加する駆
動パルス波形、第６図（ｂ）および（ｃ）は第６図
（ａ）の駆動パルスによる素子の動作を示す模式図であ
る。FIG. 6 (a) is a driving pulse waveform applied to each of the transfer electrodes φ V1 to φ V4 , and FIGS. 6 (b) and (c) are schematic diagrams showing the operation of the element by the driving pulse of FIG. 6 (a). FIG.
第１フィールドでは、垂直ブランキング期間中の期間
にφV1をVHレベルにすることによって、フォトダイオ
ード601,603に蓄積された信号電荷を対応する垂直レジ
スタに読み出す。次に、期間で前記信号電荷を1/2段
垂直転送しφV2,φV3に電極下に蓄積する。その後、期
間でφV3をVHレベルにすることによりフォトダイオー
ド602,604に蓄積されている信号電荷を読み出して、そ
れぞれフォトダイオード601,603の信号電荷と混合し、
前記混合電荷を第１フィールドの単位画素607,608の信
号として出力する。In the first field, the signal charges accumulated in the photodiodes 601 and 603 are read out to the corresponding vertical registers by setting φ V1 to the V H level during the vertical blanking period. Next, during the period, the signal charges are vertically transferred by 1/2 stage and stored under the electrodes at φ V2 and φ V3 . Thereafter, the signal charges stored in the photodiodes 602 and 604 are read out by setting φ V3 to the V H level during the period, and mixed with the signal charges of the photodiodes 601 and 603, respectively.
The mixed charges are output as signals of the unit pixels 607 and 608 in the first field.
また、第２フィールドでは、期間でφV3をVHレベル
にすることによってフォトダイオード602に蓄積されて
いる信号電荷を対応する垂直レジスタに読み出し、期間
で1/2段垂直転送しφV4,φV1電極下に蓄積する。次に
期間でφV1をVHレベルにすることによりフォトダイオ
ード603に蓄積されている信号電荷を読み出して、前記
信号電荷と混合し、第２フィールドの単位画素609の信
号として出力する。以上のようにして、フィールド蓄積
モードによる2:1インターレース動作が実現できる。In the second field, the signal charge stored in the photodiode 602 is read out to the corresponding vertical register by setting φ V3 to the VH level during the period, and is vertically transferred by 1/2 stage during the period to perform φ V4 , φ Accumulates under the V1 electrode. Next, the signal charge stored in the photodiode 603 is read out by setting φ V1 to the V H level in the period, mixed with the signal charge, and output as a signal of the unit pixel 609 in the second field. As described above, the 2: 1 interlace operation in the field accumulation mode can be realized.
第７図（ａ），（ｂ）は、第５図に示した撮像素子を
順次走査動作（以下ノンインターレース動作と記す）さ
せた例を示す。同図の例では、各フォトダイオードに対
応して３電極で１段が構成されている３相駆動の垂直レ
ジスタを仮定し、また、トランスファゲート電極は垂直
レジスタの転送電極φV2が兼ねているものとする。FIGS. 7A and 7B show an example in which the image sensor shown in FIG. 5 is sequentially scanned (hereinafter referred to as a non-interlaced operation). In the example shown in the figure, a three-phase driven vertical register in which one stage is constituted by three electrodes corresponding to each photodiode is assumed, and the transfer gate electrode also serves as the transfer electrode φ V2 of the vertical register. Shall be.
第７図（ａ）は、１フレームの期間にφV1〜φV3の各
転送電極に印加する駆動パルス波形、第７図（ｂ）は第
７図（ａ）の駆動パルスによる素子の動作を示す模式図
である。FIG. 7 (a) shows the drive pulse waveform applied to each of the transfer electrodes φ V1 to φ V3 during one frame period, and FIG. 7 (b) shows the operation of the element by the drive pulse of FIG. 7 (a). FIG.
垂直ブランキング期間中の期間にφV2をVHレベルに
することによって、フォトダイオード701〜703に蓄積さ
れた信号電荷をすべて同時に対応する垂直レジスタに読
み出して、これらの電荷を単位画素の信号として独立に
出力する。By setting φ V2 to the V H level during the vertical blanking period, all the signal charges accumulated in the photodiodes 701 to 703 are simultaneously read out to the corresponding vertical registers, and these charges are used as signals of the unit pixel. Output independently.
第６図（ａ）〜（ｃ）の例では、標準テレビジョン方
式に適合した2:1インターレース動作が可能であるが、
隣り合う２個のフォトダイオードに対応して垂直レジス
タ１段の転送電極が形成されているために、すべてのフ
ォトダイオードの信号電荷を同時に独立に出力すること
は不可能である。In the examples of FIGS. 6A to 6C, a 2: 1 interlace operation conforming to the standard television system is possible,
Since transfer electrodes of one stage of the vertical register are formed corresponding to two adjacent photodiodes, it is impossible to simultaneously and independently output signal charges of all photodiodes.
一方、第７図（ａ），（ｂ）の例では、各フォトダイ
オードに対応して垂直レジスタ１段の転送電極が形成さ
れており、すべてのフォトダイオードの信号電荷を同時
に独立に出力できるため、ノンインターレース動作によ
る高品質な再生画像を得ることができる。しかし、第６
図に示したような、隣り合う２個のフォトダイオードの
信号電荷を垂直レジスタ内で混合して単位画素の信号と
して出力するインターレース動作を行なうことは不可能
である。On the other hand, in the examples of FIGS. 7A and 7B, a transfer electrode of one stage of the vertical register is formed corresponding to each photodiode, and the signal charges of all the photodiodes can be output simultaneously and independently. Thus, a high-quality reproduced image can be obtained by the non-interlace operation. But the sixth
As shown in the figure, it is impossible to perform an interlace operation of mixing signal charges of two adjacent photodiodes in a vertical register and outputting the mixed signal as a signal of a unit pixel.
以上のように、従来の撮像素子では同一素子でインタ
ーレース動作駆動とノンインターレース動作駆動を行な
うことは不可能であるという欠点があった。As described above, the conventional image sensor has a disadvantage that it is impossible to perform the interlace operation drive and the non-interlace operation drive with the same element.
本発明の目的は、このような従来の欠点を除去した新
しい電荷転送撮像素子およびその駆動方法を提供するこ
とにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a new charge transfer imaging device which eliminates such a conventional disadvantage and a driving method thereof.
本発明によれば、半導体基板上に二次元的に配列され
た複数個の光電変換素子と、該光電変換素子に蓄積され
た信号電荷を並列に転送する垂直レジスタと、前記各光
電変換素子から垂直レジスタへ電荷を転送するトランス
ファゲートを少なくとも備えており、前記垂直レジスタ
には前記各光電変換素子に対応してＮ個（Ｎは３以上の
整数）の転送電極が形成され、かつ（2N−１）個おきの
転送電極が共通に接続されていることを特徴とする電荷
転送撮像素子が得られる。According to the present invention, a plurality of photoelectric conversion elements two-dimensionally arranged on a semiconductor substrate, a vertical register for transferring signal charges accumulated in the photoelectric conversion elements in parallel, and At least a transfer gate for transferring a charge to a vertical register is provided. The vertical register is formed with N (N is an integer of 3 or more) transfer electrodes corresponding to the photoelectric conversion elements, and (2N− 1) A charge transfer imaging device characterized in that every other transfer electrode is connected in common.
さらに本発明によれば、前記の電荷転送撮像素子の駆
動方法において、１個の光電変換素子に対応するＮ電極
で１段が構成される駆動パルスを垂直レジスタの転送電
極に印加することを特徴とする電荷転送撮像素子の駆動
方法、ならびに前記の電荷転送撮像素子の駆動方法にお
いて、垂直方向に隣り合う２個の光電変換素子に対応す
る2N電極で１段が構成される駆動パルスを垂直レジスタ
の転送電極に印加することを特徴とする電荷転送撮像素
子の駆動方法が得られる。Further, according to the present invention, in the above-described method for driving a charge transfer imaging device, a driving pulse including one stage composed of N electrodes corresponding to one photoelectric conversion element is applied to a transfer electrode of a vertical register. In the method for driving a charge transfer image pickup device, and the method for driving the charge transfer image pickup device described above, a drive pulse in which one stage is formed by 2N electrodes corresponding to two photoelectric conversion elements adjacent to each other in the vertical direction, And a method for driving the charge transfer image pickup device, wherein the method is applied to the transfer electrode.
本発明では、１個のフォトダイオードに対応してＮ個
（Ｎは３以上の整数）の転送電極が形成され、かつ（2N
−１）個おきの転送電極が共通に接続された垂直レジス
タを備えているため、１個のフォトダイオードに対応し
て１段を構成する駆動パルス、あるいは２個のフォトダ
イオードに対応して１段を構成する駆動パルスを印加す
ることによって、同一の撮像素子においてインターレー
スおよびノンインターレースの２種類の動作を実現する
ことが可能である。In the present invention, N (N is an integer of 3 or more) transfer electrodes are formed corresponding to one photodiode, and (2N
-1) Since every other transfer electrode is provided with a commonly connected vertical register, a driving pulse constituting one stage corresponds to one photodiode, or one drive pulse corresponds to two photodiodes. By applying a drive pulse constituting a stage, two types of operations, interlaced and non-interlaced, can be realized in the same image sensor.
第１図は、本発明の一実施例を示す模式図である。 FIG. 1 is a schematic diagram showing one embodiment of the present invention.
本素子の垂直レジスタ103では、各フォトダイオード1
01に対応して３個の転送電極が形成されている。また、
トランスファゲート102の電極は垂直レジスタの転送電
極が兼ねている。転送電極はフォトダイオード２個を繰
り返しの単位として５個おきに共通に接続され、駆動パ
ルスを印加する６個の端子Ａ〜Ｆを備えている。In the vertical register 103 of this element, each photodiode 1
Three transfer electrodes are formed corresponding to 01. Also,
The electrode of the transfer gate 102 also serves as the transfer electrode of the vertical register. The transfer electrodes are commonly connected every five photodiodes with two photodiodes as a unit of repetition, and include six terminals A to F for applying a drive pulse.
第２図は、第１図に示した撮像素子をノンインターレ
ース動作させる駆動方法の一実施例を示す模式図であ
る。FIG. 2 is a schematic diagram showing one embodiment of a driving method for causing the image sensor shown in FIG. 1 to perform a non-interlaced operation.
本実施例では、第１図における端子ＡおよびＤに
φV1、ＢおよびＥにφV2、ＣおよびＦにφV3の駆動パル
スを印加する。すなわち、各フォトダイオードに対応し
て３電極で１段が構成された３相駆動の垂直レジスタと
して機能し、その動作は第７図に示した例と同一であ
る。In this embodiment, a drive pulse of φ V1 is applied to terminals A and D, φ V2 is applied to B and E, and φ V3 is applied to terminals C and F in FIG. That is, it functions as a three-phase driven vertical register in which one stage is constituted by three electrodes corresponding to each photodiode, and its operation is the same as the example shown in FIG.
第３図は、第１図に示した撮像素子をフィールド蓄積
モードによるインターレース動作の駆動例を示す。FIG. 3 shows a driving example of an interlaced operation of the image pickup device shown in FIG. 1 in a field accumulation mode.
同図の例では、第１図における端子ＡおよびＢに
φV1、ＣおよびＤにφV2、ＥおよびＦにφV3の駆動パル
スを印加する。すなわち、２個のフォトダイオードに対
応して３電極で１段が構成された３相駆動の垂直レジス
タとして機能する。In the example of FIG. 1, a drive pulse of φ V1 is applied to terminals A and B, φ V2 is applied to C and D, and φ V3 is applied to E and F in FIG. That is, it functions as a three-phase driven vertical register in which one stage is constituted by three electrodes corresponding to two photodiodes.
第３図（ａ）および（ｂ）は、それぞれ第１フィール
ド、第２フィールドの垂直ブランキング期間における素
子の動作を示す模式図、第３図（ｃ）および（ｄ）は駆
動パルス波形を表わす波形図である。FIGS. 3A and 3B are schematic diagrams showing the operation of the element during the vertical blanking periods of the first field and the second field, respectively, and FIGS. 3C and 3D show the drive pulse waveform. It is a waveform diagram.
第１フィールドでは、期間にφV1をVHレベルにする
ことによって、フォトダイオード301,303に蓄積された
信号電荷を対応する垂直レジスタに読み出す。次に、期
間で前記信号電荷を2/3段垂直転送しφV3電極下に
蓄積する。その後、期間でφV3をVHレベルにすること
によりフォトダイオード302,303に蓄積されている信号
電荷を読み出して、それぞれフォトダイオード301,303
の信号電荷を混合し、前記混合電荷を第１フィールドの
単位画素307,308の信号として出力する。また、第２フ
ィールドでは、期間でφV3でVHレベルにすることによ
ってフォトダイオード302に蓄積されている信号電荷を
読み出し、期間で1/3段垂直転送しφV1電極下に蓄積
する。次に期間でφV1をVHレベルにすることによりフ
ォトダイオード303に蓄積されている信号電荷を読み出
して、前記信号電荷と混合し、第２フィールドの単位画
素309の信号として出力する。以上のようにして、第６
図に示した従来例と同様にフィールド蓄積モードによる
2:1インターレース動作が実現できる。In the first field, the signal charges stored in the photodiodes 301 and 303 are read out to the corresponding vertical registers by setting φ V1 to the V H level during the period. Next, during the period, the signal charges are vertically transferred in 2/3 stages and accumulated under the φV3 electrode. Thereafter, the signal charges stored in the photodiodes 302 and 303 are read by setting φ V3 to the VH level during the period, and the photodiodes 301 and 303 are respectively read.
And outputs the mixed charges as signals of the unit pixels 307 and 308 in the first field. In the second field, the signal charge stored in the photodiode 302 is read out by setting it to the VH level at φ V3 during the period, and is vertically transferred by 1/3 stage during the period to be stored under the φ V1 electrode. Next, the signal charge stored in the photodiode 303 is read out by setting φ V1 to the V H level in the period, mixed with the signal charge, and output as a signal of the unit pixel 309 in the second field. As described above, the sixth
As in the conventional example shown in FIG.
2: 1 interlace operation can be realized.
第４図は、第１図に示した撮像素子を第３図とは異な
るフィールド蓄積モードによるインターレース動作の駆
動例を示す。同図の例では、第１図における端子Ａ〜Ｆ
にφV1〜φV6の駆動パルスを印加する。すなわち、２個
のフォトダイオードに対応して６電極で１段が構成され
た６相駆動の垂直レジスタとして機能する。FIG. 4 shows a driving example of an interlacing operation of the image pickup device shown in FIG. 1 in a field accumulation mode different from that in FIG. In the example of the figure, terminals A to F in FIG.
Drive pulses φ V1 to φ V6 . That is, it functions as a six-phase driven vertical register in which one stage is constituted by six electrodes corresponding to two photodiodes.
第４図（ａ）および（ｂ）は、それぞれ第１フィール
ド，第２フィールドの垂直ブランキング期間における素
子の動作を示す模式図、第４図（ｃ）および（ｄ）は駆
動パルス波形を表わす波形図である。FIGS. 4A and 4B are schematic diagrams showing the operation of the element during the vertical blanking periods of the first field and the second field, respectively, and FIGS. 4C and 4D show the driving pulse waveform. It is a waveform diagram.
転送電極が蓄積領域のみでバリア領域を備えていない
電荷転送素子では、電荷転送中に隣り合う信号電荷を分
離するために２相分の転送電極がオフ状態となる期間が
あり、最大信号電荷量はこの状態で制限される。In a charge transfer element in which a transfer electrode is only an accumulation region and has no barrier region, there is a period in which two phases of transfer electrodes are in an off state in order to separate adjacent signal charges during charge transfer. Is limited in this state.
第３図の例では、２個のフォトダイオードに対応して
１段を構成する６個の電極に２電極毎に同相のパルスを
印加しているために、すべての電極長が同一と仮定する
と、１段あたりの2/6電極に蓄積できる電荷量で最大信
号量が規定される。In the example of FIG. 3, it is assumed that all the electrode lengths are the same because in-phase pulses are applied to six electrodes constituting one stage corresponding to two photodiodes every two electrodes. The maximum signal amount is defined by the amount of charge that can be stored in the 2/6 electrode per stage.
一方、第４図の例では、２個のフォトダイオードに対
応して１段を構成する６個の電極にそれぞれ異なる相の
パルスを印加しており、１段あたりの4/6電極に蓄積で
きる電荷量で最大信号量が規定されるために、第３図の
例の２倍となる。On the other hand, in the example of FIG. 4, different phases of pulses are applied to the six electrodes constituting one stage corresponding to the two photodiodes, and can be accumulated in 4/6 electrodes per stage. Since the maximum signal amount is defined by the charge amount, it is twice as large as that in the example of FIG.
第１フィールドでは、φV1〜φV4がオン状態になって
いる期間にφV2をVHレベルにすることによって、フォ
トダイオード401,403に蓄積された信号電荷を対応する
垂直レジスタに読み出す。In the first field, the signal charges stored in the photodiodes 401 and 403 are read out to the corresponding vertical registers by setting φ V2 to the VH level while φ V1 to φ V4 are in the ON state.
次に、期間で前記信号電荷を1/2段垂直転送しφV4
〜φV1電極下に蓄積する。その後、期間でφV5をVHレ
ベルにすることによりフォトダイオード402,404に蓄積
されている信号電荷を読み出して、それぞれフォトダイ
オード401,403の信号電荷と混合し、前記混合電荷を第
１フィールドの単位画素407,408信号として出力する。Next, during the period, the signal charges are vertically transferred by 1/2 stage to φ V4
Accumulates under the ~ φV1 electrode. Thereafter, the signal charges stored in the photodiodes 402 and 404 are read out by setting φ V5 to the V H level in the period, and are mixed with the signal charges of the photodiodes 401 and 403, respectively, and the mixed charges are unit pixels 407 and 408 of the first field. Output as a signal.
また、第２フィールドでは、φV4〜φV1がオン状態に
なっている期間でφV5をVHレベルにすることによって
フォトダイオード402,404に蓄積されている信号電荷を
読み出し、期間で1/2段垂直転送しφV1〜φV4電極下
に蓄積する。次に期間でφV1をVHレベルにすることに
よりフォトダイオード403に蓄積されている信号電荷を
読み出して前記信号電荷と混合し、第２フィールドの単
位画素409の信号として出力する。In the second field, the signal charges stored in the photodiodes 402 and 404 are read out by setting φ V5 to the VH level during the period when φ V4 to φ V1 are in the on state, and a half step is performed during the period. and vertical transfer accumulated under phi V1 to [phi] V4 electrodes. Next, the signal charge accumulated in the photodiode 403 is read out by setting φ V1 to the V H level in the period, mixed with the signal charge, and output as a signal of the unit pixel 409 in the second field.
以上のようにして、本実施例においても第６図に示し
た従来例と同様にフィールド蓄積モードによる2:1イン
ターレース動作が実現できる。As described above, also in this embodiment, the 2: 1 interlace operation in the field accumulation mode can be realized as in the conventional example shown in FIG.
なお、ここで説明した実施例では１個のフォトダイオ
ードに対して３電極が形成されている例について述べた
が、４電極以上が形成されている場合にも本発明を適用
できることは明らかである。また、実施例で述べたフィ
ールド蓄積モードによる2:1インターレース動作だけで
はなく、フレーム蓄積モードによる2:1インターレース
動作も可能である。In the embodiment described here, an example in which three electrodes are formed for one photodiode has been described. However, it is apparent that the present invention can be applied to a case where four or more electrodes are formed. . In addition to the 2: 1 interlace operation in the field accumulation mode described in the embodiment, a 2: 1 interlace operation in the frame accumulation mode is also possible.
さらに、本実施例では、垂直レジスタの転送電極がト
ランスファゲート電極の機能を兼ねた例を示したが、ト
ランスファゲート電極が独立した構成となっていても本
発明を適用できる。Further, in this embodiment, the example in which the transfer electrode of the vertical register also has the function of the transfer gate electrode has been described. However, the present invention can be applied even when the transfer gate electrode has an independent structure.
以上説明したように、本発明によれば、１個のフォト
ダイオードに対応してＮ個（Ｎは３以上の整数）の転送
電極が形成され、かつ（2N−１）個おきの転送電極が共
通に接続された垂直レジスタを備えた電荷転送撮像素子
において、１個のフォトダイオードに対応して１段を構
成する駆動パルスを印加することによってノンインター
レース動作が、また２個のフォトダイオードに対応して
１段を構成する駆動パルスを印加することによってイン
ターレース動作が実現できる。すなわち、同一の撮像素
子においてノンインターレースとインターレースの２種
類の動作が可能となるという効果がある。As described above, according to the present invention, N (N is an integer of 3 or more) transfer electrodes are formed corresponding to one photodiode, and every (2N-1) transfer electrodes are formed. In a charge transfer imaging device having a commonly connected vertical register, non-interlace operation can be performed by applying a drive pulse constituting one stage corresponding to one photodiode, and two photodiodes can be supported. The interlace operation can be realized by applying a driving pulse constituting one stage. That is, there is an effect that two kinds of operations, non-interlace and interlace, can be performed in the same image sensor.
第１図は本発明によるインターライン転送型電荷転送撮
像素子の模式図、第２図は本発明によるノンインターレ
ース動作を示す模式図、第３図（ａ）〜（ｄ）は本発明
によるフィールド蓄積モードによるインターレース動作
を示す模式図および波形図、第４図（ａ）〜（ｄ）は本
発明による第３図とは異なうフィールド蓄積モードによ
るインターレース動作を示す模式図および波形図、第５
図は従来のインターライン転送型電荷転送撮像素子の模
式図、第６図（ａ）〜（ｃ）は従来素子におけるフィー
ルド蓄積モードによるインターレース動作を示す波形図
および模式図、第７図（ａ），（ｂ）は従来素子におけ
るノンインターレース動作を示す波形図および模式図で
ある。 101,201〜204,301〜304,401〜404,501,601〜604,701〜7
03……フォトダイオード、102,205,305,405,502,605,70
4……トランスファゲート、103,206,306,406,503,606,7
05……垂直レジスタ、307,308,407,408,607,608……第
１フィールドの単位画素、309,409,609……第２フィー
ルドの単位画素、504……水平レジスタ、505……電荷検
出部。FIG. 1 is a schematic diagram of an interline transfer type charge transfer imaging device according to the present invention, FIG. 2 is a schematic diagram showing a non-interlaced operation according to the present invention, and FIGS. 3 (a) to 3 (d) are field accumulation according to the present invention. FIGS. 4A to 4D are schematic diagrams and waveform diagrams showing an interlace operation in a field accumulation mode different from FIG. 3 according to the present invention, and FIGS.
FIGS. 6A to 6C are schematic diagrams of a conventional interline transfer type charge transfer imaging device, and FIGS. 6A to 6C are waveform diagrams and schematic diagrams showing an interlaced operation in a field accumulation mode in the conventional device. And (b) are a waveform diagram and a schematic diagram showing a non-interlace operation in the conventional device. 101,201-204,301-304,401-404,501,601-604,701-7
03 …… Photodiode, 102,205,305,405,502,605,70
4 ... Transfer gate, 103,206,306,406,503,606,7
05 ... vertical register, 307, 308, 407, 408, 607, 608 ... unit pixel of the first field, 309, 409, 609 ... unit pixel of the second field, 504 ... horizontal register, 505 ... charge detection unit.
Claims (3)
個の光電変換素子と、該光電変換素子に蓄積された信号
電荷を並列に転送する垂直レジスタと、前記各光電変換
素子から垂直レジスタへ電荷を転送するトランスファゲ
ートを少なくとも備えており、前記垂直レジスタには前
記各光電変換素子に対応してＮ個（Ｎは３以上の整数）
の転送電極が形成され、かつ（2N−１）個おきの転送電
極が共通に接続されていることを特徴とする電荷転送撮
像素子。A plurality of photoelectric conversion elements arranged two-dimensionally on a semiconductor substrate; a vertical register for transferring signal charges stored in the photoelectric conversion elements in parallel; The vertical register includes at least N transfer gates (N is an integer of 3 or more) corresponding to the photoelectric conversion elements.
And (2N-1) transfer electrodes are commonly connected to each other.
段が構成される駆動パルスを垂直レジスタの転送電極に
印加することを特徴とする請求項（１）記載の電荷転送
撮像素子の駆動方法。2. One N-electrode corresponding to one photoelectric conversion element
2. The method according to claim 1, wherein a drive pulse forming a stage is applied to a transfer electrode of the vertical register.
対応する2N電極で１段が構成される駆動パルスを垂直レ
ジスタの転送電極に印加することを特徴とする請求項
（１）記載の電荷転送撮像素子の駆動方法。3. The method according to claim 1, wherein a driving pulse composed of 2N electrodes corresponding to two photoelectric conversion elements adjacent in the vertical direction, one stage of which is formed, is applied to the transfer electrode of the vertical register. Driving method of the charge transfer imaging device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63215538A JP2658247B2 (en) | 1988-08-29 | 1988-08-29 | Charge transfer imaging device and driving method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63215538A JP2658247B2 (en) | 1988-08-29 | 1988-08-29 | Charge transfer imaging device and driving method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0263277A JPH0263277A (en) | 1990-03-02 |
| JP2658247B2 true JP2658247B2 (en) | 1997-09-30 |
Family
ID=16674087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63215538A Expired - Fee Related JP2658247B2 (en) | 1988-08-29 | 1988-08-29 | Charge transfer imaging device and driving method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2658247B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7038723B1 (en) | 1999-04-26 | 2006-05-02 | Matsushita Electric Industrial Co., Ltd. | Solid state imaging device, method for driving the same and camera using the same |
| JP4734760B2 (en) * | 2001-05-23 | 2011-07-27 | ソニー株式会社 | Driving device and driving method of solid-state imaging device |
-
1988
- 1988-08-29 JP JP63215538A patent/JP2658247B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0263277A (en) | 1990-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3906496B2 (en) | Solid-state imaging device, driving method thereof, and camera | |
| JPH0522668A (en) | Solid-state image pickup device | |
| JP2853216B2 (en) | Solid-state imaging device | |
| EP0876053B1 (en) | Method for driving a solid state image sensor | |
| JP2658247B2 (en) | Charge transfer imaging device and driving method thereof | |
| JPH11146408A (en) | Solid-state image pickup device and method for charge read-out for the same | |
| US5523787A (en) | Solid-state imaging device adapted for an interlaced scanning and a non-interlaced scanning and method for driving same | |
| JP3509184B2 (en) | Driving method of solid-state imaging device | |
| JP3277974B2 (en) | Solid-state imaging device | |
| JP2993492B2 (en) | Driving method and driving device for solid-state imaging device | |
| JPS6046594B2 (en) | How to drive a charge transfer image sensor | |
| JP2000308075A (en) | Image pickup element and driving method of the same | |
| JPS63114377A (en) | Drive method for charge transfer image pickup device | |
| JP2005191943A (en) | Solid-state imaging device and camera equipped with the same | |
| JP2897665B2 (en) | Driving method of solid-state imaging device | |
| JP2666398B2 (en) | Solid-state imaging device and driving method thereof | |
| JPH0856312A (en) | Solid-state image pickup element and its driving method | |
| JP3000958B2 (en) | Driving method of solid-state imaging device | |
| JPH09312849A (en) | Solid-state image pickup device | |
| JP2595916B2 (en) | Solid-state imaging device and driving method thereof | |
| JPH03166875A (en) | Drive method for solid-state image pickup element | |
| JP2000184286A (en) | Drive method for vertical double density ccd solid-state image pickup element | |
| JPH11196336A (en) | Method for driving common camera for hdtv/sdtv | |
| JP2002142156A (en) | Solid image pickup unit and camera equipped with the same | |
| JP2000308078A (en) | Image pickup element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |