JP2658038B2 - Digital-to-analog converter - Google Patents
Digital-to-analog converterInfo
- Publication number
- JP2658038B2 JP2658038B2 JP62059424A JP5942487A JP2658038B2 JP 2658038 B2 JP2658038 B2 JP 2658038B2 JP 62059424 A JP62059424 A JP 62059424A JP 5942487 A JP5942487 A JP 5942487A JP 2658038 B2 JP2658038 B2 JP 2658038B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- analog
- analog converter
- conversion characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はPCMディジタル信号をアナログ信号に変換す
るディジタル・アナログ変換装置に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital / analog converter for converting a PCM digital signal into an analog signal.
従来の技術 近年、ディジタル・アナログ変換装置は、ディジタル
・オーディオの分野で活発に利用されている。ここで述
べるディジタル・アナログ変換装置とは、ディジタル・
アナログ変換器を含む、ディジタル・アナログ変換部分
の装置を意味している。2. Description of the Related Art In recent years, digital-to-analog converters have been actively used in the field of digital audio. The digital-to-analog converter described here is a digital-to-analog converter.
It means a device of a digital-to-analog conversion part, including an analog converter.
以下図面を参照しながら、上述した従来のディジタル
・アナログ変換装置について説明する。Hereinafter, the above-described conventional digital-to-analog converter will be described with reference to the drawings.
第7図は従来のディジタル・アナログ変換器のディジ
タル・アナログ変換特性を示したものである。第7図に
おいて、Uは負のディジタル信号変換特性、Vは正のデ
ィジタル信号変換特性、βはUの変換特性の零点、αは
Vの変換特性の零点、ξはUとVとの変換特性のオフセ
ット値、Wは理想ディジタル・アナログ変換器の時の正
の変換特性である。FIG. 7 shows digital-to-analog conversion characteristics of a conventional digital-to-analog converter. In FIG. 7, U is a negative digital signal conversion characteristic, V is a positive digital signal conversion characteristic, β is a zero point of the conversion characteristic of U, α is a zero point of the conversion characteristic of V, and ξ is a conversion characteristic of U and V. , W, is a positive conversion characteristic at the time of the ideal digital / analog converter.
以上のようなディジタル・アナログ変換器において何
故ξなるオフセット値が発生するのかを説明する。The reason why the offset value is generated in the digital-to-analog converter as described above will be described.
まずディジタル・アナログ変換器に入力されるPCMデ
ィジタル信号は、第8図で示した信号である。ところ
が、一般によく用いられるディジタル・アナログ変換器
は、はしご型抵抗回路網方式がよく知られているし、最
近のディジタル・オーディオ装置では、かかる方式及び
これに類した電流加算型方式が大半である。特に、この
ような方式のディジタル・アナログ変換器を用いた時に
は、最大桁ビットのスイッチがオン、オフ動作する時
に、ディジタル・アナログ変換器の最大誤差が発生す
る。これは、第8図における、α、β点間であり、ここ
でξなるオフセット値を発生する。(例えば、「PCMデ
ィジタル・オーディオのすべて」誠文堂新光社刊・39ペ
ージ〜41ページ) 発明が解決しようとする問題点 上記で述べたようなディジタル・アナログ変換器で
は、オフセットξが存在するため変換された信号波形が
歪むという問題点を有していた。また、この歪みは入力
ディジタル信号レベルが低いほど影響が大きくなり、歪
率が悪化する傾向を示す。第9図は、第7図で示したU
−V変換特性における正弦波信号再生波形ηの図であ
る。First, the PCM digital signal input to the digital-to-analog converter is the signal shown in FIG. However, a ladder-type resistor network system is well known as a commonly used digital-to-analog converter, and in recent digital audio devices, such a system and a current addition type system similar thereto are mostly used. . In particular, when such a digital-to-analog converter is used, the maximum error of the digital-to-analog converter occurs when the switch of the largest digit turns on and off. This is between the points α and β in FIG. 8, where an offset value of Δ is generated. (For example, “All about PCM Digital Audio”, Seibundo Shinkosha, pp. 39-41) Problems to be Solved by the Invention In the digital-to-analog converter as described above, the offset ξ exists. Therefore, there is a problem that the converted signal waveform is distorted. Also, this distortion has a greater effect as the input digital signal level is lower, and the distortion rate tends to be worse. FIG. 9 shows the U shown in FIG.
FIG. 9 is a diagram of a sine wave signal reproduction waveform η in the −V conversion characteristic.
本発明は上記問題点に鑑み、入力ディジタル信号レベ
ルが低い時、顕著に見られるディジタル・アナログ変換
器が有しているオフセット誤差の影響をなくしたディジ
タル・アナログ変換装置を提供するものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and provides a digital-to-analog converter in which the influence of an offset error of a digital-to-analog converter, which is conspicuous when the input digital signal level is low, is eliminated.
問題点を解決するための手段 上記問題点を解決するために本発明のディジタル・入
力ディジタル信号の設定された折り返し点で折り返し変
換するべくその設定された折り返し点を検出する変換特
性折り返し検出器と、入力ディジタル信号レベルを判別
して一定レベル以下のときに前記変換特性折り返し検出
器の折り返し動作を制御する入力レベル判別器と、前記
変換特性折り返し検出器の検出信号に基づいてディジタ
ル信号を折り返すディジタル信号折り返し回路と、折り
返されたディジタル信号をアナログ信号に変換するディ
ジタル・アナログ変換器と、ディジタル・アナログ変換
器出力信号をアナログ的に折り返すアナログ信号折り返
し器とを備えたものである。Means for Solving the Problems In order to solve the above-mentioned problems, a conversion characteristic aliasing detector for detecting the set aliasing point in order to perform aliasing conversion at the set aliasing point of the digital / input digital signal of the present invention; An input level discriminator for discriminating an input digital signal level and controlling a return operation of the conversion characteristic return detector when the input digital signal level is equal to or lower than a predetermined level; and a digital return circuit for returning a digital signal based on a detection signal of the conversion characteristic return detector. It comprises a signal folding circuit, a digital-to-analog converter for converting the folded digital signal into an analog signal, and an analog signal folding unit for folding the digital-to-analog converter output signal in an analog manner.
作用 本発明は上記した構成によって、入力ディジタル信号
レベルが一定レベルより低くオフセット値による誤差が
大きい時、入力ディジタル信号を、当該ディジタル信号
の設定された折り返し点で折り返し、ディジタル・アナ
ログ変換後のアナログ信号を更にアナログ的に折り返す
ことで、オフセット値の影響をなくしたディジタル・ア
ナログ変換特性を得て、オフセット値の影響のないアナ
ログ出力信号を得ることが出来るものである。According to the present invention, when the input digital signal level is lower than a certain level and the error due to the offset value is large, the input digital signal is folded at the set folding point of the digital signal, and the analog signal after digital-to-analog conversion is obtained. By further folding the signal in an analog manner, a digital-to-analog conversion characteristic free from the influence of the offset value can be obtained, and an analog output signal free from the influence of the offset value can be obtained.
実施例 以下本発明の一実施例のディジタル・アナログ変換装
置について、図面を参照しながら説明する。Embodiment A digital-to-analog converter according to an embodiment of the present invention will be described below with reference to the drawings.
第2図は本発明の一実施例におけるディジタル・アナ
ログ変換装置のディジタル・アナログ変換特性を示すも
のである。第2図において、変換特性B−Y−X−Aは
元のディジタル・アナログ変換特性、変換特性B−Y−
DはYで折り返した時のディジタル・アナログ変換特
性、変換特性C−X−AはXで折り返した時のディジタ
ル・アナログ変換特性、εは元のディジタル・アナログ
変換器が有しているオフセット値である。FIG. 2 shows the digital-to-analog conversion characteristics of the digital-to-analog converter according to one embodiment of the present invention. In FIG. 2, the conversion characteristics BY-X-A are the original digital-to-analog conversion characteristics and the conversion characteristics BY-
D is the digital-to-analog conversion characteristic when folded at Y, conversion characteristic CXA is the digital-to-analog conversion characteristic when folded at X, and ε is the offset value of the original digital-analog converter. It is.
第1図は、本発明の一実施例の構成図である。第1図
において、Eはディジタル入力信号、1は変換特性折り
返し検出器、7は入力レベル判別器であり、このレベル
判別器7に入力されるディジタル信号のレベルが一定レ
ベルより低い時、当該レベル判別器7の出力信号によ
り、変換特性折り返し検出器1が動作するように制御さ
れる。Fは変換特性折り返し検出器の出力信号、2はデ
ィジタル信号折り返し回路、Gはディジタル信号折り返
し回路の出力信号、3はアナログ信号の合成器、Hは合
成器3の出力信号、4はディジタル・アナログ変換器、
Iはディジタル・アナログ変換器の出力信号、5はアナ
ログ信号折り返し器、Jはアナログ信号折り返し器の出
力信号、6はアナログ信号の合成器、Kは合成器6の出
力信号である。FIG. 1 is a configuration diagram of one embodiment of the present invention. In FIG. 1, E is a digital input signal, 1 is a conversion characteristic aliasing detector, and 7 is an input level discriminator. When the level of a digital signal input to the level discriminator 7 is lower than a certain level, the level is determined. The conversion characteristic return detector 1 is controlled by the output signal of the discriminator 7 to operate. F is the output signal of the conversion characteristic return detector, 2 is the digital signal return circuit, G is the output signal of the digital signal return circuit, 3 is the synthesizer of the analog signal, H is the output signal of the synthesizer 3, 4 is the digital / analog signal. converter,
I is an output signal of the digital / analog converter, 5 is an analog signal looper, J is an output signal of the analog signal looper, 6 is an analog signal synthesizer, and K is an output signal of the synthesizer 6.
以上のように構成された第1図のディジタル・アナロ
グ変換装置について、以下第3図及び第4図を用いてそ
の動作を説明する。The operation of the digital-to-analog converter of FIG. 1 configured as described above will be described below with reference to FIGS.
ここでは、説明を簡単にするために入力レベル判別器
が、入力ディジタル信号レベルが一定レベルより低いと
判別した後の動作について述べる。Here, in order to simplify the description, an operation after the input level discriminator has determined that the input digital signal level is lower than a certain level will be described.
まず第3図において、Eは4ビットの入力ディジタル
信号を示すものであり、1ビット目はMSB、4ビット目
はLSBである。LはEの信号零点をYにした時の正負信
号。ここで、一具体例としてディジタル信号をY点で折
り返す場合の動作を第1図の構成にしたがって動作説明
をする。Eのディジタル信号は、変換特性折り返し検出
器1で、MSBの“1"検出がなされ“1"の時、ディジタル
信号折り返し回路2で、第3図Mの如く反転される、こ
のM信号とL信号の負信号部分がアナログ合成器3で合
成され、ディジタル・アナログ変換器4に印加される。
このアナログ化されたPAM(パルス振幅変調)信号のM
信号部分をアナログ信号折り返し器5で、折り返すと第
3図Nとなる。ただし、ここでアナログ信号折り返し器
5に入力されているF′信号は、ディジタル・アナログ
変換器により変換された後で、アナログ信号折り返し器
5を動作させるようディジタル・アナログ変換器の変換
時間分を遅延処理させている。この様子をEの各信号サ
ンプル毎に示したのが第4図である。M16=M15としたの
なは、データのオーバフロー対策である。第3図、第4
図の一具体例の構成は第5図である。ここで示した各ブ
ロックの番号と近じ番号の第2図の各ブロックとは、基
本的に同一機能である。(例えは、1′=1) ここで、ブロック2′の−1機能は、EのMSB“1"
領域のディジタル信号を反転したものがでこの値から
ディジタル“1"を引き算したのが−1である。First, in FIG. 3, E indicates a 4-bit input digital signal, where the first bit is MSB and the fourth bit is LSB. L is a positive / negative signal when the signal zero of E is set to Y. Here, as one specific example, the operation when the digital signal is folded at the Y point will be described with reference to the configuration of FIG. The digital signal of E is detected by the conversion characteristic return detector 1 as "1" of the MSB. When the digital signal is "1", the digital signal return circuit 2 inverts the M signal and the L signal as shown in FIG. The negative signal portion of the signal is synthesized by the analog synthesizer 3 and applied to the digital / analog converter 4.
M of this analogized PAM (pulse amplitude modulation) signal
When the signal portion is looped back by the analog signal loopback unit 5, the result is as shown in FIG. 3N. Here, the F 'signal input to the analog signal loopback unit 5 is converted by the digital / analog converter, and then the conversion time of the digital / analog converter is set to operate the analog signal loopback unit 5. Delay processing. FIG. 4 shows this state for each signal sample of E. The reason why M16 = M15 is to prevent data overflow. FIG. 3, FIG.
FIG. 5 shows the configuration of one specific example of FIG. The numbers of the blocks shown here and the blocks of FIG. 2 having the numbers close to each other have basically the same function. (For example, 1 '= 1) Here, the -1 function of the block 2' is the MSB "1" of E
The digital signal in the area is inverted, and the value obtained by subtracting digital "1" from this value is -1.
E信号を正弦波として第5図の各信号を示したのが第
6図である。ここで、 はロのディジタル信号反転、 ロのディジタル信号反転のアナログ信号反転。FIG. 6 shows each signal of FIG. 5 with the E signal as a sine wave. here, Is the digital signal inversion of b, Analog signal inversion of digital signal inversion b.
以上のように本実施例によれば、ディジタル・アナロ
グ変換器において、第2図のB−Y−X−Aのオフセッ
ト誤差を有していた変換特性が、本発明の構成により第
2図のB−Y−Dのオフセット誤差をなくした変換特性
に改良することが出来る。As described above, according to the present embodiment, in the digital-to-analog converter, the conversion characteristic having the BYXA offset error of FIG. The conversion characteristics can be improved to eliminate the BYD offset error.
なお、第3、4、5、6図の実施例において、折り返
し点を第2図のY点としたがX点としてもよい。この折
り返し点Xで折り返した場合を示したのが、第3図L,P,
Qである。ここで、入力ディジタル信号EのX点を信号
零点にしたLの正負信号のうち、MSBが“0"の時に反転
したのがP信号であり、これをディジタル・アナログ変
換した後、アナログ化されたP信号部分をアナログ的に
折り返すとQ信号となる。そして、第4図には図示して
いないが前述と同様に処理され、第2図に示すB−Y−
X−Aの変換特性を、同図のC−X−Aの変換特性に改
良することが出来る。In the embodiments of FIGS. 3, 4, 5, and 6, the turning point is the Y point in FIG. 2, but may be the X point. FIG. 3 L, P, and FIG. 3 show the case of turning at the turning point X.
Q. Here, among the L positive / negative signals obtained by setting the X point of the input digital signal E to the signal zero point, the P signal is inverted when the MSB is "0". The P signal is converted from digital to analog and then converted to analog. When the P signal portion is folded back in an analog manner, it becomes a Q signal. Then, although not shown in FIG. 4, the processing is performed in the same manner as described above, and BY-Y shown in FIG.
The conversion characteristic of XA can be improved to the conversion characteristic of CXA in FIG.
また、折り返し点を第2図のY、X点以外にも、同一
MSB領域における変換特性の任意の点で折り返してもよ
い。同様に、第1図で示したが、かかる折り返し動作
を、入力信号レベルのどの値から行なわせるかは入力レ
ベル判別器7で設定すればよく、任意の入力レベルでの
処理が可能である。即ち、入力レベル判別器7、あるい
は、これと等価なKビット判別器7′は、入力ディジタ
ル信号のKビットから下の信号レベル範囲について検出
が可能であればよく、Kビット目をモニターしさえすれ
ば良いことがわかる。In addition, the turning point is the same except for the points Y and X in FIG.
The conversion may be made at any point of the conversion characteristic in the MSB region. Similarly, as shown in FIG. 1, the value of the input signal level at which the folding operation is to be performed may be set by the input level discriminator 7, and processing at an arbitrary input level is possible. That is, the input level discriminator 7 or the K-bit discriminator 7 'equivalent thereto only needs to be able to detect a signal level range below the K bits of the input digital signal, and even monitors the K-th bit. You can see what you should do.
発明の効果 以上のように本発明は、入力ディジタル信号の設定さ
れた折り返し点で折り返し変換するべくその設定された
折り返し点を検出する変換特性折り返し検出器と、入力
ディジタル信号レベルを判別して一定レベル以下のとき
に前記変換特性折り返し検出器の折り返し動作を制御す
る入力レベル判別器と、前記変換特性折り返し検出器の
検出信号に基づいてディジタル信号を折り返すディジタ
ル信号折り返し回路と、折り返されたディジタル信号を
アナログ信号に変換するディジタル・アナログ変換器
と、ディジタル・アナログ変換器出力信号をアナログ的
に折り返すディジタル信号折り返し器とを備えたので、
入力アナログ信号レベルが一定レベルより低くオフセッ
ト値による誤差が大きい時、そのレベルを判別してディ
ジタル・アナログ変換器のオフセット誤差をなくし、オ
フセット値の影響のないアナログ出力信号を得ることが
出来るものである。As described above, the present invention provides a conversion characteristic return detector that detects a set return point to perform return conversion at a set return point of an input digital signal, and determines an input digital signal level to be constant. An input level discriminator for controlling a folding operation of the conversion characteristic folding detector when the level is equal to or less than a level, a digital signal folding circuit for folding a digital signal based on a detection signal of the conversion characteristic folding detector, and a folded digital signal A digital-to-analog converter that converts the analog signal into an analog signal, and a digital signal loopback that loops back the digital-to-analog converter output signal in an analog manner.
When the input analog signal level is lower than a certain level and the error due to the offset value is large, the level can be determined to eliminate the offset error of the digital-to-analog converter and to obtain an analog output signal without the influence of the offset value. is there.
第1図は本発明のディジタル・アナログ変換装置の実施
例におけるブロック構成図、第2図は本発明の実施例に
おけるディジタル・アナログ変換装置の変換特性図、第
3図,第4図は第1図の実施例における動作説明のため
のデータ列図、第5図は本発明の実施例における具体構
成を示すブロック図、第6図は本発明の実施例における
動作を説明する波形図、第7図,第8図,第9図は従来
例の構成及び動作説明のための特性図、データ列図及び
波形図である。 1……変換特性折り返し検出器、2……ディジタル信号
折り返し器、5……アナログ信号折り返し器、7……入
力レベル判別器。FIG. 1 is a block diagram of a digital-to-analog converter according to an embodiment of the present invention, FIG. 2 is a conversion characteristic diagram of the digital-to-analog converter according to the embodiment of the present invention, and FIGS. FIG. 5 is a data string diagram for explaining the operation in the embodiment of the figure, FIG. 5 is a block diagram showing a specific configuration in the embodiment of the present invention, FIG. 6 is a waveform diagram for explaining the operation in the embodiment of the present invention, FIG. FIG. 8, FIG. 9, and FIG. 9 are a characteristic diagram, a data string diagram, and a waveform diagram for explaining the configuration and operation of the conventional example. 1 ... Conversion characteristic return detector, 2 ... Digital signal return device, 5 ... Analog signal return device, 7 ... Input level discriminator.
Claims (1)
点で折り返し変換するべくその設定された折り返し点を
検出する変換特性折り返し検出器と、入力ディジタル信
号レベルを判別して一定レベル以下のときに前記変換特
性折り返し検出器の折り返し動作を制御する入力レベル
判別器と、前記変換特性折り返し検出器の検出信号に基
づいてディジタル信号を折り返すディジタル信号折り返
し回路と、折り返されたディジタル信号をアナログ信号
に変換するディジタル・アナログ変換器と、ディジタル
・アナログ変換器出力信号をアナログ的に折り返すアナ
ログ信号折り返し器とを備え、入力ディジタル信号をア
ナログ信号に変換して出力するように構成したことを特
徴とするディジタル・アナログ変換装置。1. A conversion characteristic return detector for detecting a set return point in order to perform return conversion at a set return point of an input digital signal, and said conversion characteristic return detector determines an input digital signal level when the input digital signal level is lower than a predetermined level. An input level discriminator for controlling a folding operation of the conversion characteristic folding detector, a digital signal folding circuit for folding a digital signal based on a detection signal of the conversion characteristic folding detector, and converting the folded digital signal into an analog signal A digital-to-analog converter, and an analog signal loopback for looping back the digital-to-analog converter output signal in an analog manner, wherein the digital-to-analog converter is configured to convert an input digital signal into an analog signal and output the analog signal. Analog converter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62059424A JP2658038B2 (en) | 1987-03-13 | 1987-03-13 | Digital-to-analog converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62059424A JP2658038B2 (en) | 1987-03-13 | 1987-03-13 | Digital-to-analog converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63224524A JPS63224524A (en) | 1988-09-19 |
JP2658038B2 true JP2658038B2 (en) | 1997-09-30 |
Family
ID=13112867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62059424A Expired - Fee Related JP2658038B2 (en) | 1987-03-13 | 1987-03-13 | Digital-to-analog converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2658038B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5673925A (en) * | 1979-11-21 | 1981-06-19 | Hitachi Ltd | Storage device for linear error |
JPS56140239U (en) * | 1980-03-24 | 1981-10-23 |
-
1987
- 1987-03-13 JP JP62059424A patent/JP2658038B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS63224524A (en) | 1988-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5021788A (en) | Digital analog converter | |
KR930011007B1 (en) | Musical interval converting device | |
CA1287172C (en) | D/a converter for digital signals represented by a 2's complement | |
EP0240286B1 (en) | Low-pitched sound creator | |
US3878465A (en) | Instantaneous adaptative delta modulation system | |
JPH0818966A (en) | Digital timing restoration circuit | |
US4498072A (en) | A/D Converter having a self-bias circuit | |
US4716397A (en) | Method and apparatus for very high speed analog-to-digital conversion | |
US4594576A (en) | Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion | |
GB2089606A (en) | Analog-to-digital converter circuits | |
JPS6159913A (en) | Ad converting circuit | |
JP2658038B2 (en) | Digital-to-analog converter | |
US5090291A (en) | Music signal time reverse effect apparatus | |
US5394022A (en) | Pulse width modulation circuit apparatus | |
EP0266159B1 (en) | Digital muting circuit | |
US4532495A (en) | Speech digitization system | |
US5483295A (en) | Adaptive clamping circuit for video signal receiving device | |
US5610608A (en) | Method of recording signal, method of reproducing signal, and method of recording/reproducing signal | |
JP2615717B2 (en) | Digital-to-analog converter | |
US4864304A (en) | Analog voltage signal comparator circuit | |
JPS63224523A (en) | Digital-analog converter | |
JP3608639B2 (en) | Data conversion apparatus and acoustic apparatus using the same | |
JPH07123214B2 (en) | D / A converter | |
JP3550235B2 (en) | Burst reception delay detection circuit | |
JPH0531852B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |