JP2648134B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP2648134B2
JP2648134B2 JP7133672A JP13367295A JP2648134B2 JP 2648134 B2 JP2648134 B2 JP 2648134B2 JP 7133672 A JP7133672 A JP 7133672A JP 13367295 A JP13367295 A JP 13367295A JP 2648134 B2 JP2648134 B2 JP 2648134B2
Authority
JP
Japan
Prior art keywords
film
aluminum
insulating film
contact hole
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7133672A
Other languages
Japanese (ja)
Other versions
JPH08330530A (en
Inventor
聡 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP7133672A priority Critical patent/JP2648134B2/en
Publication of JPH08330530A publication Critical patent/JPH08330530A/en
Application granted granted Critical
Publication of JP2648134B2 publication Critical patent/JP2648134B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、特に半導体集積回路中に形成されるアンチ
フューズ素子を備えた半導体装置及びその製造方法に関
する。
The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device having an antifuse element formed in a semiconductor integrated circuit and a method of manufacturing the same.

【0002】[0002]

【従来の技術】アンチフューズ素子はFPGA(フィー
ルド・プログラマブル・ゲート・アレー(Field
Programmable Gate Array))
等のユーザプログラミング可能な論理デバイスの論理セ
ル或いはPROMのメモリセル等を構成するために集積
回路中に形成される。
2. Description of the Related Art An antifuse element is an FPGA (Field Programmable Gate Array).
Programmable Gate Array)
Are formed in an integrated circuit to constitute a logic cell of a user-programmable logic device or a memory cell of a PROM.

【0003】ここでアンチフューズ素子は通常の溶断ヒ
ューズ素子とは逆に、初期状態が開放であり書き込み操
作によって導通状態になるヒューズ素子である。
Here, the antifuse element is a fuse element which is open in an initial state and becomes conductive by a write operation, contrary to a normal blown fuse element.

【0004】図2に従来のアンチフューズ素子(第1の
従来例)を示す。
FIG. 2 shows a conventional antifuse element (first conventional example).

【0005】このアンチフューズ素子は、半導体基板1
上の第1の絶縁膜2を選択的に被覆する第1のアルミニ
ウム膜配線3−1,3−2、第1のアルミニウム膜配線
3−1に達するコンタクト孔5−1を有する層間絶縁膜
4、コンタクト孔5−1の底部で第1のアルミニウム膜
配線3−1に接触する非晶質シリコン膜6(厚さ100
nm)及び非晶質シリコン膜6と接触して層間絶縁膜4
を選択的に被覆する第2のアルミニウム膜配線7でなる
というものである。初期状態では第1のアルミニウム膜
配線3−1と第2のアルミニウム配線7とは非晶質シリ
コン膜6により非導通であるが、第1のアルミニウム膜
配線3−1と第2のアルミニウム膜配線7との間に電圧
を印加し、ジュール熱により非晶質シリコン膜6を多結
晶化して低抵抗にする。
[0005] The antifuse element is a semiconductor substrate 1
First aluminum film wirings 3-1 and 3-2 for selectively covering first insulating film 2 above, and interlayer insulating film 4 having contact hole 5-1 reaching first aluminum film wiring 3-1. The amorphous silicon film 6 (having a thickness of 100) contacting the first aluminum film wiring 3-1 at the bottom of the contact hole 5-1.
nm) and the amorphous silicon film 6 and the interlayer insulating film 4
Of the second aluminum film wiring 7 which selectively covers In the initial state, the first aluminum film wiring 3-1 and the second aluminum wiring 7 are non-conductive by the amorphous silicon film 6, but the first aluminum film wiring 3-1 and the second aluminum film wiring A voltage is applied between the amorphous silicon film 7 and the amorphous silicon film 6 to reduce the resistance by Joule heat.

【0006】しかし、このアンチフューズ素子は、アル
ミニウム膜と非晶質シリコン膜が直接接触しているの
で、後工程などの熱履歴や動作中にアルミニウムとシリ
コンの相互拡散が起こって非導通状態が失われるという
欠点がある。この欠点は、特開平5−90411号公報
に開示されているように、非晶質シリコン膜に接触する
上下の配線を高融点金属膜又はそれらの合金膜で形成す
ることにより一応免れることができる。しかし、高融点
金属膜等はアルミニウム膜に比べると電気抵抗が高い。
そこで、アルミニウム膜と非晶質シリコン膜との間にバ
リア膜を形成する手法(第2の従来例)が前述の公開公
報に記載されている。
However, in this antifuse element, the aluminum film and the amorphous silicon film are in direct contact with each other. It has the disadvantage of being lost. This drawback can be avoided by forming upper and lower wirings in contact with the amorphous silicon film with a high melting point metal film or an alloy film thereof as disclosed in Japanese Patent Application Laid-Open No. 5-90411. . However, a high melting point metal film or the like has a higher electric resistance than an aluminum film.
Therefore, a technique (second conventional example) of forming a barrier film between an aluminum film and an amorphous silicon film is described in the above-mentioned publication.

【0007】すなわち、図3(a)に示すように、半導
体基板1上の第1の絶縁膜2を選択的に被覆しタングス
テン、モリブデン等の高融点金属膜8を表面に有する第
1のアルミニウム膜配線3−1A,3−2Aを形成す
る。次に、図3(b)に示すように、PSG等の層間絶
縁膜4Aを形成しコンタクト孔5−1A,5−2Aを形
成し、コンタクト孔5−1Aとその近傍に厚さ100n
mの非晶質シリコン膜6Aを形成する。次に、図3
(c)に示すように、非晶質シリコン膜6Aの表面及び
側面をタングステン膜9で被覆する。次に、図3(d)
に示すように、第2のアルミニウム膜配線7Aを形成す
る。
That is, as shown in FIG. 3A, a first aluminum film having a high melting point metal film 8 of tungsten, molybdenum or the like on its surface selectively covered with a first insulating film 2 on a semiconductor substrate 1 is formed. The film wirings 3-1A and 3-2A are formed. Next, as shown in FIG. 3B, an interlayer insulating film 4A such as PSG is formed, contact holes 5-1A and 5-2A are formed, and a contact hole 5-1A and a thickness of 100 nm are formed in the vicinity thereof.
An amorphous silicon film 6A is formed. Next, FIG.
As shown in (c), the surface and side surfaces of the amorphous silicon film 6A are covered with a tungsten film 9. Next, FIG.
As shown in FIG. 7, a second aluminum film wiring 7A is formed.

【0008】[0008]

【発明が解決しようとする課題】図3を参照して説明し
た従来例では、アルミニウム膜と非晶質シリコン膜との
間にバリア膜としてタングステン膜などの高融点金属膜
が存在するのでアルミニウムとシリコンの相互拡散が防
止されるし、電気抵抗の低いアルミニウム膜を配線に用
いるので高速動作に適した半導体装置を実現できる。
In the conventional example described with reference to FIG. 3, since a high-melting point metal film such as a tungsten film exists as a barrier film between the aluminum film and the amorphous silicon film, aluminum is not used. Since silicon is prevented from interdiffusion and an aluminum film having low electric resistance is used for the wiring, a semiconductor device suitable for high-speed operation can be realized.

【0009】しかし、図3に明らかなように、非晶質シ
リコン膜6Aとタングステン膜9の端部がコンタクト孔
近傍の層間絶縁膜表面上に位置しているのでそれによる
段差ができる。従って、半導体装置の多層配線化の進行
とともに重要性を増している平坦性を阻害するという問
題点がある。
However, as is apparent from FIG. 3, since the ends of the amorphous silicon film 6A and the tungsten film 9 are located on the surface of the interlayer insulating film in the vicinity of the contact hole, a step is formed due to this. Therefore, there is a problem in that flatness, which is increasing in importance as the multi-layer wiring of the semiconductor device progresses, is hindered.

【0010】また、バリア膜を形成するため製造工程が
煩雑となるという問題点もある。
There is also a problem that the manufacturing process is complicated because the barrier film is formed.

【0011】以上の説明において、アルミニウム膜のみ
でなるアルミニウムを主成分とする合金膜を使用した配
線(以下、これらを総称してアルミニウム系配線とい
う)についても同様のことがいえる。
In the above description, the same can be said for a wiring using an aluminum-based alloy film consisting only of an aluminum film (hereinafter, these are collectively referred to as aluminum-based wiring).

【0012】従って、本発明の目的は、工程の煩雑化を
招くことなくアルミニウム系配線を使用でき平坦性の良
好なアンチフューズ素子を有する半導体装置及びその製
造方法を提供することにある。
Accordingly, it is an object of the present invention to provide a semiconductor device having an antifuse element having good flatness and capable of using aluminum-based wiring without complicating the process, and a method of manufacturing the same.

【0013】[0013]

【課題を解決するための手段】本発明の半導体装置は、
半導体半導体基板上の第1の絶縁膜を選択的に被覆する
第1のアルミニウム系配線、前記第1のアルミニウム系
配線に達するコンタクト孔を有し窒化シリコン膜及び塗
布法と熱処理とで形成される第2の絶縁膜を含む層間絶
縁膜、前期コンタクト孔の底部で前記第1のアルミニウ
ム系配線の表面に前記熱処理で形成される第3の絶縁膜
および前記コンタクト孔部で前記第3の絶縁膜を介して
前記第1のアルミニウム系配線と連結して前記層間絶縁
膜を選択的に被覆する第2のアルミニウム系配線でなる
アンチフューズ素子を含むというものである。
According to the present invention, there is provided a semiconductor device comprising:
A first aluminum-based wiring that selectively covers a first insulating film on a semiconductor substrate, a contact hole that reaches the first aluminum-based wiring, a silicon nitride film, and a silicon nitride film formed by a coating method and heat treatment; An interlayer insulating film including a second insulating film; a third insulating film formed on the surface of the first aluminum-based wiring at the bottom of the contact hole by the heat treatment; and a third insulating film at the contact hole portion And an antifuse element formed of a second aluminum-based wiring selectively connected to the first aluminum-based wiring through the interlayer insulating film.

【0014】ここで、第2の絶縁膜は好ましくはポリイ
ミド膜とすることができる。
Here, the second insulating film can be preferably a polyimide film.

【0015】又、本発明の半導体装置の製造方法は、半
導体基板上の第1の絶縁膜を選択的に被覆する第1のア
ルミニウム系配線を形成し、窒化シリコン膜を堆積した
後、絶縁膜形成用の塗布液を塗布し第1の熱処理により
硬化膜に変換し前記第1のアルミニウム系配線に達する
コンタクト孔をドライエッチング法により形成し前記第
1の熱処理より高い温度で第2の熱処理を行なって前記
硬化膜を第2の絶縁膜とすることによって層間絶縁膜を
形成するとともに前記コンタクト孔の底面部の前記第1
のアルミニウム系配線の表面に前記硬化膜から放出され
るガスにより第3の絶縁膜を形成し、前記コンタクト孔
部で前記第3の絶縁膜を介して前記第1のアルミニウム
系配線と連結して前記層間絶縁膜を被覆する第2のアル
ミニウム系配線を形成するアンチフューズ素子形成工程
を含むというものである。
Further, according to the method of manufacturing a semiconductor device of the present invention, a first aluminum-based wiring for selectively covering a first insulating film on a semiconductor substrate is formed, a silicon nitride film is deposited, and then the insulating film is formed. A coating liquid for forming is applied, converted into a cured film by a first heat treatment, a contact hole reaching the first aluminum-based wiring is formed by a dry etching method, and a second heat treatment is performed at a higher temperature than the first heat treatment. To form an interlayer insulating film by using the cured film as a second insulating film, and to form the first insulating film at the bottom of the contact hole.
Forming a third insulating film on the surface of the aluminum-based wiring by the gas released from the cured film, and connecting to the first aluminum-based wiring at the contact hole via the third insulating film. The method includes forming an antifuse element for forming a second aluminum-based wiring covering the interlayer insulating film.

【0016】ここで、好ましくはポリイミド膜形成用の
塗布液を塗布し第1の熱処理によりイミド化させて硬化
膜に変換することができ、又、SOG膜形成用の塗布液
を塗布し前記塗布液に含まれる溶剤を蒸発させるプリベ
ークを行なってから第1の熱処理によりある程度ガラス
化させて硬化膜に変換することもできる。
Here, it is preferable that a coating liquid for forming a polyimide film can be applied and converted into a cured film by imidization by a first heat treatment. It is also possible to perform a pre-bake for evaporating the solvent contained in the liquid and then vitrify it to some extent by the first heat treatment to convert it into a cured film.

【0017】[0017]

【作用】層間絶縁膜を形成するための熱処理時に第1の
アルミニウム系配線の表面にアンチフューズ素子の第3
の絶縁膜が形成されるので、この第3の絶縁膜がコンタ
クト孔近傍の層間絶縁膜上に形成されることはない。
The third fuse of the antifuse element is formed on the surface of the first aluminum-based wiring during heat treatment for forming an interlayer insulating film.
Is formed, the third insulating film is not formed on the interlayer insulating film in the vicinity of the contact hole.

【0018】また、バリア膜を必要とせず、かつ第3の
絶縁膜の形成を層間絶縁膜を形成するための熱処理時に
形成することができる。
Further, the third insulating film can be formed at the time of heat treatment for forming the interlayer insulating film without requiring a barrier film.

【0019】[0019]

【実施例】次に、本発明の一実施例について説明する。Next, an embodiment of the present invention will be described.

【0020】まず、図1(a)に示すように、シリコン
でなる半導体基板1(図示しないMOSトランジスタ等
の電子素子が形成されている)上の第1の絶縁膜2(フ
ィールド酸化膜もしくは酸化シリコン系の層間絶縁膜な
ど)の表面に第1のアルミニウム系配線10−1,10
−2(純アルミニウム膜または、Al−Si−Cu合金
膜などのアルミニウム系膜でできている)を形成する。
First, as shown in FIG. 1A, a first insulating film 2 (field oxide film or oxide film) on a semiconductor substrate 1 made of silicon (on which electronic elements such as MOS transistors not shown are formed) is formed. The first aluminum-based wirings 10-1 and 10-1 are formed on the surface of a silicon-based interlayer insulating film or the like.
-2 (made of a pure aluminum film or an aluminum-based film such as an Al-Si-Cu alloy film).

【0021】次に、図1(b)に示すように、プラズマ
CVD法により厚さ150nmの窒化シリコン膜11を
形成し、ポリイミド膜形成用の塗布液、例えばチッソ株
式会社製のPSI−N−6001を塗布し、250℃、
30分の第1の熱処理である程度イミド化させて厚さ
1.5μmの硬化膜12を形成する。次に、CF4 ガス
を利用した等方性の反応性イオンエッチングにより、図
示しないフォトレジスト膜をマスクとして、第1のアル
ミニウム系配線10−1に達するコンタクト孔5−1B
(約1μm×1μmの開口面積)を形成する。次に前述
のフォトレジスト膜を除去し、400℃、30〜60分
の第2の熱処理を行なうと、硬化膜12の硬化が進行し
てポリイミド膜12a(第3の絶縁膜)が形成される。
この第2の熱処理中に硬化膜12中に含有されている水
分や有機溶剤が蒸発して空気やアルミニウムと反応して
厚さ約60nmの第3の絶縁膜13が形成される。次
に、図1(d)に示すように、CF4 ガスを利用した等
方性の反応性イオンエッチングにより図示しないフォト
レジスト膜をマスクとして、第1のアルミニウム系配線
10−2に達するコンタクト孔5−2Bを形成し、前述
のフォトレジスト膜を除去し、第2のアルミニウム系配
線14を形成する。その後、必要に応じて更に層間絶縁
膜もしくはカバー膜などの形成を行なう。
Next, as shown in FIG. 1B, a silicon nitride film 11 having a thickness of 150 nm is formed by a plasma CVD method, and a coating liquid for forming a polyimide film, for example, PSI-N- 6001 and 250 ° C
By a first heat treatment for 30 minutes, the film is imidized to some extent to form a cured film 12 having a thickness of 1.5 μm. Next, a contact hole 5-1B reaching the first aluminum-based wiring 10-1 by isotropic reactive ion etching using CF 4 gas using a photoresist film (not shown) as a mask.
(Opening area of about 1 μm × 1 μm) is formed. Next, the above-mentioned photoresist film is removed, and a second heat treatment is performed at 400 ° C. for 30 to 60 minutes, whereby the hardening of the hardened film 12 proceeds to form a polyimide film 12a (third insulating film). .
During the second heat treatment, the moisture or organic solvent contained in the cured film 12 evaporates and reacts with air or aluminum to form a third insulating film 13 having a thickness of about 60 nm. Next, as shown in FIG. 1D, a contact hole reaching the first aluminum-based wiring 10-2 by isotropic reactive ion etching using CF 4 gas using a photoresist film (not shown) as a mask. 5-2B is formed, the above-described photoresist film is removed, and a second aluminum-based wiring 14 is formed. Thereafter, if necessary, an interlayer insulating film or a cover film is further formed.

【0022】このようにして半導体基板1上の第1の絶
縁膜2を選択的に被覆する第1のアルミニウム系配線8
−1A、第1のアルミニウム系配線10−1に達するコ
ンタクト孔5−1Bを有し窒化シリコン膜及び塗布法と
熱処理とで形成される第2の絶縁膜(ポリイミド膜12
a)とでなる層間絶縁膜、コンタクト孔5−1Bの底部
で第1のアルミニウム系配線8−1Aの表面に前述の熱
処理で形成される第3の絶縁膜13およびコンタクト孔
5−1B部で第3の絶縁膜13を介して第1のアルミニ
ウム系配線10−1と連結して前述の層間絶縁膜を選択
的に被覆する第2のアルミニウム系配線14でなるアン
チフューズ素子を含む半導体装置が得られる。
In this manner, the first aluminum-based wiring 8 selectively covering the first insulating film 2 on the semiconductor substrate 1
-1A, a contact hole 5-1B reaching the first aluminum-based wiring 10-1, a silicon nitride film, and a second insulating film (polyimide film 12) formed by a coating method and heat treatment.
a) the third insulating film 13 formed on the surface of the first aluminum-based wiring 8-1A at the bottom of the contact hole 5-1B and the contact hole 5-1B at the bottom of the contact hole 5-1B. A semiconductor device including an antifuse element including a second aluminum-based wiring 14 that is connected to a first aluminum-based wiring 10-1 via a third insulating film 13 and selectively covers the above-described interlayer insulating film is provided. can get.

【0023】このようにして形成したアンチフューズ素
子の初期状態では、約1000MΩの抵抗を有し良好な
非導通状態を示し、10〜15ボルトの電圧を印加する
ことにより導通状態にすることができた。
In the initial state of the antifuse element thus formed, the antifuse element has a resistance of about 1000 MΩ and shows a good non-conductive state, and can be made conductive by applying a voltage of 10 to 15 volts. Was.

【0024】ポリイミド膜12aは塗布法を利用して形
成するのでBPSG膜に比べると平坦性の優れた層間絶
縁膜を形成でき、更に第3の絶縁膜の形成によりコンタ
クト孔5−1Bの周辺近傍で層間絶縁膜が特に厚くなる
こともなかった。従って、段差が少なく平坦性の良好な
半導体装置が実現できる。また、第3の絶縁膜13はポ
リイミド膜を形成するのに必要な第2の熱処理を利用し
て形成するので工程の煩雑化を招かない。
Since the polyimide film 12a is formed by using a coating method, an interlayer insulating film having excellent flatness can be formed as compared with the BPSG film. Further, the formation of the third insulating film allows the vicinity of the periphery of the contact hole 5-1B to be formed. As a result, the interlayer insulating film did not become particularly thick. Therefore, a semiconductor device with few steps and good flatness can be realized. In addition, since the third insulating film 13 is formed by using the second heat treatment necessary for forming the polyimide film, the process does not become complicated.

【0025】本実施例では、第1のアルミニウム系配線
10−2上のコンタクト孔5−2Bはポリイミド膜13
aを形成してから開口したが、硬化膜12の状態でコン
タクト孔5−1Bと同時に形成してもよい。その場合、
第2の熱処理により、第1のアルミニウム系配線10−
2の表面にも第3の絶縁膜が形成されるが、それはフォ
トレジスト膜でなるマスクを形成してCF4 ガスによる
反応性イオンエッチングを行なって除去すればよい。
In this embodiment, the contact hole 5-2B on the first aluminum-based wiring 10-2 is
Although the opening was formed after the formation of the contact hole 5-1B, the opening may be formed simultaneously with the contact hole 5-1B in the state of the cured film 12. In that case,
By the second heat treatment, the first aluminum-based wiring 10-
The third insulating film is also formed on the surface of the substrate 2, which may be removed by forming a mask made of a photoresist film and performing reactive ion etching with CF 4 gas.

【0026】また、ポリイミド膜の代りにSOG膜を使
用することができる。例えばSi(OH)4 などのシラ
ノールを含むSOG膜形成用の塗布液を塗布し100℃
前後のプリベークを行ない、250℃程度の第1の熱処
理である程度ガラス化させて硬化膜を形成し、450℃
前後の第2の熱処理を行なってガラス化を完了させると
ともに緻密化させればよい。
Further, an SOG film can be used instead of the polyimide film. For example, a coating liquid for forming an SOG film containing silanol such as Si (OH) 4
Pre- and post-baking is performed, and a first heat treatment at about 250 ° C. is performed to form a cured film by vitrification to a certain degree.
The second heat treatment may be performed before and after to complete the vitrification and to make the film dense.

【0027】更に、第3の絶縁膜の厚さは、第2の熱処
理の温度、時間及び雰囲気圧力によって制御可能である
ことはいうまでもない。
Further, it goes without saying that the thickness of the third insulating film can be controlled by the temperature, time and atmospheric pressure of the second heat treatment.

【0028】また、更に第2の絶縁膜は、ポリイミド
膜、SOG膜のように、第1の熱処理で硬化した状態で
水分や溶剤を多く含み、後工程の第2の熱処理によって
アルミニウム系配線の表面に絶縁膜を形成できるもので
あれば使用できる。
Further, the second insulating film contains a large amount of moisture and a solvent in a state of being cured by the first heat treatment, such as a polyimide film and an SOG film, and is formed by the second heat treatment in a later step. Any material that can form an insulating film on the surface can be used.

【0029】[0029]

【発明の効果】以上説明したように本発明によれば、第
1のアルミニウム系配線を形成し窒化シリコン膜を堆積
し絶縁膜形成用の塗布液を塗布し第1の熱処理で硬化し
たのちコンタクト孔を形成し第2の熱処理を行なうこと
によって平坦性の良好な層間絶縁膜を形成すると同時に
アンチフューズ素子の第3の絶縁膜をコンタクト孔底部
に形成できるので、工程の煩雑化や平坦性の悪化を招く
ことなく電気抵抗の低い電極配線を有するアンチフュー
ズ素子を半導体装置に作り込むことができる。従ってア
ンチフューズ素子を含む半導体装置の一層の多層配線
化、高速化及び低コスト化に寄与できる。
As described above, according to the present invention, a first aluminum-based wiring is formed, a silicon nitride film is deposited, a coating liquid for forming an insulating film is applied, and the contact is formed after being cured by a first heat treatment. By forming the hole and performing the second heat treatment, an interlayer insulating film having good flatness can be formed, and at the same time, the third insulating film of the antifuse element can be formed at the bottom of the contact hole. An antifuse element having an electrode wiring with low electric resistance can be manufactured in a semiconductor device without causing deterioration. Therefore, it is possible to contribute to a further increase in the number of multilayer wirings, an increase in speed, and a reduction in cost of a semiconductor device including an antifuse element.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例について説明するための
(a)〜(d)に分図して示す工程順断面図である。
FIGS. 1A to 1D are cross-sectional views in the order of steps for explaining one embodiment of the present invention.

【図2】第1の従来例を示す断面図である。FIG. 2 is a sectional view showing a first conventional example.

【図3】第2の従来例について説明するための(a)〜
(d)に分図して示す工程順断面図である。
FIGS. 3A to 3C are views for explaining a second conventional example.
It is a process order sectional view divided and shown to (d).

【符号の説明】[Explanation of symbols]

1 半導体基板 2 第1の絶縁膜 3−1,3−1A,3−2,3−2A 第1のアルミ
ニウム膜配線 4 層間絶縁膜 5−1,5−1A,5−1B,5−2,5−2A,5−
2B コンタクト孔 6,6A 非晶質シリコン膜 7,7A 第2のアルミニウム膜配線 8 高融点金属膜 9 タングステン膜 10−1,10−2 第1のアルミニウム系配線 11 窒化シリコン膜 12 硬化膜 12a ポリイミド膜 13 第3の絶縁膜 14 第2のアルミニウム系配線
Reference Signs List 1 semiconductor substrate 2 first insulating film 3-1 3-1A, 3-2, 3-2A first aluminum film wiring 4 interlayer insulating film 5-1 5-1A, 5-1B, 5-2 5-2A, 5-
2B Contact hole 6, 6A Amorphous silicon film 7, 7A Second aluminum film wiring 8 Refractory metal film 9 Tungsten film 10-1, 10-2 First aluminum-based wiring 11 Silicon nitride film 12 Cured film 12a Polyimide Film 13 third insulating film 14 second aluminum-based wiring

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上の第1の絶縁膜を選択的に
被覆する第1のアルミニウム系配線、前記第1のアルミ
ニウム系配線に達するコンタクト孔を有し窒化シリコン
膜及び塗布法と熱処理とで形成される第2の絶縁膜を含
む層間絶縁膜、前記コンタクト孔の底部で前記第1のア
ルミニウム系配線の表面に前記熱処理で形成される第3
の絶縁膜および前記コンタクト孔部で前記第3の絶縁膜
を介して前記第1のアルミニウム系配線と連結して前記
層間絶縁膜を選択的に被覆する第2のアルミニウム系配
線でなるアンチフューズ素子を含むことを特徴とする半
導体装置。
A first aluminum-based wiring for selectively covering a first insulating film on a semiconductor substrate; a silicon nitride film having a contact hole reaching the first aluminum-based wiring; An interlayer insulating film including a second insulating film formed by the heat treatment; a third insulating film formed on the surface of the first aluminum-based wiring at the bottom of the contact hole by the heat treatment;
An anti-fuse element comprising a second aluminum-based interconnection selectively connected to the first aluminum-based interconnection via the third insulation film at the contact hole portion with the first aluminum-based interconnection at the contact hole portion A semiconductor device comprising:
【請求項2】 第2の絶縁膜がポリイミド膜である請求
項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the second insulating film is a polyimide film.
【請求項3】 半導体基板上の第1の絶縁膜を選択的に
被覆する第1のアルミニウム系配線を形成し、窒化シリ
コン膜を堆積した後、絶縁膜形成用の塗布液を塗布し第
1の熱処理により硬化膜に変換し前記第1のアルミニウ
ム系配線に達するコンタクト孔をドライエッチング法に
より形成し前記第1の熱処理より高い温度で第2の熱処
理を行なって前記硬化膜を第2の絶縁膜とすることによ
って層間絶縁膜を形成するとともに前記コンタクト孔の
底面部の前記第1のアルミニウム系配線の表面に前記硬
化膜から放出されるガスにより第3の絶縁膜を形成し、
前記コンタクト孔部で前記第3の絶縁膜を介して前記第
1のアルミニウム系配線と連結して前記層間絶縁膜を被
覆する第2のアルミニウム系配線を形成するアンチフュ
ーズ素子形成工程を含むことを特徴とする半導体装置の
製造方法。
3. A first aluminum-based wiring for selectively covering the first insulating film on the semiconductor substrate is formed, a silicon nitride film is deposited, and then a coating liquid for forming an insulating film is applied. Forming a contact hole reaching the first aluminum-based wiring by a dry etching method, and performing a second heat treatment at a higher temperature than the first heat treatment to form the cured film into a second insulating film. Forming an interlayer insulating film by forming a film, and forming a third insulating film on a surface of the first aluminum-based wiring at a bottom portion of the contact hole by a gas released from the cured film;
An antifuse element forming step of forming a second aluminum-based wiring covering the interlayer insulating film by connecting to the first aluminum-based wiring through the third insulating film at the contact hole portion. A method for manufacturing a semiconductor device.
【請求項4】 ポリイミド膜形成用の塗布液を塗布し第
1の熱処理によりイミド化させて硬化膜に変換する請求
項3記載の半導体装置の製造方法。
4. The method for manufacturing a semiconductor device according to claim 3, wherein a coating liquid for forming a polyimide film is applied and is converted into a cured film by imidization by a first heat treatment.
【請求項5】 SOG膜形成用の塗布液を塗布し前記塗
布液に含まれる溶剤を蒸発させるプリベークを行なって
から第1の熱処理によりある程度ガラス化させて硬化膜
に変換する請求項3記載の半導体装置の製造方法。
5. The method according to claim 3, wherein a coating liquid for forming the SOG film is applied, prebaking is performed to evaporate a solvent contained in the coating liquid, and then a certain degree of vitrification is performed by a first heat treatment to convert the film into a cured film. A method for manufacturing a semiconductor device.
JP7133672A 1995-05-31 1995-05-31 Semiconductor device and manufacturing method thereof Expired - Lifetime JP2648134B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7133672A JP2648134B2 (en) 1995-05-31 1995-05-31 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7133672A JP2648134B2 (en) 1995-05-31 1995-05-31 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH08330530A JPH08330530A (en) 1996-12-13
JP2648134B2 true JP2648134B2 (en) 1997-08-27

Family

ID=15110210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7133672A Expired - Lifetime JP2648134B2 (en) 1995-05-31 1995-05-31 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2648134B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100299755B1 (en) * 1998-06-10 2001-10-19 박종섭 Semiconductor with repairing fuse and manufacturing method thereof

Also Published As

Publication number Publication date
JPH08330530A (en) 1996-12-13

Similar Documents

Publication Publication Date Title
JP3763517B2 (en) Method for forming an interconnect structure
EP0128675B1 (en) A method of fabricating an integrated circuit having multi-layer wiring with a fuse and a fuse opening
US6100118A (en) Fabrication of metal fuse design for redundancy technology having a guard ring
US6274440B1 (en) Manufacturing of cavity fuses on gate conductor level
JP2006190839A (en) Semiconductor device and its manufacturing method
US6100116A (en) Method to form a protected metal fuse
JP2002093911A (en) Semiconductor device and its manufacturing method
JPH0574958A (en) Semiconductor device and manufacture thereof
KR100430924B1 (en) Integrated circuit and method for producing the same
US5641703A (en) Voltage programmable links for integrated circuits
JP4083441B2 (en) Semiconductor device provided with fuse and fuse cutting method
US5557137A (en) Voltage programmable link having reduced capacitance
JP2648134B2 (en) Semiconductor device and manufacturing method thereof
JPH1074838A (en) Multilayer interconnection semiconductor device and manufacture thereof
US20030109125A1 (en) Fuse structure for a semiconductor device and manufacturing method thereof
JP3097839B2 (en) Semiconductor device and manufacturing method thereof
JP3267281B2 (en) Method for manufacturing semiconductor device
KR100246191B1 (en) Method for manufacturing multi-layer anti-fuse of semiconductor device
JPH1174359A (en) Semiconductor device and manufacture thereof
JPH10116903A (en) Manufacture of semiconductor device
JP2000243835A (en) Semiconductor device and its manufacture
KR100450238B1 (en) Fabrication method of semiconductor device
KR100227071B1 (en) Method of forming metal wiring using antifuse
JP2001093981A (en) Semiconductor device and its manufacturing method
JPH09129726A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970401