JP2648062B2 - 並列処理装置 - Google Patents
並列処理装置Info
- Publication number
- JP2648062B2 JP2648062B2 JP3286079A JP28607991A JP2648062B2 JP 2648062 B2 JP2648062 B2 JP 2648062B2 JP 3286079 A JP3286079 A JP 3286079A JP 28607991 A JP28607991 A JP 28607991A JP 2648062 B2 JP2648062 B2 JP 2648062B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- groups
- group
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Advance Control (AREA)
- Multi Processors (AREA)
- Computer And Data Communications (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、並列処理装置に関
し、特に複数の出力ポートを介して複数のプロセサのネ
ットワークと外部との通信を行う、並列処理装置に関す
る。
し、特に複数の出力ポートを介して複数のプロセサのネ
ットワークと外部との通信を行う、並列処理装置に関す
る。
【０００２】
【従来の技術】従来の並列処理装置１はホスト計算機な
どと接続され、ホスト計算機などの外部へデータを出力
する。この場合に、並列処理装置１は複数のプロセサを
結合した高性能プロセサネットワーク２を含み、プロセ
サネットワーク２の複数のプロセサに対応して複数の出
力ポート３を設けることにより効率化を図っている。こ
のような場合では、ホスト計算機などは複数のデータを
同時に受信できない場合が多いため、出力調停回路４に
よって、複数の出力ポート３からの出力が競合した場合
にこれを調停する。出力の調停は、複数の出力ポート３
のそれぞれに優先順位を設定し、出力が競合した場合に
は優先順位が最も高い出力ポートから出力することによ
って行われる。
どと接続され、ホスト計算機などの外部へデータを出力
する。この場合に、並列処理装置１は複数のプロセサを
結合した高性能プロセサネットワーク２を含み、プロセ
サネットワーク２の複数のプロセサに対応して複数の出
力ポート３を設けることにより効率化を図っている。こ
のような場合では、ホスト計算機などは複数のデータを
同時に受信できない場合が多いため、出力調停回路４に
よって、複数の出力ポート３からの出力が競合した場合
にこれを調停する。出力の調停は、複数の出力ポート３
のそれぞれに優先順位を設定し、出力が競合した場合に
は優先順位が最も高い出力ポートから出力することによ
って行われる。
【０００３】
【発明が解決しようとする課題】このような出力調停方
法では、出力ポートにおける出力データの存在と優先順
位以外は考慮されておらず、出力データが最も多い出力
ポートであっても優先順が最も低ければ、他の出力ポー
トの出力データが全て出力されるまで出力することがで
きない。したがって、多量のデータの出力が待たされる
場合があり、並列処理装置内の各プロセサ間通信の効率
が悪くなるという問題点があった。
法では、出力ポートにおける出力データの存在と優先順
位以外は考慮されておらず、出力データが最も多い出力
ポートであっても優先順が最も低ければ、他の出力ポー
トの出力データが全て出力されるまで出力することがで
きない。したがって、多量のデータの出力が待たされる
場合があり、並列処理装置内の各プロセサ間通信の効率
が悪くなるという問題点があった。
【０００４】それゆえに、この発明の主たる目的は、通
信効率を向上できる、並列処理装置を提供することであ
る。
信効率を向上できる、並列処理装置を提供することであ
る。
【０００５】
【課題を解決するための手段】本発明は、それぞれが処
理ユニットおよび通信ユニットを含み、かつ相互に結合
されかつ複数のグループに分けられた複数のプロセサ、
前記複数のグループに対してそれぞれ独自に割り当てら
れて前記複数のグループからのデータを個別に出力する
複数の出力ポート、前記複数のプロセサの前記通信ユニ
ットにおける通信量を前記複数のグループ毎に検出する
通信量検出手段、および複数の出力ポートから外部への
出力要求が競合した場合、前記通信量を前記複数のグル
ープ毎に比較して、前記複数の出力ポートのうちの通信
量が最大であるグループの出力ポートから該グループの
データを優先的に出力させる出力調停手段を備え、 前記
出力調停手段は、前記データの出力によりそのグループ
の通信量が他のグループよりも小さくなると、出力の待
ち合わせを行っている出力ポートに接続されたグループ
のうち通信量が最大のグループから出力するようにして
なることを特徴とする。
理ユニットおよび通信ユニットを含み、かつ相互に結合
されかつ複数のグループに分けられた複数のプロセサ、
前記複数のグループに対してそれぞれ独自に割り当てら
れて前記複数のグループからのデータを個別に出力する
複数の出力ポート、前記複数のプロセサの前記通信ユニ
ットにおける通信量を前記複数のグループ毎に検出する
通信量検出手段、および複数の出力ポートから外部への
出力要求が競合した場合、前記通信量を前記複数のグル
ープ毎に比較して、前記複数の出力ポートのうちの通信
量が最大であるグループの出力ポートから該グループの
データを優先的に出力させる出力調停手段を備え、 前記
出力調停手段は、前記データの出力によりそのグループ
の通信量が他のグループよりも小さくなると、出力の待
ち合わせを行っている出力ポートに接続されたグループ
のうち通信量が最大のグループから出力するようにして
なることを特徴とする。
【０００６】特に、前記データは、１データパケットで
あることを特徴とする。
あることを特徴とする。
【０００７】
【作用】本発明は、複数のプロセサがプロセサネットワ
ークを構成し、そこでは複数のプロセサは複数のグルー
プに分割されており、各プロセサからのデータは各グル
ープに対してそれぞれ独自に設けられた出力ポートを介
して出力される。そして、通信量検出手段は各プロセサ
からのビジー信号によって各グループ毎に通信量を検出
する。出力調停手段は複数の出力ポートからの出力要求
が競合した場合に、これらの出力ポートに接続された各
グループ毎の通信量を比較し、通信量が最大のグループ
に対応する出力ポートからのデータを優先的に出力す
る。
ークを構成し、そこでは複数のプロセサは複数のグルー
プに分割されており、各プロセサからのデータは各グル
ープに対してそれぞれ独自に設けられた出力ポートを介
して出力される。そして、通信量検出手段は各プロセサ
からのビジー信号によって各グループ毎に通信量を検出
する。出力調停手段は複数の出力ポートからの出力要求
が競合した場合に、これらの出力ポートに接続された各
グループ毎の通信量を比較し、通信量が最大のグループ
に対応する出力ポートからのデータを優先的に出力す
る。
【０００８】しかも、前記出力調停手段は、前記データ
の出力によりそのグループの通信量が他のグループより
も小さくなると、出力の待ち合わせを行っている出力ポ
ートに接続されたグループのうち通信量が最大のグルー
プから出力する。
の出力によりそのグループの通信量が他のグループより
も小さくなると、出力の待ち合わせを行っている出力ポ
ートに接続されたグループのうち通信量が最大のグルー
プから出力する。
【０００９】
【発明の効果】この発明によれば、通信量に応じて各出
力ポートを調停するようにしているので、データの流れ
がスムーズになり、各プロセサ間の通信効率がよくな
る。この発明の上述の目的，その他の目的，特徴および
利点は、図面を参照して行う以下の実施例の詳細な説明
から一層明らかとなろう。
力ポートを調停するようにしているので、データの流れ
がスムーズになり、各プロセサ間の通信効率がよくな
る。この発明の上述の目的，その他の目的，特徴および
利点は、図面を参照して行う以下の実施例の詳細な説明
から一層明らかとなろう。
【００１０】
【実施例】図１および図２を参照して、この実施例の並
列処理装置１０は４系統の通信ポートを持つ１６個のプ
ロセサＰＥ００〜ＰＥ３３が２次元の行列上に配置され
たプロセサネットワーク１２を含む。プロセサネットワ
ーク１２においては、ＰＥ００〜ＰＥ０３がグループ０
を構成しており、ＰＥ１０〜ＰＥ１３がグループ１を構
成している。また、ＰＥ２０〜ＰＥ２３がグループ２を
構成しており、ＰＥ３０〜ＰＥ３３がグループ３を構成
している。グループ０〜３はそれぞれ独自の出力ポート
１４ａ〜１４ｄに接続される。また、プロセサネットワ
ーク１２のグループ０〜３は通信量検出回路１６に接続
されている。通信量検出回路１６は４つのビジーカウン
タ１８ａ〜１８ｄによって構成されており、ビジーカウ
ンタ１８ａ〜１８ｄはそれぞれプロセサネットワーク１
２のグループ０〜３とそれぞれ接続されている。各ビジ
ーカウンタと各グループとは各グループを構成する４つ
のプロセサからのビジー信号がそれぞれビジーカウンタ
に与えられるように接続されている。そして、通信量検
出回路１６を構成する４つのビジーカウンタ１８ａ〜１
８ｄと４つの出力ポート１４ａ〜１４ｄとが出力調停回
路２０に接続される。
列処理装置１０は４系統の通信ポートを持つ１６個のプ
ロセサＰＥ００〜ＰＥ３３が２次元の行列上に配置され
たプロセサネットワーク１２を含む。プロセサネットワ
ーク１２においては、ＰＥ００〜ＰＥ０３がグループ０
を構成しており、ＰＥ１０〜ＰＥ１３がグループ１を構
成している。また、ＰＥ２０〜ＰＥ２３がグループ２を
構成しており、ＰＥ３０〜ＰＥ３３がグループ３を構成
している。グループ０〜３はそれぞれ独自の出力ポート
１４ａ〜１４ｄに接続される。また、プロセサネットワ
ーク１２のグループ０〜３は通信量検出回路１６に接続
されている。通信量検出回路１６は４つのビジーカウン
タ１８ａ〜１８ｄによって構成されており、ビジーカウ
ンタ１８ａ〜１８ｄはそれぞれプロセサネットワーク１
２のグループ０〜３とそれぞれ接続されている。各ビジ
ーカウンタと各グループとは各グループを構成する４つ
のプロセサからのビジー信号がそれぞれビジーカウンタ
に与えられるように接続されている。そして、通信量検
出回路１６を構成する４つのビジーカウンタ１８ａ〜１
８ｄと４つの出力ポート１４ａ〜１４ｄとが出力調停回
路２０に接続される。
【００１１】プロセサネットワーク１２を構成する各プ
ロセサは図３に示すように構成され、データの転送はネ
ットワーク制御部２２を通じて行われる。転送されるデ
ータは図４に示すデータパケットの形式をとっている。
このデータパケットの上位２ビットはデータパケットの
存在および先頭／末尾を示すフラグである。各プロセサ
のネットワーク制御部２２は、データパケットに格納さ
れた行き先のプロセサ番号とプロセサに割り当てられた
番号とを比較し、一致すれば内部に取り込み、一致しな
ければ行き先方向に転送する。したがって、行き先のプ
ロセサ以外ではデータはネットワーク制御部以外には取
り込まれないため、効率よくデータ転送が行える。そし
て、或るプロセサから外部へデータを出力する場合には
同一のグループ内の左端のプロセサにデータを転送し、
このプロセサに接続された出力ポートを介して行う。ま
た、ネットワーク制御部２２からはネットワーク制御部
２２にデータパケットが存在するときに「１」、存在し
ないときに「０」となるビジー信号が出力される。これ
が通信量検出回路１６に入力される。
ロセサは図３に示すように構成され、データの転送はネ
ットワーク制御部２２を通じて行われる。転送されるデ
ータは図４に示すデータパケットの形式をとっている。
このデータパケットの上位２ビットはデータパケットの
存在および先頭／末尾を示すフラグである。各プロセサ
のネットワーク制御部２２は、データパケットに格納さ
れた行き先のプロセサ番号とプロセサに割り当てられた
番号とを比較し、一致すれば内部に取り込み、一致しな
ければ行き先方向に転送する。したがって、行き先のプ
ロセサ以外ではデータはネットワーク制御部以外には取
り込まれないため、効率よくデータ転送が行える。そし
て、或るプロセサから外部へデータを出力する場合には
同一のグループ内の左端のプロセサにデータを転送し、
このプロセサに接続された出力ポートを介して行う。ま
た、ネットワーク制御部２２からはネットワーク制御部
２２にデータパケットが存在するときに「１」、存在し
ないときに「０」となるビジー信号が出力される。これ
が通信量検出回路１６に入力される。
【００１２】次に、図５を参照して、複数の出力ポート
から外部への出力要求が競合した場合の調停の方法につ
いて説明する。通信量検出回路１６には前述のように各
プロセサからのビジー信号が入力される。ビジーカウン
タ１８ａにはグループ０を構成する４つのプロセサＰＥ
００〜ＰＥ０３からのビジー信号が入力され、ビジーカ
ウンタ１８ｂにはグループ１を構成する４つのプロセサ
ＰＥ１０〜ＰＥ１３からのビジー信号が入力される。ま
た、ビジーカウンタ１８ｃにはグループ２を構成する４
つのプロセサＰＥ２０〜ＰＥ２３からのビジー信号が入
力され、ビジーカウンタ１８ｄにはグループ３を構成す
る４つのプロセサＰＥ３０〜ＰＥ３３からのビジー信号
が入力される。各ビジーカウンタ１８ａ〜１８ｄでは、
それぞれに対応する各グループのビジー信号の「１」の
数をカウントして出力調停回路２０内の比較器２４に入
力する。比較器２４では各ビジーカウンタ１８ａ〜１８
ｄのカウント値を比較して同じく出力調停回路２０に含
まれるマルチプレクサ２６に制御信号を送る。一方、マ
ルチプレクサ２６には出力ポート１４ａ〜１４ｄから出
力されるデータが入力され、マルチプレクサ２６では、
比較器２４からの制御信号に基づいて、ビジー信号
「１」の数が最大であるグループの出力ポートのデータ
を選択して出力する。１度選択された出力ポートはデー
タパケットの末尾が出力されるまでデータパケットを出
力する。このとき、出力が選択されたかどうかは各出力
ポートに通知され、選択された出力ポート以外はデータ
の出力を待ち合わせる。また、選択された出力ポートか
らデータパケットの末尾が出力されたときは、再び比較
器２４によって各グループのビジー信号「１」の数を比
較し、出力ポートの選択を行う。
から外部への出力要求が競合した場合の調停の方法につ
いて説明する。通信量検出回路１６には前述のように各
プロセサからのビジー信号が入力される。ビジーカウン
タ１８ａにはグループ０を構成する４つのプロセサＰＥ
００〜ＰＥ０３からのビジー信号が入力され、ビジーカ
ウンタ１８ｂにはグループ１を構成する４つのプロセサ
ＰＥ１０〜ＰＥ１３からのビジー信号が入力される。ま
た、ビジーカウンタ１８ｃにはグループ２を構成する４
つのプロセサＰＥ２０〜ＰＥ２３からのビジー信号が入
力され、ビジーカウンタ１８ｄにはグループ３を構成す
る４つのプロセサＰＥ３０〜ＰＥ３３からのビジー信号
が入力される。各ビジーカウンタ１８ａ〜１８ｄでは、
それぞれに対応する各グループのビジー信号の「１」の
数をカウントして出力調停回路２０内の比較器２４に入
力する。比較器２４では各ビジーカウンタ１８ａ〜１８
ｄのカウント値を比較して同じく出力調停回路２０に含
まれるマルチプレクサ２６に制御信号を送る。一方、マ
ルチプレクサ２６には出力ポート１４ａ〜１４ｄから出
力されるデータが入力され、マルチプレクサ２６では、
比較器２４からの制御信号に基づいて、ビジー信号
「１」の数が最大であるグループの出力ポートのデータ
を選択して出力する。１度選択された出力ポートはデー
タパケットの末尾が出力されるまでデータパケットを出
力する。このとき、出力が選択されたかどうかは各出力
ポートに通知され、選択された出力ポート以外はデータ
の出力を待ち合わせる。また、選択された出力ポートか
らデータパケットの末尾が出力されたときは、再び比較
器２４によって各グループのビジー信号「１」の数を比
較し、出力ポートの選択を行う。
【００１３】このようにして、データパケットは通信量
が最大のグループから順に外部へ出力される。また、デ
ータパケットが外部へ出力されることなどにより通信量
が他のグループよりも低くなると、出力の待ち合わせを
行っている出力ポートに接続されたグループのうち通信
量が最大のグループから出力されるようになる。次に、
図６を参照して、他の実施例の並列処理装置３０は先の
実施例と同じく４系統の通信ポートを持つ１６個のプロ
セサが２次元の行列状に配置され接続されたプロセサネ
ットワーク３２を含む。各プロセサ間のデータの転送は
先の実施例と同様に行われ、或るプロセサから外部へデ
ータを出力する場合には、プロセサネットワークの左端
すなわち第１列目を構成する４つのプロセサのいずれか
にデータを転送し、この４つのプロセサにそれぞれ接続
された出力ポート３４ａ〜３４ｄを介してデータが出力
される。そして、各出力ポートの出力は出力調停回路３
６に入力される。
が最大のグループから順に外部へ出力される。また、デ
ータパケットが外部へ出力されることなどにより通信量
が他のグループよりも低くなると、出力の待ち合わせを
行っている出力ポートに接続されたグループのうち通信
量が最大のグループから出力されるようになる。次に、
図６を参照して、他の実施例の並列処理装置３０は先の
実施例と同じく４系統の通信ポートを持つ１６個のプロ
セサが２次元の行列状に配置され接続されたプロセサネ
ットワーク３２を含む。各プロセサ間のデータの転送は
先の実施例と同様に行われ、或るプロセサから外部へデ
ータを出力する場合には、プロセサネットワークの左端
すなわち第１列目を構成する４つのプロセサのいずれか
にデータを転送し、この４つのプロセサにそれぞれ接続
された出力ポート３４ａ〜３４ｄを介してデータが出力
される。そして、各出力ポートの出力は出力調停回路３
６に入力される。
【００１４】これらの４つの出力ポート３４ａ〜３４ｄ
から外部への出力要求が競合した場合には、出力調停回
路３６によってどの出力ポートの出力を優先して出力す
るかが選択される。プロセサネットワーク３２を構成す
る１６個のプロセサはそれぞれ先の実施例同様ネットワ
ーク制御部２２にデータパケットが存在するときに
「１」、存在しないときに「０」となるビジー信号を出
力する。そして、１６個のビジー信号を通信量検出回路
３８に入力する。通信量検出回路３８は、図示しないデ
コーダ（ＲＯＭ）を含み、各プロセサからのビジー信号
の「１」または「０」に基づいて、出力ポート３４ａ〜
３４ｄのそれぞれの通信量を検出し、出力調停回路３６
に送る。出力調停回路３６ではこの通信量検出回路３８
からの入力に基づいて、通信量が最大である出力ポート
を選択してそのデータを優先的に外部へ出力する。
から外部への出力要求が競合した場合には、出力調停回
路３６によってどの出力ポートの出力を優先して出力す
るかが選択される。プロセサネットワーク３２を構成す
る１６個のプロセサはそれぞれ先の実施例同様ネットワ
ーク制御部２２にデータパケットが存在するときに
「１」、存在しないときに「０」となるビジー信号を出
力する。そして、１６個のビジー信号を通信量検出回路
３８に入力する。通信量検出回路３８は、図示しないデ
コーダ（ＲＯＭ）を含み、各プロセサからのビジー信号
の「１」または「０」に基づいて、出力ポート３４ａ〜
３４ｄのそれぞれの通信量を検出し、出力調停回路３６
に送る。出力調停回路３６ではこの通信量検出回路３８
からの入力に基づいて、通信量が最大である出力ポート
を選択してそのデータを優先的に外部へ出力する。
【００１５】なお、上述のいずれの実施例でも１６個の
プロセサと４つの出力ポートを用いたが、それぞれ任意
の数でよい。
プロセサと４つの出力ポートを用いたが、それぞれ任意
の数でよい。
【図１】この発明の一実施例を示すブロック図である。
【図２】図１に示すプロセサネットワークの詳細を示す
ブロック図である。
ブロック図である。
【図３】図２に示すプロセサの詳細を示すブロック図で
ある。
ある。
【図４】データパケットの一例を示す図解図である。
【図５】図１に示す通信量検出回路および出力調停回路
の詳細を示すブロック図である。
の詳細を示すブロック図である。
【図６】この発明の他の実施例を示すブロック図であ
る。
る。
【図７】従来の技術を示すブロック図である。
１０，３０ …並列処理装置 １２，３２ …プロセサネットワーク １４ａ〜１４ｄ，３４ａ〜３４ｄ …出力ポート １６，３８ …通信量検出回路 １８ａ〜１８ｄ …ビジーカウンタ ２０，３６ …出力調停回路
Claims (2)
- 【請求項１】 それぞれが処理ユニットおよび通信ユニ
ットを含み、かつ相互に結合されかつ複数のグループに
分けられた複数のプロセサ、前記複数のグループに対してそれぞれ独自に割り当てら
れて前記複数のグループからのデータを個別に 出力する
複数の出力ポート、 前記複数のプロセサの前記通信ユニットにおける通信量
を前記複数のグループ毎に検出する通信量検出手段、お
よび複数の出力ポートから外部への出力要求が競合した場
合、前記通信量を前記複数のグループ毎に比較して、前
記複数の出力ポートのうちの通信量が最大であるグルー
プの 出力ポートから該グループのデータを優先的に出力
させる出力調停手段を備え、 前記出力調停手段は、前記データの出力によりそのグル
ープの通信量が他のグループよりも小さくなると、出力
の待ち合わせを行っている出力ポートに接続されたグル
ープのうち通信量が最大のグループから出力するように
してなることを特徴とする 並列処理装置。 - 【請求項２】 前記データは、１データパケットである
ことを特徴とする請求項１記載の並列処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3286079A JP2648062B2 (ja) | 1991-10-31 | 1991-10-31 | 並列処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3286079A JP2648062B2 (ja) | 1991-10-31 | 1991-10-31 | 並列処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05127900A JPH05127900A (ja) | 1993-05-25 |
| JP2648062B2 true JP2648062B2 (ja) | 1997-08-27 |
Family
ID=17699675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3286079A Expired - Lifetime JP2648062B2 (ja) | 1991-10-31 | 1991-10-31 | 並列処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2648062B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5279342B2 (ja) * | 2008-05-22 | 2013-09-04 | キヤノン株式会社 | 情報処理方法及び装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57171863A (en) * | 1981-04-16 | 1982-10-22 | Fujitsu Ltd | Preferentially occupying system of bus |
| JPS61285844A (ja) * | 1985-06-12 | 1986-12-16 | Canon Inc | 優先通信制御方式 |
-
1991
- 1991-10-31 JP JP3286079A patent/JP2648062B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05127900A (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6122667A (en) | Method and integrated circuit for high-bandwidth network server interfacing to a local area network using CSMA/CD | |
| US6671275B1 (en) | Cross-point switch with deadlock prevention | |
| EP1775897B1 (en) | Interleaving in a NoC (Network on Chip) employing the AXI protocol | |
| US6160813A (en) | Fibre channel switching system and method | |
| US7039058B2 (en) | Switched interconnection network with increased bandwidth and port count | |
| US6947433B2 (en) | System and method for implementing source based and egress based virtual networks in an interconnection network | |
| EP0365864B1 (en) | Design of a high speed packet switching node | |
| US5796732A (en) | Architecture for an expandable transaction-based switching bus | |
| JP3448067B2 (ja) | ネットワークアダプタのためのネットワークコントローラ | |
| EP0463943B1 (en) | Fast arbiter having easy scaling for large numbers of requesters, large numbers of resource types with multiple instances of each type, and selectable queuing disciplines | |
| JP2558393B2 (ja) | 多重クラスタ信号プロセッサ | |
| US6606326B1 (en) | Packet switch employing dynamic transfer of data packet from central shared queue path to cross-point switching matrix path | |
| EP1345125A2 (en) | Dynamic random access memory system with bank conflict avoidance feature | |
| US20020048272A1 (en) | Router implemented with a gamma graph interconnection network | |
| JPH0828742B2 (ja) | パケット順次分配機能を持つ自己ル−ティングパケット交換ネットワ−ク | |
| US20040019730A1 (en) | On chip network with independent logical and physical layers | |
| JPH07210527A (ja) | クラスタ制御装置およびクラスタ接続多重処理システム | |
| JP2000194655A (ja) | 記述子リング内の記述子をアップデ―トすることによるデ―タの転送制御方法及びシステム | |
| US7124231B1 (en) | Split transaction reordering circuit | |
| US7522529B2 (en) | Method and system for detecting congestion and over subscription in a fibre channel network | |
| JPH02150140A (ja) | 非同期高速パケツト・スイツチングのためのラベル・スイツチング及び制御インタフエース | |
| US20040100900A1 (en) | Message transfer system | |
| US7054969B1 (en) | Apparatus for use in a computer system | |
| US20060282605A1 (en) | High-speed internal bus architecture for an integrated circuit | |
| JP2648062B2 (ja) | 並列処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970401 |