JP2645418B2 - ＧａＡｓ化合物半導体単結晶 - Google Patents
ＧａＡｓ化合物半導体単結晶Info
- Publication number
- JP2645418B2 JP2645418B2 JP63042507A JP4250788A JP2645418B2 JP 2645418 B2 JP2645418 B2 JP 2645418B2 JP 63042507 A JP63042507 A JP 63042507A JP 4250788 A JP4250788 A JP 4250788A JP 2645418 B2 JP2645418 B2 JP 2645418B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- gaas
- crystal
- concentration
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はＰ型GaAs化合物半導体単結晶に関するもの
で、特に不純物としてZn等を添加したＰ型GaAs化合物半
導体単結晶に関する。
で、特に不純物としてZn等を添加したＰ型GaAs化合物半
導体単結晶に関する。
［従来の技術］ 化合物半導体単結晶を製造する方法としては、当該結
晶の融液に種結晶を浸漬してこれを徐々に引き上げて単
結晶を育成する方法や、当該結晶の融液を徐々に冷却固
化させ単結晶を育成する方法がある。特に、GaAs単結晶
は前者に属する液体封止チョクラルスキー法（LEC法）
や、後者に属する徐冷法（GF法）、水平ブリッジマン法
（HB法）、垂直ブリッジマン法（VB法）で育成されてい
る。
晶の融液に種結晶を浸漬してこれを徐々に引き上げて単
結晶を育成する方法や、当該結晶の融液を徐々に冷却固
化させ単結晶を育成する方法がある。特に、GaAs単結晶
は前者に属する液体封止チョクラルスキー法（LEC法）
や、後者に属する徐冷法（GF法）、水平ブリッジマン法
（HB法）、垂直ブリッジマン法（VB法）で育成されてい
る。
通常、GaAsFETやGaAsICには半絶縁性のGaAs単結晶の
基板が用いられる。この半絶縁性GaAs基板としては、ア
ンドープGaAsやCrドープGaAsが工業的に製造されてお
り、HB法がCrドープGaAsの製造に、LEC法がアンドープG
aAs、CrドープGaAsの製造に使用されている。
基板が用いられる。この半絶縁性GaAs基板としては、ア
ンドープGaAsやCrドープGaAsが工業的に製造されてお
り、HB法がCrドープGaAsの製造に、LEC法がアンドープG
aAs、CrドープGaAsの製造に使用されている。
LEC法では通常、pBN製ルツボを用いて単結晶を育成す
るため、シャロードナーであるSiなどの不純物の濃度は
低く１×1015cm-3以下とすることが可能である。また、
LEC法では、断熱材等にグラファイト製の部品を用いる
ため、通常の方法では炭素の濃度NSAがやや高く、２×1
015から１×1016cm-3となる。さらに、通常のLEC法で
は、EL2の濃度NDDは２×1016cm-3程度となる。
るため、シャロードナーであるSiなどの不純物の濃度は
低く１×1015cm-3以下とすることが可能である。また、
LEC法では、断熱材等にグラファイト製の部品を用いる
ため、通常の方法では炭素の濃度NSAがやや高く、２×1
015から１×1016cm-3となる。さらに、通常のLEC法で
は、EL2の濃度NDDは２×1016cm-3程度となる。
ところで、GaAs化合物半導体は、電子移動度がSiの６
倍と高く、高速電子デバイスの基板として期待されてい
るとともに、GaAs化合物半導体は発光ダイオードや半導
体レーザ、受光素子、太陽電池あるいはFETやIC、光IC
などシリコンに比べて広い用途を有しており、将来的に
非常に有望である。しかしGaAsICは、そのデバイス製造
歩留りが低いという欠点がある。
倍と高く、高速電子デバイスの基板として期待されてい
るとともに、GaAs化合物半導体は発光ダイオードや半導
体レーザ、受光素子、太陽電池あるいはFETやIC、光IC
などシリコンに比べて広い用途を有しており、将来的に
非常に有望である。しかしGaAsICは、そのデバイス製造
歩留りが低いという欠点がある。
GaAsICの歩留りが小さい理由としては、（１）GaAs単
結晶における転位などの結晶欠陥が多い、（２）デバイ
スプロセス技術が未熟である、（３）基本となるデバイ
ス構造そのものの特性のばらつきが大きい、ことが考え
られている。
結晶における転位などの結晶欠陥が多い、（２）デバイ
スプロセス技術が未熟である、（３）基本となるデバイ
ス構造そのものの特性のばらつきが大きい、ことが考え
られている。
GaAsICの基本となるデバイスはショットキー電極を用
いたMESFETやJFETであり、通常は、半絶縁性のGaAs基板
にドナーとなる不純物をイオン注入してｎ型活性層を形
成しこの上にMESFETを作製している。
いたMESFETやJFETであり、通常は、半絶縁性のGaAs基板
にドナーとなる不純物をイオン注入してｎ型活性層を形
成しこの上にMESFETを作製している。
［発明が解決しようとする課題］ しかながら、半絶縁性基板上にFETの基本となるｎ型
活性層を形成した従来構造のMESFETやJFETでは、活性層
と半絶縁性基板の間に形成される空乏層が狭いため、Vt
hのばらつきが大きくgm値が低い等特性の優れたMESFET
やJFETを作製することは困難であるという問題点があっ
た。
活性層を形成した従来構造のMESFETやJFETでは、活性層
と半絶縁性基板の間に形成される空乏層が狭いため、Vt
hのばらつきが大きくgm値が低い等特性の優れたMESFET
やJFETを作製することは困難であるという問題点があっ
た。
このような問題を解決するために、前もってZm,Mgな
どのアクセプター不純物をイオン注入した上でドナー不
純物をイオン注入してpn接合を形成し、活性層と絶縁層
の間の電気的分離性を良好とさせる方法も考案されてい
る。しかし、この方法では、注入したアクセプター不純
物が活性化熱処理の際に拡散してしまい、pn接合を安定
して形成させることが困難であり、本格的に採用される
には至っていない。
どのアクセプター不純物をイオン注入した上でドナー不
純物をイオン注入してpn接合を形成し、活性層と絶縁層
の間の電気的分離性を良好とさせる方法も考案されてい
る。しかし、この方法では、注入したアクセプター不純
物が活性化熱処理の際に拡散してしまい、pn接合を安定
して形成させることが困難であり、本格的に採用される
には至っていない。
この発明の目的は、GaAs半導体基板上に形成されるME
SFETやJFET等の電子デバイスの特性を向上させ、かつ特
性のばらつきも低減可能なＰ型GaAs単結晶を再現性良く
製造できるようにすることにある。
SFETやJFET等の電子デバイスの特性を向上させ、かつ特
性のばらつきも低減可能なＰ型GaAs単結晶を再現性良く
製造できるようにすることにある。
［課題を解決するための手段］ 上記目的を達成するため、本発明は、LEC法でGaAs単
結晶を育成する際、原料に所定量の炭素以外の浅いアク
セプターとなる不純物であるZn等をドープして結晶を育
成し、ｐ型の単結晶基板を得るものである。GaAs原料中
にはZn等をおよそ5.0×1016から5.0×1017cm-3添加して
おいて単結晶の引上げを開始し、単結晶中のZn等の濃度
がシリコンのようなシャロードナー濃度よりも高く、し
かもGaAs単結晶の固有欠陥であるEL2濃度よりも高くな
るようにするものである。原料中へのZn等の添加の仕方
としては、原料のGaとAsをpBN製ルツボに入れる際にZn
等を直接添加するか、あるいは前もって原料のGa中に所
定量のZn等をドープしておく。既に合成した原料（多結
晶GaAs）を用いる場合は、その原料をpBN製ルツボに入
れる際に所定量のZn等を同時に入れるか、あるいは前も
ってZn等を添加した合成原料を使用する。
結晶を育成する際、原料に所定量の炭素以外の浅いアク
セプターとなる不純物であるZn等をドープして結晶を育
成し、ｐ型の単結晶基板を得るものである。GaAs原料中
にはZn等をおよそ5.0×1016から5.0×1017cm-3添加して
おいて単結晶の引上げを開始し、単結晶中のZn等の濃度
がシリコンのようなシャロードナー濃度よりも高く、し
かもGaAs単結晶の固有欠陥であるEL2濃度よりも高くな
るようにするものである。原料中へのZn等の添加の仕方
としては、原料のGaとAsをpBN製ルツボに入れる際にZn
等を直接添加するか、あるいは前もって原料のGa中に所
定量のZn等をドープしておく。既に合成した原料（多結
晶GaAs）を用いる場合は、その原料をpBN製ルツボに入
れる際に所定量のZn等を同時に入れるか、あるいは前も
ってZn等を添加した合成原料を使用する。
なお、以下の説明では、炭素以外の浅いアクセプター
となる不純物（Zn,Be,Mg,Cd,Mn,Ag等）としてZnを例に
とって説明する。
となる不純物（Zn,Be,Mg,Cd,Mn,Ag等）としてZnを例に
とって説明する。
［作用］ 以上の方法でZnドープGaAs単結晶を育成すると、結晶
はＰ型となるとともに、Znの偏析係数は0.8程度である
ため、結晶中の径方向で、温度変動などによるストリエ
ーションによるZnの組成変動がほとんどない。
はＰ型となるとともに、Znの偏析係数は0.8程度である
ため、結晶中の径方向で、温度変動などによるストリエ
ーションによるZnの組成変動がほとんどない。
このように、比較的均一な組成のGaAs単結晶が育成さ
れるので、これからウェーハを切り出して研磨し、この
ウェーハにSiなどのドナー不純物をイオン注入したり、
あるいは、このＰ型基板の上にSiなどのドナー不純物を
添加したエピタキシャル層を成長させて活性層を作りFE
Tなどの電子デバイスを製造すると、活性層とＰ型基板
の間に極めて安定なpn接合が形成されるため、gm値など
電子デバイス特性に優れかつ特性のばらつきの少ない電
子デバイスが得られる。
れるので、これからウェーハを切り出して研磨し、この
ウェーハにSiなどのドナー不純物をイオン注入したり、
あるいは、このＰ型基板の上にSiなどのドナー不純物を
添加したエピタキシャル層を成長させて活性層を作りFE
Tなどの電子デバイスを製造すると、活性層とＰ型基板
の間に極めて安定なpn接合が形成されるため、gm値など
電子デバイス特性に優れかつ特性のばらつきの少ない電
子デバイスが得られる。
（実施例１） LEC法による結晶育成を開始する前に、Znを1018cm-3
程度高濃度に含有するGaAs多結晶を予め作製した。そし
て、高圧引上げ炉にセットされたpBN製ルツボ内に純度7
NのGaおよびAsを約4kg仕込み、Zn含有GaAs多結晶を約50
g加えた。これに封止剤であるB2O3を600g加え、炉内で
直接合成を行ない、融液に種結晶を浸漬してこれを徐々
に引き上げて単結晶を育成した。
程度高濃度に含有するGaAs多結晶を予め作製した。そし
て、高圧引上げ炉にセットされたpBN製ルツボ内に純度7
NのGaおよびAsを約4kg仕込み、Zn含有GaAs多結晶を約50
g加えた。これに封止剤であるB2O3を600g加え、炉内で
直接合成を行ない、融液に種結晶を浸漬してこれを徐々
に引き上げて単結晶を育成した。
育成した単結晶は、直径３インチ、全長170mm、重量
約3.6kgであった。まず、育成結晶の上部および下部５
ヵ所から円型ウェーハを切り出し、電気特性およびZn濃
度を調べた。電気特性は、7mm角の大きさで、厚さ約1mm
の試料を切り出した後、ファンデルパウ法（Van der Pa
uw法）により測定した。その結果、測定試料はすべてＰ
型を示し、抵抗率は10-1〜101Ωcm程度であった。Zn濃
度はフレームレス原子吸光法により測定した。
約3.6kgであった。まず、育成結晶の上部および下部５
ヵ所から円型ウェーハを切り出し、電気特性およびZn濃
度を調べた。電気特性は、7mm角の大きさで、厚さ約1mm
の試料を切り出した後、ファンデルパウ法（Van der Pa
uw法）により測定した。その結果、測定試料はすべてＰ
型を示し、抵抗率は10-1〜101Ωcm程度であった。Zn濃
度はフレームレス原子吸光法により測定した。
第１図に、各試料の固化率に対するZn濃度を示す。固
化率0.1〜0.7に対して、Zn濃度は（5.0〜6.3）×1016cm
-3であり、実効偏析係数は約0.8であった。
化率0.1〜0.7に対して、Zn濃度は（5.0〜6.3）×1016cm
-3であり、実効偏析係数は約0.8であった。
次に上記のようにして得られたZnドープＰ型導電性結
晶から採取したウェーハに鏡面加工を施した後、ｎ型活
性層を形成し、FETを作製してデバイス特性を評価し
た。活性層はSiを100keV、ドーズ量２×1012cm-2で選択
的にイオン注入した後、Si3N4膜を用いたキャップアニ
ールを830℃で10分間行ない、形成した。ソース・ドレ
イン電極にはAu−Ge−Niを、ゲート電極にはAu−Pt−Ti
を用いた。ゲート長は２μｍ、ゲート幅は５μｍ、ソー
ス・ドレイン間は６μｍとした。
晶から採取したウェーハに鏡面加工を施した後、ｎ型活
性層を形成し、FETを作製してデバイス特性を評価し
た。活性層はSiを100keV、ドーズ量２×1012cm-2で選択
的にイオン注入した後、Si3N4膜を用いたキャップアニ
ールを830℃で10分間行ない、形成した。ソース・ドレ
イン電極にはAu−Ge−Niを、ゲート電極にはAu−Pt−Ti
を用いた。ゲート長は２μｍ、ゲート幅は５μｍ、ソー
ス・ドレイン間は６μｍとした。
その結果、しきい値電圧Vthとそのばらつきσvthの結
晶の軸方向の変化は第２図（Ａ），（Ｂ）に符号a,a′
で示すようになり、符号b,b′で示す従来の半絶縁性GaA
sから採取したウェーハを使用したFETに比べVthの変動
幅は小さくなった。また、ウェーハ内に形成された500
個のFETのVthのばらつきσvthも従来に比べかなり改善
された。しかも、基板はＰ型の導電性基板であるが、FE
Tの活性層はn+型であるので、基板と活性層の間にはpn
接合が形成されるため、各FET間の素子間分離性は全く
問題がなかった。
晶の軸方向の変化は第２図（Ａ），（Ｂ）に符号a,a′
で示すようになり、符号b,b′で示す従来の半絶縁性GaA
sから採取したウェーハを使用したFETに比べVthの変動
幅は小さくなった。また、ウェーハ内に形成された500
個のFETのVthのばらつきσvthも従来に比べかなり改善
された。しかも、基板はＰ型の導電性基板であるが、FE
Tの活性層はn+型であるので、基板と活性層の間にはpn
接合が形成されるため、各FET間の素子間分離性は全く
問題がなかった。
なお、ｎ型活性層の形成は、イオン注入に限定されず
熱拡散によって行なってもよい。
熱拡散によって行なってもよい。
（実施例２） 実施例１と同様の方法で育成されたZnドープGaAsを＜
110＞方向に２゜傾斜させて切断したウェーハを鏡面研
磨した後、クロライドCVD法により不純物濃度の低いバ
ッファ層を４μｍの厚みに形成し、そしてその上にシリ
コンをドープした活性層を0.4μｍの厚みにそれぞれエ
ピタキシャル成長させた。活性層のドーピングにはモノ
シランを用いた（シリコンの代わりに、S,Se,Te,Snなど
のドナーをドープしてもよい）。このようなエピタキシ
ャル層を形成した後、Hgプローブを用いたＣ−Ｖ測定に
よりキャリア濃度の深さ方向の変化を調べた。その結
果、第３図のようにZnドープＰ型GaAs基板を用いた場合
（符号イで示す）は、通常の半絶縁性基板を用いた場合
（符号ロで示す）に比べキャリアプロファイルが格段に
優れたものとなっている。
110＞方向に２゜傾斜させて切断したウェーハを鏡面研
磨した後、クロライドCVD法により不純物濃度の低いバ
ッファ層を４μｍの厚みに形成し、そしてその上にシリ
コンをドープした活性層を0.4μｍの厚みにそれぞれエ
ピタキシャル成長させた。活性層のドーピングにはモノ
シランを用いた（シリコンの代わりに、S,Se,Te,Snなど
のドナーをドープしてもよい）。このようなエピタキシ
ャル層を形成した後、Hgプローブを用いたＣ−Ｖ測定に
よりキャリア濃度の深さ方向の変化を調べた。その結
果、第３図のようにZnドープＰ型GaAs基板を用いた場合
（符号イで示す）は、通常の半絶縁性基板を用いた場合
（符号ロで示す）に比べキャリアプロファイルが格段に
優れたものとなっている。
さらにこのエピタキシャル層上にFETを作製し、デバ
イス特性の評価を行なった。ソース・ドレイン電極には
Au−Ge−Niを、ゲート電極にはAu−Pt−Tiを用いた。ゲ
ート長は0.5μｍ、ゲート幅は280μｍ、素子のサイズは
300×400μｍとした。その結果、しきい値電圧Vthの結
晶の軸方向の変化は第４図（Ａ）に符号ｃで示す通り
で、従来法によるアンドープ半絶縁性GaAsを使用した場
合（符号ｄで示す）とほぼ同様であり、特に差異はなか
ったが、Vthのウェーハ内のばらつきσvthは第４図
（Ｂ）に符号ｃ′で示すようになり、アンドープ半絶縁
性GaAsを使用した場合（符号ｄ′で示す）に比べて著し
く向上することが分かった。
イス特性の評価を行なった。ソース・ドレイン電極には
Au−Ge−Niを、ゲート電極にはAu−Pt−Tiを用いた。ゲ
ート長は0.5μｍ、ゲート幅は280μｍ、素子のサイズは
300×400μｍとした。その結果、しきい値電圧Vthの結
晶の軸方向の変化は第４図（Ａ）に符号ｃで示す通り
で、従来法によるアンドープ半絶縁性GaAsを使用した場
合（符号ｄで示す）とほぼ同様であり、特に差異はなか
ったが、Vthのウェーハ内のばらつきσvthは第４図
（Ｂ）に符号ｃ′で示すようになり、アンドープ半絶縁
性GaAsを使用した場合（符号ｄ′で示す）に比べて著し
く向上することが分かった。
また、FETの重要な特性であるソース・ドレイン電流I
DSとゲート電圧−VGの関係を第５図に示す。同図におい
て（ロ）′は従来の半絶縁性基板を用いたFETを、
（イ）′は本発明によるZnドープＰ型GaAs基板を用いた
FETの測定結果を示す。第５図に示したように、Ｐ型導
電性基板を用いた場合、ソース・ドレイン電流IDSの変
化特性に著しい向上がみられた。これは第３図のキャリ
アプロファイルの急峻性に対応するものと考えられる。
すなわち、バッファ層と基板との間にpn接合が形成さ
れ、これによってゲート電圧VGの増加に対してIDSが急
激に減少するためと思われる。
DSとゲート電圧−VGの関係を第５図に示す。同図におい
て（ロ）′は従来の半絶縁性基板を用いたFETを、
（イ）′は本発明によるZnドープＰ型GaAs基板を用いた
FETの測定結果を示す。第５図に示したように、Ｐ型導
電性基板を用いた場合、ソース・ドレイン電流IDSの変
化特性に著しい向上がみられた。これは第３図のキャリ
アプロファイルの急峻性に対応するものと考えられる。
すなわち、バッファ層と基板との間にpn接合が形成さ
れ、これによってゲート電圧VGの増加に対してIDSが急
激に減少するためと思われる。
なお、ｐ型化に寄与するシャローアクセプタはZnに限
定されるものでなく、BeやMg,Cd,Mn,Ag等も使用するこ
とが可能である。ただし、Zn以外の上記シャローアクセ
プタは、Znに比べ偏析係数が１からより離れているので
結晶軸方向に沿った組成変動が大きくなる。
定されるものでなく、BeやMg,Cd,Mn,Ag等も使用するこ
とが可能である。ただし、Zn以外の上記シャローアクセ
プタは、Znに比べ偏析係数が１からより離れているので
結晶軸方向に沿った組成変動が大きくなる。
また、LEC法では断熱材等にグラファイト製部品を用
いるため、単結晶中の炭素濃度を一定にするのが困難で
あり、特性のばらつきが大きくなるのでＰ型化のシャロ
ーアクセプタとして適していない。結晶育成開始前にグ
ラファイト部品をベーキングしたり、高圧引上げ炉内の
ガスをTiやZnなどの活性な金属を加熱して純化したり、
磁場を印加する等の炭素低減処理を施すようにするとよ
い。
いるため、単結晶中の炭素濃度を一定にするのが困難で
あり、特性のばらつきが大きくなるのでＰ型化のシャロ
ーアクセプタとして適していない。結晶育成開始前にグ
ラファイト部品をベーキングしたり、高圧引上げ炉内の
ガスをTiやZnなどの活性な金属を加熱して純化したり、
磁場を印加する等の炭素低減処理を施すようにするとよ
い。
［発明の効果］ 以上説明したようにこの発明は、GaAs単結晶中にシリ
コンや炭素のようなシャロードナー濃度よりも高く、か
つ結晶の固有欠陥であるEL2濃度よりも高くなるようにZ
nを含有させて、Ｐ型GaAs単結晶を得るようにしたの
で、結晶の成長方向に沿って略均一な組成の結晶体が得
られ、GaAs半導体基板上に形成されるMESFETやJFET等の
電子デバイスの特性を向上させ、かつ特性のばらつきも
小さくできるという効果がある。
コンや炭素のようなシャロードナー濃度よりも高く、か
つ結晶の固有欠陥であるEL2濃度よりも高くなるようにZ
nを含有させて、Ｐ型GaAs単結晶を得るようにしたの
で、結晶の成長方向に沿って略均一な組成の結晶体が得
られ、GaAs半導体基板上に形成されるMESFETやJFET等の
電子デバイスの特性を向上させ、かつ特性のばらつきも
小さくできるという効果がある。
また、GaAs単結晶中のZn濃度の上限を、5.0×1017cm
-3としたので、GaAsの移動度をそれほど低下させるおそ
れもない。
-3としたので、GaAsの移動度をそれほど低下させるおそ
れもない。
第１図は、本発明に係るGaAs単結晶の各固化率に対する
Zn濃度の測定値を示す図、 第２図（Ａ），（Ｂ）は本発明に係るGaAs単結晶から切
り出したウェーハ上にイオン注入で活性層を形成し作製
したFETのデバイス特性を示すもので、 同図（Ａ）は各固化率に対するFETのしきい値電圧の大
きさを示す図、 同図（Ｂ）は同じく固化率に対するしきい値電圧の標準
偏差を示す図、 第３図は本発明に係るGaAs単結晶から切り出したウェー
ハ上にクロライドCVD法により成長させたエピタキシャ
ル層のキャリア密度の深さ方向の分布を示す図、 第４図（Ａ），（Ｂ）は本発明に係るGaAs単結晶から切
り出したウェーハ上にエピタキシャル成長された活性層
に作製したFETのデバイス特性を示すもので、 同図（Ａ）は各固化率に対するFETのしきい値電圧の大
きさを示す図、 同図（Ｂ）は同じく固化率に対するしきい値電圧の標準
偏差を示す図、 第５図は従来の半絶縁性基板と本発明に係るＰ型GaAs基
板上に形成したFETの電圧−電流特性の違いを示す図で
ある。
Zn濃度の測定値を示す図、 第２図（Ａ），（Ｂ）は本発明に係るGaAs単結晶から切
り出したウェーハ上にイオン注入で活性層を形成し作製
したFETのデバイス特性を示すもので、 同図（Ａ）は各固化率に対するFETのしきい値電圧の大
きさを示す図、 同図（Ｂ）は同じく固化率に対するしきい値電圧の標準
偏差を示す図、 第３図は本発明に係るGaAs単結晶から切り出したウェー
ハ上にクロライドCVD法により成長させたエピタキシャ
ル層のキャリア密度の深さ方向の分布を示す図、 第４図（Ａ），（Ｂ）は本発明に係るGaAs単結晶から切
り出したウェーハ上にエピタキシャル成長された活性層
に作製したFETのデバイス特性を示すもので、 同図（Ａ）は各固化率に対するFETのしきい値電圧の大
きさを示す図、 同図（Ｂ）は同じく固化率に対するしきい値電圧の標準
偏差を示す図、 第５図は従来の半絶縁性基板と本発明に係るＰ型GaAs基
板上に形成したFETの電圧−電流特性の違いを示す図で
ある。
Claims (2)
- 【請求項１】炭素以外の浅いアクセプターとなる不純物
をおよそ5.0×1016cm-3〜5.0×1017cm-3の濃度で含有し
てなる原料融液から液体封止チョクラルスキー法により
育成されてなるGaAs化合物半導体単結晶であって、該結
晶中の固有欠陥たるEL2濃度よりも高くかつ浅いドナー
となる不純物濃度よりも高くなるように前記不純物を含
有してなることを特徴とするGaAs化合物半導体単結晶。 - 【請求項２】前記アクセプターとなる不純物はZnである
ことを特徴とする特許請求の範囲第１項記載のGaAs化合
物半導体単結晶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63042507A JP2645418B2 (ja) | 1988-02-24 | 1988-02-24 | ＧａＡｓ化合物半導体単結晶 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63042507A JP2645418B2 (ja) | 1988-02-24 | 1988-02-24 | ＧａＡｓ化合物半導体単結晶 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01215800A JPH01215800A (ja) | 1989-08-29 |
| JP2645418B2 true JP2645418B2 (ja) | 1997-08-25 |
Family
ID=12637978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63042507A Expired - Lifetime JP2645418B2 (ja) | 1988-02-24 | 1988-02-24 | ＧａＡｓ化合物半導体単結晶 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2645418B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5324525B2 (ja) * | 2010-06-15 | 2013-10-23 | 住友化学株式会社 | 化合物半導体エピタキシャル基板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5037682B2 (ja) * | 1971-09-03 | 1975-12-04 |
-
1988
- 1988-02-24 JP JP63042507A patent/JP2645418B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01215800A (ja) | 1989-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5030580A (en) | Method for producing a silicon carbide semiconductor device | |
| US20120032229A1 (en) | Silicon Wafer And Production Method Thereof | |
| EP0417843A2 (en) | Process for producing monocrystalline group II-VI or group III-V compounds and products thereof | |
| US8921979B2 (en) | Method for producing a semiconductor layer | |
| US4544417A (en) | Transient capless annealing process for the activation of ion implanted compound semiconductors | |
| US4594173A (en) | Indium doped gallium arsenide crystals and method of preparation | |
| US3994755A (en) | Liquid phase epitaxial process for growing semi-insulating GaAs layers | |
| US4105478A (en) | Doping hgcdte with li | |
| RU2297690C1 (ru) | Способ изготовления полупроводниковой гетероструктуры на основе соединений a3b5 методом жидкофазной эпитаксии | |
| JP2645418B2 (ja) | ＧａＡｓ化合物半導体単結晶 | |
| US4089714A (en) | Doping mercury cadmium telluride with aluminum or silicon | |
| US4028147A (en) | Liquid phase epitaxial process for growing semi-insulating GaAs layers | |
| US4087293A (en) | Silicon as donor dopant in Hg1-x Cdx Te | |
| US4158851A (en) | Semi-insulating gallium arsenide single crystal | |
| JPH02253622A (ja) | 炭化珪素半導体装置の製造方法 | |
| US4032950A (en) | Liquid phase epitaxial process for growing semi-insulating gaas layers | |
| US3074146A (en) | Production of unipolar transistors | |
| JPH0476355B2 (ja) | ||
| JPH0249422A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH0543679B2 (ja) | ||
| JP2890700B2 (ja) | 砒化ガリウム基板 | |
| EP0177022B1 (en) | Gaas single crystal, method of producing the same, and semiconductor device utilizing the same | |
| US4089713A (en) | Diffusion of donors into (Hg Cd) Te through use of Ga-Al alloy | |
| US5733805A (en) | Method of fabricating semiconductor device utilizing a GaAs single crystal | |
| RU2031477C1 (ru) | СПОСОБ ИЗГОТОВЛЕНИЯ ПОЛУПРОВОДНИКОВЫХ СТРУКТУР НА ОСНОВЕ СОЕДИНЕНИЙ AIII и BV МЕТОДОМ ЖИДКОФАЗНОЙ ЭПИТАКСИИ |