JP2630071B2 - Data transmission / reception method - Google Patents

Data transmission / reception method

Info

Publication number
JP2630071B2
JP2630071B2 JP41147190A JP41147190A JP2630071B2 JP 2630071 B2 JP2630071 B2 JP 2630071B2 JP 41147190 A JP41147190 A JP 41147190A JP 41147190 A JP41147190 A JP 41147190A JP 2630071 B2 JP2630071 B2 JP 2630071B2
Authority
JP
Japan
Prior art keywords
data
transmitting
receiving
processor
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP41147190A
Other languages
Japanese (ja)
Other versions
JPH04217133A (en
Inventor
敏伸 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP41147190A priority Critical patent/JP2630071B2/en
Publication of JPH04217133A publication Critical patent/JPH04217133A/en
Application granted granted Critical
Publication of JP2630071B2 publication Critical patent/JP2630071B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、複数のプロセッサ間の
データ送受信方式に利用する。特に、アナログデータの
データ送受信方式に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used for a data transmission / reception system between a plurality of processors. In particular, it relates to a data transmission / reception system for analog data.

【0002】[0002]

【従来の技術】図2は従来例のデータ送受信方式のブロ
ック構成図である。
2. Description of the Related Art FIG. 2 is a block diagram showing a conventional data transmission / reception system.

【0003】従来、一つのプロセッサからの他プロセッ
サへアナログデータを送出するときに、図2に示すよう
に、たとえば5個のアナログデータを取扱う場合には、
データ送出側はディジタルアナログ変換回路12の出力を
5ポートのマルチプレクサ13Aを介してホールドし、デ
ータ受信側は5ポートのマルチプレクサ23Aを制御して
アナログデータをアナログディジタル変換回路22へ入力
し、プロセッサ21Aがその値を読みとる方法がとられて
いた。
Conventionally, when sending analog data from one processor to another processor, as shown in FIG. 2, for example, when handling five pieces of analog data,
The data sending side holds the output of the digital-to-analog converter circuit 12 via the 5-port multiplexer 13A, and the data receiving side controls the 5-port multiplexer 23A to input analog data to the analog-to-digital converter circuit 22, and the processor 21A Had been reading the value.

【0004】[0004]

【発明が解決しようとする課題】しかし、このような従
来例のデータ送受信方式では、扱うデータの数だけマル
チプレクサのポート、サンプルホールド回路および通信
回線が必要となり多くのデータを扱うときその構成が大
きくなる欠点があった。
However, in such a conventional data transmission / reception system, the number of multiplexer ports, sample-and-hold circuits and communication lines is required by the number of data to be handled, and the configuration is large when handling a large amount of data. There were disadvantages.

【0005】本発明は上記の欠点を解決するもので、マ
ルチプレクサおよびサンプルホールド回路などのインタ
フェース周辺の回路ならびに回線数を削減できるデータ
送受信方式を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a data transmission / reception system which can reduce the number of lines and circuits around an interface such as a multiplexer and a sample hold circuit.

【0006】[0006]

【課題を解決するための手段】本発明は、送信側装置
と、受信側装置とを備え、上記送信側装置は、複数チャ
ネルのディジタルデータを出力する送信側プロセッサ
と、この送信側プロセッサの出力信号をアナログデータ
に変換する送信側変換回路と、この送信側変換回路の出
力信号を受信側に送信する送信手段とを含み、上記受信
側装置は、上記送信側装置からの複数チャネルのアナロ
グデータを受信する受信手段と、この受信手段の出力信
号をディジタルデータに変換する受信側変換回路と、こ
の変換されたディジタルデータを入力する受信側プロセ
ッサとを含むデータ送受信方式において、少なくとも二
つの通信回線を備え、上記送信側プロセッサは上記各チ
ャネルのディジタルデータにその識別情報を付加して出
力する手段を含み、上記送信手段は上記送信側変換回路
の各チヤネルのアナログデータの値を上記二つ通信回線
の内の一つに出力し、この出力されるアナログデータの
識別情報を他の一つに出力する手段を含み、上記受信側
プロセッサは上記出力された識別情報に基づき対応する
チャネルのデータを判断する手段を含むことを特徴とす
る。
The present invention comprises a transmitting device and a receiving device, wherein the transmitting device outputs a plurality of channels of digital data, and an output of the transmitting processor. A transmission-side conversion circuit for converting a signal into analog data, and transmission means for transmitting an output signal of the transmission-side conversion circuit to a reception side, wherein the reception-side apparatus receives a plurality of channels of analog data from the transmission-side apparatus. At least two communication lines in a data transmission / reception system including: a receiving unit that receives the digital data; a receiving conversion circuit that converts an output signal of the receiving device into digital data; and a receiving processor that inputs the converted digital data. Wherein the transmitting processor includes means for adding the identification information to the digital data of each channel and outputting the digital data. The transmitting means outputs the analog data value of each channel of the transmitting side conversion circuit to one of the two communication lines, and outputs the identification information of the output analog data to the other one. Wherein the receiving processor includes means for determining data of a corresponding channel based on the output identification information.

【0007】また、本発明は、上記識別情報は上記各チ
ャネルのデータを示す電圧値であることができる。
In the present invention, the identification information may be a voltage value indicating data of each channel.

【0008】[0008]

【作用】少なくとも二つの通信回線を備える。送信手段
は送信側変換回路の各チャネルのアナログデータの値を
二つの通信回線の内の一つに出力し、この出力されるア
ナログデータの識別情報を他の一つに出力する。受信側
プロセッサはこの出力された識別情報に基づき対応する
チャネルのデータを判断して受信側変換回路に与える。
According to the present invention, at least two communication lines are provided. The transmitting means outputs the value of the analog data of each channel of the transmitting side conversion circuit to one of the two communication lines, and outputs the identification information of the output analog data to the other one. The receiving processor determines the data of the corresponding channel based on the output identification information and supplies the data to the receiving conversion circuit.

【0009】また、識別情報は上記各チャネルのデータ
を示す電圧値であることができる。
The identification information may be a voltage value indicating data of each channel.

【0010】以上によりマルチプレクサおよびサンプル
ホールド回路などのインタフェース周辺の回路ならびに
回線数を削減できる。
As described above, it is possible to reduce circuits around the interface such as the multiplexer and the sample hold circuit and the number of lines.

【0011】[0011]

【実施例】本発明の実施例について図面を参照して説明
する。図1(A)は本発明一実施例データ送受信方式の
ブロック構成図である。
Embodiments of the present invention will be described with reference to the drawings. FIG. 1A is a block diagram of a data transmission / reception system according to an embodiment of the present invention.

【0012】図1(A)において、データ送受信方式
は、送信側装置10と、受信側装置20とを備え、送信側装
置10は、複数チャネルのディジタルデータを出力する送
信側プロセッサとしてプロセッサ11と、プロセッサ11か
らの複数チャネルのディジタルデータをアナログデータ
に変換する送信側変換回路としてディジタルアナログ変
換回路12と、ディジタルアナログ変換回路12の出力信号
を受信側に送信する送信手段としてマルチプレクサ13お
よびサンプルホールド回路14とを含み、受信側装置20
は、送信側装置10からの複数チャネルのアナログデータ
を受信する受信手段としてマルチプレクサ23と、マルチ
プレクサ23の出力信号をディジタルデータに変換する受
信側変換回路としてアナログディジタル変換回路22と、
この変換されたディジタルデータを入力する受信側プロ
セッサとしてプロセッサ21とを含む。
Referring to FIG. 1A, the data transmission / reception system includes a transmitting device 10 and a receiving device 20. The transmitting device 10 includes a processor 11 as a transmitting processor for outputting digital data of a plurality of channels. A digital-to-analog conversion circuit 12 as a transmission-side conversion circuit for converting digital data of a plurality of channels from the processor 11 into analog data; a multiplexer 13 and a sample-and-hold as transmission means for transmitting an output signal of the digital-to-analog conversion circuit 12 to a reception side. Circuit 14 and a receiving device 20
A multiplexer 23 as receiving means for receiving a plurality of channels of analog data from the transmitting device 10, an analog-to-digital conversion circuit 22 as a receiving conversion circuit for converting the output signal of the multiplexer 23 into digital data,
A processor 21 is included as a receiving processor that inputs the converted digital data.

【0013】ここで本発明の特徴とするところは、少な
くとも二つの通信回線31、32を備え、プロセッサ11は各
チャネルのディジタルデータにその識別情報を付加して
出力する手段を含み、マルチプレクサ13はサンプルホー
ルド回路14を介してディジタルアナログ変換回路12の各
チヤネルのアナログデータの値を通信回線31(チャネル
1)に出力し、この出力されるアナログデータの識別情
報を通信回線32(チャネル2)に出力する手段を含み、
プロセッサ21は上記出力された識別情報に基づき対応す
るチャネルのデータを判断する手段を含むことにある。
Here, the feature of the present invention is that the processor 11 includes at least two communication lines 31 and 32, the processor 11 includes means for adding identification information to digital data of each channel and outputting the digital data, and the multiplexer 13 includes The analog data value of each channel of the digital-to-analog conversion circuit 12 is output to the communication line 31 (channel 1) via the sample and hold circuit 14, and the identification information of the output analog data is output to the communication line 32 (channel 2). Including means for outputting,
The processor 21 includes means for determining data of a corresponding channel based on the output identification information.

【0014】また、上記識別情報は上記各チャネルのデ
ータを示す電圧値(データ識別電圧)である。
The identification information is a voltage value (data identification voltage) indicating data of each channel.

【0015】このような構成のデータ送受信方式の動作
について説明する。図1(B)は本発明のデータ送受信
方式のデータとデータ識別電圧との関係を示す図であ
る。プロセッサ11からプロセッサ21へ送出するデータが
表に示すようにデータ1からデータ5まであるとする。
いま、プロセッサ11からデータ1を送出するとき、ま
ず、ディジタルアナログ変換回路12を介してマルチプレ
クサ13へデータ識別電圧0.5 Vを送出し、チャネル2の
サンプルホールド回路14にてその電圧値をホールドす
る。その後にデータ1をディジタルアナログ変換回路12
およびマルチプレクサ13を介してチャネル1へ送出し、
サンプルホールド回路14にてデータ1の値をホールドす
る。
The operation of the data transmission / reception system having such a configuration will be described. FIG. 1B is a diagram showing a relationship between data of the data transmission / reception system of the present invention and a data identification voltage. It is assumed that data to be transmitted from the processor 11 to the processor 21 is data 1 to data 5 as shown in the table.
When data 1 is transmitted from the processor 11, first, a data identification voltage 0.5 V is transmitted to the multiplexer 13 via the digital-to-analog conversion circuit 12, and the sample-and-hold circuit 14 of the channel 2 holds the voltage value. After that, the data 1 is converted into a digital-to-analog conversion circuit 12.
And to multiplexer 1 via multiplexer 13 and
The value of data 1 is held by the sample hold circuit 14.

【0016】一方、受信側のプロセッサ21は以下の手順
にて受取データの解析を行う。まず、チャネル2に送出
されているデータ識別電圧を読取り、その電圧が0〜1
V、1〜2V、2〜3V、3〜4V、4〜5Vのどの範
囲にあるかを判断する。その後にチャネル1に送出され
ているデータを読取る。チャネル2へ0.5 Vの電圧が送
出されているときにはチャネル1へ送出されている電圧
値はデータ1であることが分かる。
On the other hand, the processor 21 on the receiving side analyzes the received data in the following procedure. First, the data identification voltage sent to the channel 2 is read, and the voltage is set to 0 to 1
V, 1-2V, 2-3V, 3-4V, and 4-5V are determined. Thereafter, the data transmitted to the channel 1 is read. When a voltage of 0.5 V is transmitted to the channel 2, it is understood that the voltage value transmitted to the channel 1 is data 1.

【0017】同様にしてデータ2に関してはプロセッサ
11からチャネル2へデータ識別電圧として1.5 Vを送出
し、チャネル1へデータ2を送出する。プロセッサ21は
データ識別電圧が1〜2Vの範囲にあることからチャネ
ル1へ送出されている電圧値はデータ2であることが分
かる。以下、データ3〜5に関しても同様である。
Similarly, for data 2, the processor
Then, 1.5 V is transmitted as a data identification voltage from channel 11 to channel 2 and data 2 is transmitted to channel 1. The processor 21 knows that the voltage value sent to the channel 1 is data 2 because the data identification voltage is in the range of 1-2 V. Hereinafter, the same applies to data 3 to 5.

【0018】[0018]

【発明の効果】以上説明したように、本発明は、マルチ
プレクサおよびサンプルホールド回路などのインタフェ
ース周辺の回路ならびに回線数を削減できる優れた効果
がある。
As described above, the present invention has an excellent effect of reducing the number of circuits and circuits around an interface such as a multiplexer and a sample-and-hold circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図1(A)】 本発明一実施例データ送受信方式のブ
ロック構成図。
FIG. 1A is a block diagram of a data transmission / reception system according to an embodiment of the present invention.

【図1(B)】 本発明のデータ送受信方式のデータと
データ識別電圧との関係を示す図。
FIG. 1B is a diagram showing a relationship between data and a data identification voltage in the data transmission / reception system of the present invention.

【図2】 従来例のデータ送受信方式のブロック構成
図。
FIG. 2 is a block diagram of a conventional data transmission / reception system.

【符号の説明】[Explanation of symbols]

10、10A 送信側装置 11、11A、21、21A プロセッサ 12 ディジタルアナログ変換回路 13、13A、23、23A マルチプレクサ 14、14A サンプルホールド回路 20、20A 受信側装置 22 アナログディジタル変換回路 31、32 通信回線 10,10A Transmitter 11,11A, 21,21A Processor 12 Digital-to-analog converter 13,13A, 23,23A Multiplexer 14,14A Sample and hold circuit 20,20A Receiver 22 Analog-to-digital converter 31,32 Communication line

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 送信側装置と、受信側装置とを備え、上
記送信側装置は、複数チャネルのディジタルデータを出
力する送信側プロセッサと、この送信側プロセッサの出
力信号をアナログデータに変換する送信側変換回路と、
この送信側変換回路の出力信号を受信側に送信する送信
手段とを含み、上記受信側装置は、上記送信側装置から
の複数チャネルのアナログデータを受信する受信手段
と、この受信手段の出力信号をディジタルデータに変換
する受信側変換回路と、この変換されたディジタルデー
タを入力する受信側プロセッサとを含むデータ送受信方
式において、少なくとも二つの通信回線を備え、上記送
信プロセッサは上記各チャネルのディジタルデータにそ
の識別情報を付加して出力する手段を含み、上記送信手
段は上記送信側変換回路の各チヤネルのアナログデータ
の値を上記二つ通信回線の内の一つに出力し、この出力
されるアナログデータの識別情報を他の一つに出力する
手段を含み、上記受信側プロセッサは上記出力された識
別情報に基づき対応するチャネルのデータを判断する手
段を含むことを特徴とするデータ送受信方式。
1. A transmitting device comprising: a transmitting device; and a receiving device, wherein the transmitting device outputs digital data of a plurality of channels, and a transmitting device that converts an output signal of the transmitting processor into analog data. Side conversion circuit,
Transmitting means for transmitting an output signal of the transmitting side conversion circuit to a receiving side; the receiving side apparatus receiving means for receiving analog data of a plurality of channels from the transmitting side apparatus; and an output signal of the receiving means. In a data transmission / reception system including a receiving side conversion circuit for converting the digital data into digital data, and a receiving side processor for inputting the converted digital data, at least two communication lines are provided. The transmitting means outputs the analog data value of each channel of the transmitting side conversion circuit to one of the two communication lines, and outputs the output. Means for outputting the identification information of the analog data to another one, wherein the receiving processor responds based on the output identification information. Data transmitting and receiving method characterized by comprising means for determining the data for that channel.
【請求項2】 上記識別情報は上記各チャネルのデータ
を示す電圧値である請求項1記載のデータ送受信方式。
2. The data transmission / reception system according to claim 1, wherein said identification information is a voltage value indicating data of each of said channels.
JP41147190A 1990-12-18 1990-12-18 Data transmission / reception method Expired - Lifetime JP2630071B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP41147190A JP2630071B2 (en) 1990-12-18 1990-12-18 Data transmission / reception method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP41147190A JP2630071B2 (en) 1990-12-18 1990-12-18 Data transmission / reception method

Publications (2)

Publication Number Publication Date
JPH04217133A JPH04217133A (en) 1992-08-07
JP2630071B2 true JP2630071B2 (en) 1997-07-16

Family

ID=18520481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP41147190A Expired - Lifetime JP2630071B2 (en) 1990-12-18 1990-12-18 Data transmission / reception method

Country Status (1)

Country Link
JP (1) JP2630071B2 (en)

Also Published As

Publication number Publication date
JPH04217133A (en) 1992-08-07

Similar Documents

Publication Publication Date Title
JP2630071B2 (en) Data transmission / reception method
JPS60182257A (en) Communication control system of facsimile store and forward exchange
JPS61117950A (en) Communication data converter
JPH07131504A (en) Data transfer device
JPS60239859A (en) Data transfer device for personal computer
JPS5839145A (en) Bit parallel communication controller
KR100299137B1 (en) Circuit emulation apparatus for communication system
JPH06231070A (en) Interface device
JPS5894264A (en) Communication system of facsimile device
KR940004923B1 (en) Multi-function telecommunication method in modem
KR830008619A (en) Device for switching calls to remote port groups in the telephone switching system
JPH02119463A (en) Data transfer controller
JPS63240141A (en) Transmission system for control information of multiplexer
JPH0546894A (en) Multiplex transmitter
KR19980027106A (en) Digital trunk board with companding function
JPH03252244A (en) Transmission equipment
JPH0426263B2 (en)
JPS62214750A (en) Communication control equipment
JPH03117240A (en) Method and apparatus for sending digital signal
JPH0378017B2 (en)
JPS6319958A (en) Facsimile mutual communication system
JPS63283247A (en) Image transmission processing system
JPS6046168A (en) Facsimile system converting device
JPH0646723B2 (en) Speed conversion method
JPH01126853A (en) Data transfer equipment