JP2627059B2 - Antenna tuner control method - Google Patents

Antenna tuner control method

Info

Publication number
JP2627059B2
JP2627059B2 JP6314325A JP31432594A JP2627059B2 JP 2627059 B2 JP2627059 B2 JP 2627059B2 JP 6314325 A JP6314325 A JP 6314325A JP 31432594 A JP31432594 A JP 31432594A JP 2627059 B2 JP2627059 B2 JP 2627059B2
Authority
JP
Japan
Prior art keywords
matching
circuit
antenna tuner
data information
load impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6314325A
Other languages
Japanese (ja)
Other versions
JPH08154060A (en
Inventor
義照 橋本
Original Assignee
八重洲無線株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 八重洲無線株式会社 filed Critical 八重洲無線株式会社
Priority to JP6314325A priority Critical patent/JP2627059B2/en
Publication of JPH08154060A publication Critical patent/JPH08154060A/en
Application granted granted Critical
Publication of JP2627059B2 publication Critical patent/JP2627059B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、無線通信機における
アンテナチューナの制御方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control system for an antenna tuner in a radio communication device.

【0002】[0002]

【従来の技術】従来のこの種のアンテナチューナにおい
ては、図6に示すように、送信機(TX)とアンテナ
(ANT)間の途中からコンデンサ(C1 ,C2 )を介
して電圧成分を取り出し、更に、コイル(L)によって
電流成分を取り出すとともに、これら電圧成分と電流成
分との振幅差に基づいた抵抗分の検出(以下、単にZと
称す。)、及び位相差に基づいたL,C分の検出(以
下、単にφと称す。)を出力するものがある。
2. Description of the Related Art In a conventional antenna tuner of this type, as shown in FIG. 6, a voltage component is extracted from a midway between a transmitter (TX) and an antenna (ANT) via capacitors (C1, C2). Further, the current component is extracted by the coil (L), the resistance component is detected based on the amplitude difference between the voltage component and the current component (hereinafter, simply referred to as Z), and the L and C components are determined based on the phase difference. (Hereinafter, simply referred to as φ).

【0003】一方、この検出回路のコイル(L)とコン
デンサ(C1 ,C2 )は理想的なものではなく、実際に
は図7に示すようなストレー容量(C0 )又は残留イン
ダクタンス(L0 )により、出力電圧と出力電流が周波
数に対して一定とはならずに誤差を生ずるため、前記Z
及びφ情報に基づいたマッチングセクションのコイルと
コンデンサを変化することによって、SWR(Standin
g Wave Ratio)=1.0の点へ移動させていた(図
8,図9及び図10参照)。
On the other hand, the coil (L) and the capacitors (C1, C2) of this detection circuit are not ideal, but actually, due to the stray capacitance (C0) or residual inductance (L0) as shown in FIG. Since the output voltage and the output current are not constant with respect to the frequency but cause an error, the Z
And SWR (Standin) by changing the coil and capacitor of the matching section based on
g Wave Ratio) = 1.0 (see FIGS. 8, 9 and 10).

【0004】[0004]

【発明が解決しようとする課題】しかし、上述のような
従来技術においては、Z及びφ情報が周波数の変化に対
して一定でないため、理想的なSWR=1.0の位置が
実際にはこれよりも高くなってしまう。
However, in the above-described prior art, since the Z and φ information are not constant with respect to a change in frequency, the ideal position of SWR = 1.0 is actually the same. Higher than that.

【0005】このため、検出回路は完全なマッチング状
態を示したとしても、実際のマッチングセクションは不
完全な状態となり、SWRが悪化してしまう。
For this reason, even if the detection circuit shows a perfect matching state, the actual matching section is in an incomplete state, and the SWR deteriorates.

【0006】この発明は、従来知られていたアンテナチ
ューナの、このような欠点を改良する目的で成されたも
のである。
The present invention has been made for the purpose of improving such a drawback of a conventionally known antenna tuner.

【0007】[0007]

【課題を解決するための手段】上記目的を達成する手段
として、この発明によるアンテナチューナの制御方式で
は、送信出力の周波数情報を記憶制御手段へ入力すると
ともに、前記送信出力を負荷インピーダンス検出手段へ
入力し、更に、この負荷インピーダンス検出手段の測定
データ情報を前記記憶制御手段へ入力する。
As means for achieving the above object, in the antenna tuner control method according to the present invention, frequency information of a transmission output is inputted to a storage control means, and the transmission output is inputted to a load impedance detecting means. And input the measurement data information of the load impedance detecting means to the storage control means.

【0008】そして、送信出力の周波数情報に基づき、
負荷インピーダンス検出手段における周波数特性の補正
データ情報を予め記憶制御手段に記憶しておく。
Then, based on the frequency information of the transmission output,
The correction data information of the frequency characteristic in the load impedance detection means is stored in the storage control means in advance.

【0009】次に、インピーダンス整合手段を動作させ
て、負荷インピーダンス検出手段からの測定データ情報
を、前記記憶制御手段の補正データ情報により補正し得
るようにしたものである。
Next, by operating the impedance matching means, the measurement data information from the load impedance detection means can be corrected by the correction data information of the storage control means.

【0010】[0010]

【作用】送信出力のφ,Z情報を予め記憶制御手段に記
憶し、かつ、前記送信出力のインピーダンスと負荷イン
ピーダンスが不整合状態になったとき、前記送信出力の
周波数情報に基づく補正データ情報によりインピーダン
ス整合手段を動作させて、上述の不整合状態が生じない
よう作用する。
The transmission output φ and Z information is stored in the storage control means in advance, and when the impedance of the transmission output and the load impedance are in a mismatched state, the correction data information based on the frequency information of the transmission output is used. The impedance matching means operates to prevent the above-mentioned mismatch state from occurring.

【0011】[0011]

【実施例】次に、この発明によるアンテナチューナの制
御方式を図面に基づいて説明するが、図1は記憶制御手
段(以下、CPUと称す。)5のソフトウエア部分と、
送信機1,φ,Z検出器2,スイッチ3及びマッチング
回路4により構成されたハードウエア部分から成り、図
2及び図3は各々上記ソフトウエア部分におけるφ,Z
検出回路周波数特性補正処理及びチューニング処理の制
御プログラムのフローチャートである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, a control method of an antenna tuner according to the present invention will be described with reference to the drawings. FIG. 1 shows a software part of a storage control means (hereinafter referred to as a CPU) 5;
FIG. 2 and FIG. 3 each show a hardware portion composed of a transmitter 1, a φ, Z detector 2, a switch 3, and a matching circuit 4. FIGS.
It is a flowchart of a control program of a detection circuit frequency characteristic correction process and a tuning process.

【0012】なお、図2のP1 ・・・P10及び図3のS
1 ・・・S13はそれぞれのフローチャートにおける各ス
テップを示したものであり、文中においてはその該当す
る部分にかっこ付きで示してある。
P1... P10 in FIG. 2 and S in FIG.
1... S13 indicate the respective steps in the respective flowcharts, and the corresponding portions are indicated in parentheses in the text.

【0013】図1のような構成において、予めスイッチ
3の出力側に理想的なアンテナ又はダミーロードを接続
し、かつ、前記スイッチ3をスルー側にしておき、送信
周波数データをCPU5へ入力する(P3 )。
In the configuration shown in FIG. 1, an ideal antenna or dummy load is connected to the output side of the switch 3 in advance, and the switch 3 is set to the through side, and the transmission frequency data is input to the CPU 5 ( P3).

【0014】次に、この状態で送信機1の出力をφ,Z
検波器2へ入力して、更に、その出力であるφ及びZデ
ータをCPU5へ入力する(P4 ,P7 )。このとき、
理想値からの差を演算し(P5 ,P8 )、更に、補正デ
ータとして前記CPU5に記憶しておく(P6 ,P9
)。
Next, in this state, the output of the transmitter 1 is changed to φ, Z
The data is input to the detector 2, and the output φ and Z data is input to the CPU 5 (P4, P7). At this time,
The difference from the ideal value is calculated (P5, P8) and further stored as correction data in the CPU 5 (P6, P9).
).

【0015】以後、送信機1の周波数を変えて同様の処
理を行うが、前記周波数における可変範囲の下限から上
限まで続ける。
Thereafter, the same processing is performed by changing the frequency of the transmitter 1, but continues from the lower limit to the upper limit of the variable range of the frequency.

【0016】なお、測定するポイントが多いほど測定精
度は向上するが、このため補正データ用メモリの容量を
多くする必要があり、実施に当たっては測定誤差の許容
範囲を考慮したうえで決定する必要がある。
Note that the measurement accuracy increases as the number of points to be measured increases. For this reason, it is necessary to increase the capacity of the memory for correction data, and it is necessary to determine the correction error in consideration of the allowable range of the measurement error. is there.

【0017】一方、チューニング動作を開始する前に、
予め送信機1の送信周波数データをCPU5へ入力し
(S3 )、かつ、この周波数に対するφ及びZの補正デ
ータを検索しておく(S5 ,S6 )。
On the other hand, before starting the tuning operation,
The transmission frequency data of the transmitter 1 is input to the CPU 5 in advance (S3), and correction data of φ and Z for this frequency is searched (S5, S6).

【0018】ただし、このときのスイッチ3はスルー側
に切り換えておく(S4 )。
However, the switch 3 at this time is switched to the through side (S4).

【0019】次に、スイッチ3をマッチング回路4に切
り換えて(S7 )、送信機1の出力が前記マッチング回
路4へ供給されると、アンテナ側の負荷の状態によりφ
及びZ情報がφ,Z検波器2によってCPU5へ入力さ
れる。
Next, the switch 3 is switched to the matching circuit 4 (S7). When the output of the transmitter 1 is supplied to the matching circuit 4, depending on the state of the load on the antenna side, φ
And Z information are input to the CPU 5 by the φ, Z detector 2.

【0020】一方、φ及びZ情報並びにこれらの補正デ
ータを加算した後(S8 ,S9 )に負荷インピーダンス
の判定を行い(S11,S12)、更に負荷と送信機間の整
合状態が完全であれば、マッチング回路4によるインピ
ーダンス変換は行わないが(S13)、整合状態が不完全
であれば、前記マッチング回路4によるインピーダンス
変換を行う(S10)。
On the other hand, after adding the φ and Z information and their correction data (S8, S9), the load impedance is judged (S11, S12). If the matching state between the load and the transmitter is perfect, Although the impedance conversion by the matching circuit 4 is not performed (S13), if the matching state is incomplete, the impedance conversion by the matching circuit 4 is performed (S10).

【0021】次に、マッチング回路4におけるLC回路
の動作を説明すると、補正後のφ及びZデータによっ
て、図4のスミス・チャート上のどのゾーンにあるかを
判定し(例えばA点)、更に、図5のバリコン(CT:T
UNE 側,CL:LOAD 側)の回転方向を決定して作動する
とともに(ただし、L: コイルは一定値とする。)、図
4のφ軸上を交互に横切りながらZ軸へと近づけてい
く。
Next, the operation of the LC circuit in the matching circuit 4 will be described. Based on the corrected φ and Z data, the zone on the Smith chart of FIG. 4 is determined (for example, point A). , The variable condenser of FIG. 5 (CT: T
The operation is performed by determining the rotation direction of the UNE side and CL: the LOAD side (however, L: the coil is assumed to be a constant value) and approaching the Z axis while crossing the φ axis in Fig. 4 alternately. .

【0022】なお、送信周波数が変更された場合は、改
めて各補正データの検索を行い、続いて加算処理を行っ
た後にチューニング動作する必要がある。
When the transmission frequency is changed, it is necessary to search for each correction data again, and then perform a tuning operation after performing an addition process.

【0023】[0023]

【発明の効果】この発明は以上説明したように、構成部
品等のストレー容量や、残留インダクタンスによる影響
から生ずる検出誤差を減少し得るので、アンテナと送信
機間のインピーダンス整合が正確に行えるという、従来
技術には無い優れた効果を奏するものである。
As described above, the present invention can reduce the detection error caused by the influence of the stray capacitance of the components and the residual inductance, so that the impedance matching between the antenna and the transmitter can be accurately performed. This provides an excellent effect not found in the prior art.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の実施例としてのハードウエア部分を
示す構成図である。
FIG. 1 is a configuration diagram showing a hardware portion as an embodiment of the present invention.

【図2】この発明に係るソフトウエア部分(φ,Z検出
回路周波数特性補正処理)のフローチャートである。
FIG. 2 is a flowchart of a software portion (φ, Z detection circuit frequency characteristic correction processing) according to the present invention.

【図3】この発明に係るソフトウエア部分(チューニン
グ処理)のフローチャートである。
FIG. 3 is a flowchart of a software portion (tuning process) according to the present invention.

【図4】この発明に係る補正データの位置を表した図で
ある。
FIG. 4 is a diagram showing positions of correction data according to the present invention.

【図5】この発明の実施例としての回路の説明図であ
る。
FIG. 5 is an explanatory diagram of a circuit as an embodiment of the present invention.

【図6】従来のアンテナチューナにおける検出回路の構
成図である。
FIG. 6 is a configuration diagram of a detection circuit in a conventional antenna tuner.

【図7】LC回路における各要素の説明図である。FIG. 7 is an explanatory diagram of each element in the LC circuit.

【図8】位相検出回路における位相差に対する出力電圧
特性を表したグラフであり、実線が理想値、破線が実際
値の一例である。
FIG. 8 is a graph showing an output voltage characteristic with respect to a phase difference in the phase detection circuit.

【図9】X軸を抵抗分、Y軸を位相差(L性−C性)に
とったインピーダンスチャートである。X,Y軸の交点
はSWR=1.0の点を表し、破線は実際値の一例であ
る。
FIG. 9 is an impedance chart in which the X-axis is for resistance and the Y-axis is for phase difference (L-C). The intersection of the X and Y axes represents the point where SWR = 1.0, and the broken line is an example of the actual value.

【図10】位相検出回路における位相誤差出力の周波数
特性を表したグラフであり、破線が理想値、実線が実際
値の一例である。
FIG. 10 is a graph showing a frequency characteristic of a phase error output in the phase detection circuit, wherein a broken line is an example of an ideal value and a solid line is an example of an actual value.

【符号の説明】[Explanation of symbols]

1 送信機 2 φ,Z検波器 3 スイッチ 4 マッチング回路 5 CPU DESCRIPTION OF SYMBOLS 1 Transmitter 2 φ, Z detector 3 Switch 4 Matching circuit 5 CPU

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 負荷インピーダンス検出手段からの測定
データ情報を記憶する記憶制御手段と、インダクタンス
成分及びキャパシタンス成分より成るインピーダンス整
合手段とを備え、かつ、該インピーダンス整合手段のマ
ッチング回路かスルー回路を選択するよう構成したアン
テナチューナにおいて、 前記負荷インピーダンス検出手段における周波数特性の
補正データ情報を予め前記記憶制御手段に記憶し、か
つ、前記インピーダンス整合手段のチューニング動作時
には、前記負荷インピーダンス検出手段からの測定デー
タ情報が入力されて最適値でなければ、前記スルー回路
からマッチング回路に切換わり、負荷インピーダンス検
出手段の測定データ情報と前記記憶制御手段の補正デー
タ情報に基づき前記インピーダンス整合手段で整合を行
ことを特徴とするアンテナチューナの制御方式。
A storage control means for storing measurement data information from a load impedance detecting means ; and an impedance matching means comprising an inductance component and a capacitance component .
An antenna tuner configured to select a switching circuit or a through circuit , wherein correction data information of frequency characteristics in the load impedance detection means is stored in the storage control means in advance, and a tuning operation of the impedance matching means is performed. Sometimes, if the measured data information from the load impedance detecting means is not the optimal value, the through circuit
Is switched to a matching circuit, and the measurement data information of the load impedance detection means and the correction data of the storage control means are changed.
Matching with the impedance matching means based on the
Cormorants control scheme of the antenna tuner, characterized in that.
JP6314325A 1994-11-25 1994-11-25 Antenna tuner control method Expired - Fee Related JP2627059B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6314325A JP2627059B2 (en) 1994-11-25 1994-11-25 Antenna tuner control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6314325A JP2627059B2 (en) 1994-11-25 1994-11-25 Antenna tuner control method

Publications (2)

Publication Number Publication Date
JPH08154060A JPH08154060A (en) 1996-06-11
JP2627059B2 true JP2627059B2 (en) 1997-07-02

Family

ID=18051983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6314325A Expired - Fee Related JP2627059B2 (en) 1994-11-25 1994-11-25 Antenna tuner control method

Country Status (1)

Country Link
JP (1) JP2627059B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10024483A1 (en) * 2000-05-18 2001-11-22 Siemens Ag Device for sending and receiving signals with antenna has switching unit in form of computer unit and analogue to digital converter for varying tuning element electrical characteristics
US6995716B2 (en) * 2004-04-30 2006-02-07 Sony Ericsson Mobile Communications Ab Selectively engaged antenna matching for a mobile terminal
CN101061639A (en) 2004-11-19 2007-10-24 皇家飞利浦电子股份有限公司 Device comprising a controlled matching stage

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521526U (en) * 1991-08-30 1993-03-19 国際電気株式会社 Automatic impedance matching device
JPH06112442A (en) * 1992-09-28 1994-04-22 Fujitsu Ltd Multi-input field effect transistor

Also Published As

Publication number Publication date
JPH08154060A (en) 1996-06-11

Similar Documents

Publication Publication Date Title
US7463870B2 (en) Receiver circuit and control method
AU759302B2 (en) Impedance-matching method and circuit at different frequencies
JPS5897925A (en) Optimum value detector for anode load impedance of transmission tube in high frequency transmitter
JP2627059B2 (en) Antenna tuner control method
KR100191430B1 (en) Automatic coupling circuit and method
US4160955A (en) Compatible AM-FM frequency discriminator
JPH08181626A (en) Digital matching system for antenna matching circuit
US4794650A (en) Electronic tuning receiver
JPS62210719A (en) Electronic tuner
JPH04368022A (en) Antenna matching circuit and antenna matching method employing the same
JPH10112625A (en) Tracking circuit for matched tuner circuit of transmitter and tracking method for matched tuner circuit
Andris Matching and tuning RF coils for NMR tomograph
US3305776A (en) Parallel resonance discriminator including an inductively coupled tuned circuit
US3947772A (en) AFC tuning circuit
SU1538229A1 (en) Automatic antenna matching device
JPH0619417B2 (en) High frequency withstand tester
JP3034719B2 (en) Quadrature demodulation circuit for FM radio and adjustment device therefor
JPH0434576Y2 (en)
JP4255717B2 (en) Position detection method and apparatus
Marquardt et al. Computer-aided tuning of microwave circuits
JPS63217830A (en) Frequency synthesizer tuner
JP3249861B2 (en) Position detecting device and position indicator
US2264723A (en) Radio frequency coupling arrangement
JPS6237346B2 (en)
CN117538615A (en) Impedance detection circuit, impedance detection device, and impedance detection method

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 16

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 16

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees