JPS6237346B2 - - Google Patents
Info
- Publication number
- JPS6237346B2 JPS6237346B2 JP50119750A JP11975075A JPS6237346B2 JP S6237346 B2 JPS6237346 B2 JP S6237346B2 JP 50119750 A JP50119750 A JP 50119750A JP 11975075 A JP11975075 A JP 11975075A JP S6237346 B2 JPS6237346 B2 JP S6237346B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- characteristic parameter
- parameter
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 25
- 230000008859 change Effects 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 14
- 238000005259 measurement Methods 0.000 claims description 13
- 230000004044 response Effects 0.000 claims description 8
- 230000009471 action Effects 0.000 claims description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 2
- 230000005428 wave function Effects 0.000 description 17
- 230000008878 coupling Effects 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 10
- 238000005859 coupling reaction Methods 0.000 description 10
- 238000012360 testing method Methods 0.000 description 10
- 230000010363 phase shift Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
本発明は電子回路の自動調節方式、特にリニア
半導体集積回路の自動調節方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an automatic adjustment system for electronic circuits, and more particularly to an automatic adjustment system for linear semiconductor integrated circuits.
すなわち、半導体集積回路においては、その製
造条件等のバラツキにより、半導体集積回路内の
トランジスタ等の能動素子およびダイオード、抵
抗等の受動素子等各種回路素子の様々な素子定数
がバラツキを示すため、最終的に集積回路の様々
な直流もしくは交流特性がバラツキを示す。 In other words, in semiconductor integrated circuits, various element constants of various circuit elements such as active elements such as transistors and passive elements such as diodes and resistors within the semiconductor integrated circuit exhibit variations due to variations in manufacturing conditions. Generally speaking, the various DC or AC characteristics of integrated circuits exhibit variations.
従つて、製造された集積回路の良、不良を検査
するためには、その集積回路の様々な直流もしく
は交流特性がそれぞれの規格範囲内にあるか否か
を測定しなければならない。 Therefore, in order to inspect whether a manufactured integrated circuit is good or bad, it is necessary to measure whether the various DC or AC characteristics of the integrated circuit are within respective standard ranges.
一方、ある種の集積回路においてはその集積回
路のいくつかの特性が、その集積回路のリード端
子に外付接続された外付回路素子のインピーダン
ス等の素子定数に依存するため、集積回路の特性
測定作業を行うためには、上記リード端子に外付
接続された外付回路素子のインピーダンス等の素
子定数を調節することにより、上記いくつかの特
性を最適状態に設定し、しかる後他の特性の測定
作業を行なわなければならない。 On the other hand, in some types of integrated circuits, some of the characteristics of the integrated circuit depend on element constants such as the impedance of external circuit elements externally connected to the lead terminals of the integrated circuit. In order to perform measurement work, some of the above characteristics are set to the optimum state by adjusting the element constants such as the impedance of the external circuit element externally connected to the above lead terminal, and then other characteristics are adjusted. measurement work must be carried out.
さらに、ある種の集積回路においてはその集積
回路の第1と第2の特性がそれぞれ、集積回路の
リード端子に外付接続された第1と第2の外付回
路素子のそれぞれのインピーダンスに互いに影響
を受けながら依存するため、集積回路の特性測定
作業を行うために、上記第2の外付回路素子のイ
ンピーダンスを調整することにより、上記第2の
特性を最適状態に設定した後、上記第1の外付回
路素子のインピーダンスを調整することにより、
上記第1の特性を最適状態に設定すると、この第
1の外付回路素子のインピーダンス変化が上記第
2の特性に影響を及ぼすため、この第2の特性は
最適状態から逸脱するという複雑な現像が生じる
場合がある。 Further, in some types of integrated circuits, the first and second characteristics of the integrated circuit are mutually related to the respective impedances of first and second external circuit elements externally connected to the lead terminals of the integrated circuit. Therefore, in order to perform the characteristic measurement work of the integrated circuit, the second characteristic is set to the optimum state by adjusting the impedance of the second external circuit element, and then the second characteristic is set to the optimum state. By adjusting the impedance of external circuit element 1,
When the first characteristic is set to the optimum state, the change in impedance of the first external circuit element affects the second characteristic, resulting in a complicated development in which the second characteristic deviates from the optimum state. may occur.
従つて、調整者が上記第1と第2の特性をそれ
ぞれ最適状態に設定調節するためには、上記第1
と第2の外付回路素子のそれぞれのインピーダン
スの調整を交互に繰り返す必要があり、長い調節
時間を必要とするという問題がある。 Therefore, in order for the adjuster to set and adjust the first and second characteristics to the optimum conditions, it is necessary to
There is a problem in that it is necessary to alternately repeat the adjustment of the impedance of the and the second external circuit element, and a long adjustment time is required.
本発明は上記問題を解決しようとするためなさ
れたものであり、その目的とするところは第1可
変インピーダンス手段と第2可変インピーダンス
のそれぞれのインピーダンス変化に応答して電子
回路の第1特性パラメータと第2特性パラメータ
とのそれぞれの値が互いに影響を受けながら変化
するところの上記電子回路の該第1特性パラメー
タと該第2特性パラメータのそれぞれの値を、そ
れぞれの所望の値よりの偏倚が実質的に最小の状
態に短時間で設定する事が可能な電子回路の自動
調節方式を提供せしめんとするものである。 The present invention has been made to solve the above problem, and its purpose is to adjust the first characteristic parameter of an electronic circuit in response to impedance changes of the first variable impedance means and the second variable impedance. The respective values of the first characteristic parameter and the second characteristic parameter of the electronic circuit, where the respective values of the first characteristic parameter and the second characteristic parameter change while being influenced by each other, are substantially deviated from their respective desired values. The present invention aims to provide an automatic adjustment method for an electronic circuit that can be set to the minimum state in a short period of time.
かかる目的を達成するための本発明の基本的構
成は、特許請求の範囲の欄に記載された如き各構
成要件を具備してなることを特徴とするものであ
り、以下本発明の各実施例を図面にそつて具体的
に説明する。 The basic structure of the present invention to achieve this object is characterized by having each of the constituent elements as described in the claims section, and each embodiment of the present invention will be described below. will be explained in detail with reference to the drawings.
1 実施例1:
第1図は本発明の第1の実施例の自動調節方式
が利用される自動調節システムの要部を示すブロ
ツクダイヤグラムであり、被検査電子回路1は中
間周波増幅、クオードラチヤーFM検波、センタ
ーメーター駆動等の機能を有したFM IFシステ
ム用リニア半導体集積回路であり、丸で囲まれた
数字は集積回路のリード端子番号を示す。1 Embodiment 1: FIG. 1 is a block diagram showing the main parts of an automatic adjustment system in which the automatic adjustment method of the first embodiment of the present invention is used. This is a linear semiconductor integrated circuit for FM IF systems that has functions such as wave detection and center meter drive, and the numbers in circles indicate the lead terminal numbers of the integrated circuit.
1番リード端子には、入力結合コンデンサ
C1を介して信号源SGが接続されFM IF信号が印
加される。この1番リード端子に印加された
FM IF信号は集積回路内の中間周波増幅器によ
り、リミツタ増幅されFM IF信号中のAM成分が
除去された信号が8番リード端子より取り出さ
れる。さらに8番、9番、および10番リード端子
,,には後に詳述するクオードラチヤー
FM検波のためのコイルL0,L1,L2、可変容量ダ
イオードD1,D2、コンデンサC3,C4,C5から構
成された移相回路(複同調検波コイル)が接続さ
れ、9番リード端子には8番リード端子にお
けるFM IF信号と90度の位相差を有した直角ク
オードラチヤー信号が得られる。また、この集積
回路内には差動スイツチング回路形式のクオード
ラチヤーFM検波のためゲート回路があり、この
ゲート回路には8番リード端子における位相角
0度のFM IF基準信号と9番リード端子には
位相角90度の直角クオードラチヤー信号が印加さ
れる。従つて、このゲート回路は移相回路により
位相のずれたFMクオードラチヤー信号ともとの
FM基準信号との積をつくり、そのビート成分か
らFM復調信号を得て、この復調信号を6番リー
ド端子に送り出す。かかるクオードラチヤー
FM検波回路の回路動作はIEEE
TRANSACTION ON BROADCAST AND
TELEVISION RECEIVERS NOVEMBER1967
VOLUME BTR―13 NUMBER 3 P60〜P65に
詳解されており参照されたい。さらに10番リード
端子と7番リード端子との間には、センター
メーターCMが接続され、7番リード端子には
10番リード端子を基準としたセンターメーター
駆動信号が発生する。このセンターメーターは第
3図に示す様に、中心周波数0にFM受信機が
正しく同調している時は、その指針は零点を示
し、FM受信機が中心周波数より離調すると、そ
の指針は零点からずれ、正(+)あるいは負
(−)を示す様に調節されなければならない。こ
のセンターメーターの零点調節は9番リード端子
、10番リード端子に接続された移相回路の一
次側インピーダンス素子L1,D1,C3のいずれか
のインピーダンスを調整することにより行うこと
が出来る。また、6番リード端子のFM復調信
号の高調波歪率T.H.Dは第4図に示した様に、移
相回路の二次側のインピーダンス素子、例えば可
変容量ダイオードD2の容量値CD2の変化により、
特性曲線L1に沿つて変化する。また、この移相
回路の一次側のインピーダンスと二次側のインピ
ーダンスは磁気結合Mによつて結合しているた
め、移相回路の一次側を二次側のそれぞれのイン
ピーダンス変化に応答して、センターメーター
CMの指針とFM復調信号の高調波歪率T.H.Dは
互に影響を受けながら変化する。 The input coupling capacitor is connected to the 1st lead terminal.
A signal source SG is connected via C1 and an FM IF signal is applied. Applied to this No. 1 lead terminal
The FM IF signal is limiter amplified by an intermediate frequency amplifier within the integrated circuit, and a signal from which the AM component in the FM IF signal has been removed is taken out from the No. 8 lead terminal. Furthermore, the No. 8, No. 9, and No. 10 lead terminals are equipped with quadrature channels, which will be detailed later.
A phase shift circuit (double-tuned detection coil) composed of coils L 0 , L 1 , L 2 , variable capacitance diodes D 1 , D 2 , and capacitors C 3 , C 4 , C 5 for FM detection is connected, A right-angled quadrature signal having a phase difference of 90 degrees from the FM IF signal at the No. 8 lead terminal is obtained at the No. 9 lead terminal. In addition, this integrated circuit has a gate circuit for quadrature FM detection in the form of a differential switching circuit, and this gate circuit has an FM IF reference signal with a phase angle of 0 degrees at the No. 8 lead terminal and an FM IF reference signal at the No. 9 lead terminal. A quadrature quadrature signal with a phase angle of 90 degrees is applied. Therefore, this gate circuit separates the FM quadrature signal whose phase is shifted by the phase shift circuit and the original signal.
A product is created with the FM reference signal, an FM demodulated signal is obtained from the beat component, and this demodulated signal is sent to the No. 6 lead terminal. The quadrature that takes
The circuit operation of the FM detection circuit is as per IEEE
TRANSACTION ON BROADCAST AND
TELEVISION RECEIVERS NOVEMBER1967
VOLUME BTR-13 NUMBER 3 Please refer to pages 60 to 65 for detailed explanation. Furthermore, a center meter CM is connected between the No. 10 lead terminal and the No. 7 lead terminal, and the No. 7 lead terminal is connected to the center meter CM.
A center meter drive signal is generated based on the No. 10 lead terminal. As shown in Figure 3, when the FM receiver is correctly tuned to the center frequency of 0 , the pointer of this center meter shows the zero point, and when the FM receiver is out of tune from the center frequency, the pointer shows the zero point. It must be adjusted to indicate a positive (+) or negative (-) value. The zero point adjustment of this center meter can be performed by adjusting the impedance of any of the primary impedance elements L 1 , D 1 , and C 3 of the phase shift circuit connected to the 9th and 10th lead terminals. . Also, as shown in Figure 4, the harmonic distortion factor THD of the FM demodulated signal at the No. 6 lead terminal is determined by the change in the capacitance CD 2 of the impedance element on the secondary side of the phase shift circuit, such as the variable capacitance diode D 2 . According to
It varies along the characteristic curve L 1 . In addition, since the impedance on the primary side and the impedance on the secondary side of this phase shift circuit are coupled by magnetic coupling M, the primary side of the phase shift circuit is connected to each impedance on the secondary side in response to a change in impedance on the secondary side. center meter
The CM guideline and the harmonic distortion factor THD of the FM demodulated signal change while being influenced by each other.
後に詳述する各段階からなる本発明の第1の実
施例による自動調節方式は、このセンターメータ
ーCMの指針の零点調節と、高調波歪率T.H.Dを
最小の状態にするための歪率調節とを短時間で終
了せしめ様とするものである。 The automatic adjustment method according to the first embodiment of the present invention, which consists of each step described in detail later, includes zero point adjustment of the pointer of the center meter CM, and distortion rate adjustment to minimize the harmonic distortion rate THD. The aim is to complete the process in a short period of time.
まずセンターメーターの指針は、7番リード端
子と10番リード端子との間に流れるセンター
メーター駆動信号電流とセンターメーター自体の
内部抵抗によつて生じる電圧降下の形式で測定さ
れる。このセンターメーターの両端の電圧降下は
エミツタ・フオロワ等のインピーダンス変換器1
4,15を介してフイードバツク制御回路13に
印加される。このフイードバツク制御回路13は
抵抗R3,R4を介して印加されたセンターメータ
ーの電圧降下を差動増幅器13bにより増幅す
る。また抵抗R1,R2および演算増幅器13aは
10番リード端子の直流電圧レベルを検出する。
抵抗R7,R8,R9、演算増幅器13cからなるア
ナログ加算回路は10番リード端子の直流電圧レ
ベルを基準とした差動増幅器13bの誤差増幅電
圧を発生し、スイツチS1を介して、この誤差増幅
電圧は移相回路の一次側の可変容量ダイオード
D1に印加される。従つて、センターメーターの
指針の零点からのずれに比例したセンターメータ
ーの両端の電圧降下が零となる様に、上記誤差増
幅電圧は常に可変容量ダイオードD1の容量値を
規定する。一方、6番リード端子のFM復調信
号は出力結合コンデンサC2を介して高調波歪率
測定回路12に印加される。このFM復調信号の
基本波成分の交流振幅値はピーク検波器等のAC
―DC変換器12aにより検出され、一方、帯域
除去フイルタ12bにより基本波成分が除去さ
れ、高調波成分のみが増幅器12cにより増幅さ
れ、この増幅された高調波成分の交流振幅値はピ
ーク検波器等のAC―DC変換器12dにより検出
される。また、アナログ割算回路12eは、検出
された高調波成分の交流振幅値を検出された基本
波成分の交流振幅値で割算しし、高調波歪率値を
測定する。アナログ―デジタル変換器6はスイツ
チS2が1側にONの場合、高調波歪率測定回路1
2により測定された高調波歪率値に対応したアナ
ログ値をデジタル信号に変換して、デジタル信号
比較回路7,19に供給し、さらにスイツチ8b
を介して高調波歪率記憶回路にこのデジタル信号
を供給する。デジタル信号比較回路7は、高調波
歪率記憶回路10に記憶されたデジタル信号より
アナログ―デシタル変換器6の出力デジタル信号
が小である時、スイツチ8bを制御して、これを
ONとせしめ、上記アナログ―デジタル変換器6
の出力デジタル信号を新らたに高調波歪率記憶回
路10に記憶させる。また、このデジタル信号比
較回路7はアナログ―デジタル変換器6の出力デ
ジタル信号がほぼ実質的に、高調波歪率記憶装置
10に記憶されたデジタル信号とほぼ等しい時、
スイツチ8aを制御して、これをONとせしめ、
後述する段階波関数発生制御回路2により発生さ
れる第1制御信号を制御信号記憶回路9に記憶せ
しめる。高調波最大歪率記憶回路20には規格の
許容する高調波歪率の最大値T.H.Dmaxに対応し
たデジタル信号が記憶される。従つて、本発明の
自動調節方式で設定された高調波歪率最低の状態
における高調波歪率に対応したアナログ―デジタ
ル変換器6の出力デジタル信号と上記規格の許容
する高調波歪率の最大値T.H.Dmaxに対応したデ
ジタル信号との大小関係がデジタル信号比較回路
19により判定され、高調波歪率最低の状態にお
ける高調波歪率が上許規格の許容する高調波歪率
の最大値T.H.Dmaxより小さい時は、このデジタ
ル信号比較回路19の出力信号はプログラム制御
装置11を制御し、S/N比、AM除去比等の集
積回路の他の特性パラメータの値を測定する作業
に移行し、逆に大の場合はこの段階で測定作業を
停止するとともに、図示されていない表示装置に
より、集積回路の高調波歪率不良という測定結果
を表示する。一方、アナログ―デジタル変換器6
はスイツチS2が2側にONの場合、フイードバツ
ク制御回路13内のアナログ加算回路13cより
発生する誤差増幅電圧をそれに対応するデジタル
信号に変換し、記憶回路16にこのデジタル信号
を供給する。この記憶回路16に記憶されたデジ
タル信号は可変容量ダイオードD1の容量値を制
御するための直流第2制御電圧発生用可変電圧発
生回路17を制御し、この第2制御電圧の大きさ
を規定する。また階段波関数発生制御回路2は、
それぞれデジタル信号を処理する事が可能な初期
値記憶回路2a、ステツプ値記憶回路2b、減算
回路2d、記憶回路2cから構成され第1制御信
号を記憶回路3、制御信号記憶回路9に供給す
る。また初期値記憶回路2aに記憶されたデジタ
ル信号は、後述する〔段階1〕で可変容量ダイオ
ードD2に印加される印加電圧V21の電圧値を規定
し、ステツプ値記憶回路2bに記憶されたデジタ
ル信号は、後述する〔段階2〕と〔段階1〕とで
それぞれ可変容量ダイオードD2に印加される印
加電圧V22,V21の差電圧V21―V22とその後の段階
における差電圧を規定する。可変電圧発生回路4
は記憶回路3に記憶された第1制御信号の制御に
よつて第4図に示す如き階段波関数電圧V2を発
生し、遂次可変容量ダイオードD2の容量値CD2を
規定する。またプログラム制御装置は、階段波関
数発生制御回路2のタイミングを制御する。 First, the pointer of the center meter is measured in the form of a voltage drop caused by the center meter drive signal current flowing between the 7th lead terminal and the 10th lead terminal and the internal resistance of the center meter itself. The voltage drop across this center meter is determined by the impedance converter 1 such as an emitter follower.
4 and 15 to the feedback control circuit 13. This feedback control circuit 13 amplifies the center meter voltage drop applied via resistors R 3 and R 4 using a differential amplifier 13b. Furthermore, the resistors R 1 and R 2 and the operational amplifier 13a are
Detects the DC voltage level of lead terminal No. 10.
An analog adder circuit consisting of resistors R 7 , R 8 , R 9 and an operational amplifier 13c generates an error amplification voltage of the differential amplifier 13b based on the DC voltage level of the No. 10 lead terminal, and outputs the error amplified voltage through the switch S 1 . This error amplified voltage is applied to the variable capacitance diode on the primary side of the phase shift circuit.
Applied to D 1 . Therefore, the error amplified voltage always defines the capacitance value of the variable capacitance diode D1 so that the voltage drop across the center meter, which is proportional to the deviation of the pointer of the center meter from the zero point, becomes zero. On the other hand, the FM demodulated signal at the No. 6 lead terminal is applied to the harmonic distortion measurement circuit 12 via the output coupling capacitor C2. The AC amplitude value of the fundamental wave component of this FM demodulated signal is
-Detected by the DC converter 12a, on the other hand, the fundamental wave component is removed by the band rejection filter 12b, only the harmonic component is amplified by the amplifier 12c, and the AC amplitude value of this amplified harmonic component is detected by a peak detector, etc. is detected by the AC-DC converter 12d. Further, the analog division circuit 12e divides the AC amplitude value of the detected harmonic component by the AC amplitude value of the detected fundamental wave component, and measures the harmonic distortion value. When switch S 2 is ON to the 1 side, the analog-to-digital converter 6 connects to the harmonic distortion measurement circuit 1.
The analog value corresponding to the harmonic distortion factor value measured by 2 is converted into a digital signal and supplied to the digital signal comparison circuits 7 and 19, and further to the switch 8b.
This digital signal is supplied to the harmonic distortion factor storage circuit via the harmonic distortion factor storage circuit. When the output digital signal of the analog-to-digital converter 6 is smaller than the digital signal stored in the harmonic distortion factor storage circuit 10, the digital signal comparison circuit 7 controls the switch 8b to
Turn on the analog-to-digital converter 6 above.
The output digital signal is newly stored in the harmonic distortion rate storage circuit 10. Further, when the output digital signal of the analog-to-digital converter 6 is substantially equal to the digital signal stored in the harmonic distortion factor storage device 10, the digital signal comparison circuit 7
Control switch 8a to turn it on,
A first control signal generated by a stepped wave function generation control circuit 2, which will be described later, is stored in a control signal storage circuit 9. The maximum harmonic distortion storage circuit 20 stores a digital signal corresponding to the maximum value THDmax of harmonic distortion allowed by the standard. Therefore, the output digital signal of the analog-digital converter 6 corresponding to the harmonic distortion rate in the lowest harmonic distortion rate state set by the automatic adjustment method of the present invention and the maximum harmonic distortion rate allowed by the above standard. The magnitude relationship with the digital signal corresponding to the value THDmax is determined by the digital signal comparison circuit 19, and the harmonic distortion rate in the state of the lowest harmonic distortion rate is smaller than the maximum value THDmax of the harmonic distortion rate allowed by the upper standard. At times, the output signal of this digital signal comparison circuit 19 controls the program control device 11, and the work shifts to measuring the values of other characteristic parameters of the integrated circuit, such as the S/N ratio and AM rejection ratio, and vice versa. If it is large, the measurement operation is stopped at this stage, and a display device (not shown) displays the measurement result that the harmonic distortion rate of the integrated circuit is defective. On the other hand, analog-digital converter 6
When the switch S 2 is ON at the 2 side, converts the error amplified voltage generated by the analog adder circuit 13c in the feedback control circuit 13 into a corresponding digital signal, and supplies this digital signal to the storage circuit 16. The digital signal stored in this memory circuit 16 controls the variable voltage generation circuit 17 for generating a DC second control voltage to control the capacitance value of the variable capacitance diode D1 , and defines the magnitude of this second control voltage. do. Further, the staircase wave function generation control circuit 2 is
It is composed of an initial value storage circuit 2a, a step value storage circuit 2b, a subtraction circuit 2d, and a storage circuit 2c, each of which is capable of processing digital signals, and supplies a first control signal to the storage circuit 3 and the control signal storage circuit 9. Further, the digital signal stored in the initial value storage circuit 2a defines the voltage value of the applied voltage V21 applied to the variable capacitance diode D2 in [stage 1], which will be described later, and is stored in the step value storage circuit 2b. The digital signal is the difference voltage V 21 −V 22 between the applied voltages V 22 and V 21 applied to the variable capacitance diode D 2 in [Stage 2] and [Stage 1], which will be described later, respectively, and the difference voltage in the subsequent stages. stipulate. Variable voltage generation circuit 4
generates a step wave function voltage V 2 as shown in FIG. 4 under the control of the first control signal stored in the memory circuit 3, and successively defines the capacitance value CD 2 of the variable capacitance diode D 2 . The program control device also controls the timing of the staircase wave function generation control circuit 2.
また、本発明の第1の実施例の自動調節方式は
下記の如き段階からなるものである。 Further, the automatic adjustment method according to the first embodiment of the present invention consists of the following steps.
〔段階 1〕
まず、プログラム制御装置11は、階段波関数
発生制御回路2を制御して、記憶回路3、可変電
圧発生回路4により可変容量ダイオードD2に第
5図に示した如き印加電圧V21を供給する。する
と、複同調検波コイルの磁気結合Mによつて、こ
のコイルの一次側から見た交流インピーダンスが
変化して、センターメーターCMの指針が零点か
らずれる。このずれは、フイードバツク制御回路
13によつて検出され、さらにこのずれが最小と
なる様な印加電圧V1が可変容量ダイオードD1に
印加され、この可変容量ダイオードD1の容量値
が規定される。従つて、複同調検波コイルの一次
側から見た交流インピーダンスが最終的に規定さ
れ、第4図の特性曲線L1上の1の状態に対応し
た被検査リニア集積回路1の歪率が規定される。
この状態の歪率は高調波歪率測定回路12により
測定され、アナログ―デジタル変換器6によりデ
ジタル信号に変換されて、プログラム制御装置1
1によりON状態となつたスイツチ8bを介し
て、高調波歪率記憶回路10に印加され、この記
憶回路10内に記憶される。[Step 1] First, the program control device 11 controls the step wave function generation control circuit 2 to apply a voltage V to the variable capacitance diode D 2 as shown in FIG. Supply 21 . Then, due to the magnetic coupling M of the double-tuned detection coil, the alternating current impedance seen from the primary side of this coil changes, and the pointer of the center meter CM deviates from the zero point. This deviation is detected by the feedback control circuit 13, and an applied voltage V1 that minimizes this deviation is applied to the variable capacitance diode D1 , and the capacitance value of the variable capacitance diode D1 is defined. . Therefore, the AC impedance seen from the primary side of the double-tuned detection coil is finally defined, and the distortion factor of the linear integrated circuit 1 under test corresponding to state 1 on the characteristic curve L1 in FIG. 4 is defined. Ru.
The distortion rate in this state is measured by the harmonic distortion rate measuring circuit 12, converted into a digital signal by the analog-to-digital converter 6, and then converted to a digital signal by the program control device 1.
The signal is applied to the harmonic distortion rate storage circuit 10 through the switch 8b which is turned on by the switch 8b, and is stored in the storage circuit 10.
〔段階 2〕
次に、プログラム制御装置11は同様に階段波
関数発生制御回路2を制御して、可変容量ダイオ
ードD2に、先の〔段階1〕における印加電圧V21
より小さな印加電圧V22を供給する。すると、こ
の可変容量ダイオードD2の容量値CD2は増加し、
このため複同調検波コイルの磁気結合Mによつ
て、このコイルの一次側から見た交流インピーダ
ンスが変化して、センターメーターCMの指針が
零点からずれる。このずれは、フイードバツク制
御回路13によつて検出され、さらにこのずれが
最小となる様な印加電圧V1が可変容量ダイオー
ドD1に印加され、この可変容量ダイオードD1の
容量値が規定される。従つて、複同調検波コイル
の一次側から見た交流インピーダンスが最終的に
規定され、第4図の特性曲線L1上の2の状態に
対応した被検査リニア集積回路1の歪率が規定さ
れる。この状態の歪率は高調波歪率測定回路12
により測定され、アナログ―デジタル変換器6に
よりデジタル信号に変換されて、デジタル信号比
較回路7に印加され、〔段階1〕で高調波歪率記
憶回路10に記憶された歪率と比較される。[Step 2] Next, the program control device 11 similarly controls the step wave function generation control circuit 2 to apply the applied voltage V 21 to the variable capacitance diode D 2 in the previous [Step 1].
Supplying a smaller applied voltage V 22 . Then, the capacitance value CD 2 of this variable capacitance diode D 2 increases,
Therefore, due to the magnetic coupling M of the double-tuned detection coil, the alternating current impedance seen from the primary side of this coil changes, causing the pointer of the center meter CM to deviate from the zero point. This deviation is detected by the feedback control circuit 13, and an applied voltage V1 that minimizes this deviation is applied to the variable capacitance diode D1 , and the capacitance value of the variable capacitance diode D1 is defined. . Therefore, the AC impedance seen from the primary side of the double-tuned detection coil is finally specified, and the distortion factor of the linear integrated circuit 1 under test corresponding to state 2 on the characteristic curve L1 in FIG. 4 is specified. Ru. The distortion rate in this state is the harmonic distortion rate measurement circuit 12.
is measured, converted into a digital signal by the analog-to-digital converter 6, applied to the digital signal comparison circuit 7, and compared with the distortion factor stored in the harmonic distortion factor storage circuit 10 in [Step 1].
従つて、この〔段階2〕で測定された歪率は、
〔段階1〕で測定された歪率より小であるため、
デジタル信号比較回路7の出力はスイツチ8bを
制御し、これをONとするため、高調波歪率記憶
回路10は、この〔段階2〕の状態における歪率
に対応したアナログ―デジタル変換器6のデジタ
ル出力信号を記憶する。 Therefore, the strain rate measured in this [stage 2] is
Since it is smaller than the distortion rate measured in [Stage 1],
Since the output of the digital signal comparison circuit 7 controls the switch 8b and turns it ON, the harmonic distortion rate storage circuit 10 stores the analog-to-digital converter 6 corresponding to the distortion rate in this [stage 2] state. Store digital output signal.
〔段階3〕…〔段階2〕と同様
〔段階4〕… 〃
〔段階4′〕… 〃
〔段階5〕
同様に、プログラム制御装置11は、階段波関
数発生制御回路2を制御して、可変容量ダイオー
ドD2に、先の〔段階4〕における印加電圧V24′よ
り小さな印加電圧V25を供給する。すると、この
可変容量ダイオードD2の容量値CD2は増加し、こ
のため複同調検波コイルの磁気結合Mによつて、
このコイルの一次側から見た交流インピーダンス
が変化して、センターメーターCMの指針が零点
からずれる。このずれは、フイードバツク制御回
路13によつて検出され、さらにこのずれが最小
となる様な印加電圧V1が可変容量ダイオードD1
に印加され、この可変容量ダイオードD1の容量
値が規定される。従つて、複同調検波コイルの一
次側から見た交流インピーダンスが最終的に規定
され、第4図の特性曲線L1上の5の状態に対応
した被検査リニア集積回路1の歪率が規定され
る。この状態の歪率は高調波歪率測定回路12に
より測定され、アナログ―デジタル変換器6によ
りデジタル信号に変換されて、デジタル信号比較
回路7に印加され、〔段階4′〕で高調波歪率記憶
回路10に記憶された歪率と比較される。[Stage 3]...Same as [Stage 2] [Stage 4]... [Stage 4']... [Stage 5] Similarly, the program control device 11 controls the staircase wave function generation control circuit 2 to An applied voltage V 25 smaller than the applied voltage V 24 ′ in the previous [stage 4] is supplied to the capacitive diode D 2 . Then, the capacitance value CD 2 of this variable capacitance diode D 2 increases, and therefore, due to the magnetic coupling M of the double-tuned detection coil,
The alternating current impedance seen from the primary side of this coil changes, causing the pointer of the center meter CM to deviate from the zero point. This deviation is detected by the feedback control circuit 13, and the applied voltage V 1 that minimizes this deviation is applied to the variable capacitance diode D 1 .
is applied to define the capacitance value of this variable capacitance diode D1 . Therefore, the AC impedance seen from the primary side of the double-tuned detection coil is finally defined, and the distortion factor of the linear integrated circuit 1 to be tested corresponding to state 5 on the characteristic curve L1 in FIG. 4 is defined. Ru. The distortion factor in this state is measured by the harmonic distortion factor measuring circuit 12, converted into a digital signal by the analog-to-digital converter 6, and applied to the digital signal comparison circuit 7. It is compared with the distortion factor stored in the storage circuit 10.
従つて、この〔段階5〕で測定された歪率は、
〔段階4′〕で測定された歪率と実質的等しいた
め、デジタル信号比較回路7の出力はスイツチ8
a,8cをONとし、スイツチ8dをOFFとす
る。また制御信号記憶回路9には階段波関数発生
制御回路2から発生された、この〔段階5〕にお
ける第1制御信号のみを記憶するため、スイツチ
8aはその後、すぐOFF状態となる様に制御さ
れる。 Therefore, the strain rate measured in this [step 5] is:
Since it is substantially equal to the distortion factor measured in [step 4'], the output of the digital signal comparison circuit 7 is output to the switch 8.
Turn on a and 8c and turn off switch 8d. In addition, since the control signal storage circuit 9 stores only the first control signal in [Stage 5] generated from the staircase wave function generation control circuit 2, the switch 8a is controlled to immediately turn off thereafter. Ru.
従つて、この状態においてはセンターメーター
CMの指針の零点よりの変移が最小となる様な印
加電圧V1が可変容量ダイオードD1に印加され、
高調波歪率T.H.Dが実質的に最小となる様な印加
電圧V25が可変容量ダイオードD2に印加され、こ
の状態が保持されている。 Therefore, in this state, the center meter
An applied voltage V 1 that minimizes the deviation of the CM pointer from the zero point is applied to the variable capacitance diode D 1 ,
An applied voltage V25 such that the harmonic distortion factor THD is substantially minimized is applied to the variable capacitance diode D2 , and this state is maintained.
この保持状態において、デジタル信号比較回路
19は高調波最大歪率記憶回路20に記憶されて
いるところの規格の許容する高調波歪率の最大値
T.H.Dmaxに対応したデジタル信号と、上記保持
状態の被検査リニア集積回路1の歪率に対応した
アナログ―デジタル変換器6のデジタル出力信号
を比較することにより、この被検査リニア集積回
路1の歪率特性の良・不良を判別する。 In this holding state, the digital signal comparison circuit 19 calculates the maximum harmonic distortion rate allowed by the standard, which is stored in the harmonic maximum distortion rate storage circuit 20.
By comparing the digital signal corresponding to THDmax with the digital output signal of the analog-to-digital converter 6 corresponding to the distortion factor of the linear integrated circuit 1 to be tested in the holding state, the distortion factor of the linear integrated circuit 1 to be tested is determined. Determine whether the characteristics are good or bad.
この判別の後、この被検査リニア集積回路1の
歪率が規格の許容する高調波歪率の最大値T.H.
Dmaxより小さい時は、この被検査リニア集積回
路1を良品と判別するとともに、スイツチS1とS2
とをそれぞれ1側から2側に切り換える。 After this determination, the distortion factor of this linear integrated circuit 1 to be tested is determined to be the maximum harmonic distortion factor TH allowed by the standard.
When it is smaller than Dmax, this linear integrated circuit 1 to be inspected is determined to be a good product, and switches S 1 and S 2
and switch from side 1 to side 2, respectively.
するとアナログ―デジタル変換器6は、先に可
変容量ダイオードD1に印加されていた印加電圧
V1をデジタル信号に変換し、記憶回路16はこ
のデジタル信号を記憶する。この記憶回路16は
その記憶内容が、その後アナログ―デジタル変換
器6の出力デジタル信号が変化しても、変化しな
い様プログラム制御装置11により制御される。
さらに可変電圧発生回路17は、この記憶回路1
6に記憶されたデジタル信号に対応して先の印加
電圧V1と同一の電圧値を有する直流電圧を発生
し、可変容量ダイオードD1の容量値を、センタ
ーメーターCMの指針の零点よりの変移が最小と
なる状態に保持する。かくして、被検査リニア集
積回路1の入力信号条件等が変化しても、保持状
態における印加電圧V1,V25は変化せず一定に保
たれる。 Then, the analog-to-digital converter 6 converts the applied voltage previously applied to the variable capacitance diode D1 .
V 1 is converted into a digital signal, and the storage circuit 16 stores this digital signal. This storage circuit 16 is controlled by the program control device 11 so that its stored contents do not change even if the output digital signal of the analog-to-digital converter 6 changes thereafter.
Further, the variable voltage generation circuit 17 is connected to the memory circuit 1.
Generates a DC voltage having the same voltage value as the previously applied voltage V 1 in response to the digital signal stored in 6, and changes the capacitance value of the variable capacitance diode D 1 from the zero point of the pointer of the center meter CM. is maintained at a minimum. In this way, even if the input signal conditions of the linear integrated circuit 1 to be inspected change, the applied voltages V 1 and V 25 in the holding state do not change and are kept constant.
次に、この保持状態のままの条件の印加電圧
V1,V25を可変容量ダイオードD1,D2にそれぞれ
印加した状態で、S/N比、AM除去比等の被検
査リニア集積回路1の特性を測定し、これらの特
性に関する被検査リニア集積回路1の良.不良を
判別する。 Next, the applied voltage under the condition that this holding state is maintained is
With V 1 and V 25 applied to the variable capacitance diodes D 1 and D 2 , the characteristics of the linear integrated circuit 1 to be tested, such as the S/N ratio and AM rejection ratio, are measured, and the linear integrated circuit to be tested with respect to these characteristics is Good quality of integrated circuit 1. Determine defects.
万一、記憶回路16と制御信号記憶回路9とに
よる印加電圧V1,V25の保持作用がなければ、
S/N比、AM除去比等の被検査リニア集積回路
1の種々の特性を測定する際に、被検査リニア集
積回路1に印加される種々の入力信号条件の変化
に追従して、可変容量ダイオードD1,D2のそれ
ぞれに印加される印加電圧V1,V25が変化してし
まい、センターメーターCMの指針が零点からず
れ、高調波歪率最低条件から逸脱してしまう。 In the unlikely event that the storage circuit 16 and the control signal storage circuit 9 do not hold the applied voltages V 1 and V 25 ,
When measuring various characteristics of the linear integrated circuit 1 to be tested, such as S/N ratio and AM rejection ratio, the variable capacitance is The applied voltages V 1 and V 25 applied to the diodes D 1 and D 2 change, causing the pointer of the center meter CM to deviate from the zero point and deviate from the minimum harmonic distortion rate condition.
従つて、この記憶回路16と制御信号記憶回路
9とによる印加電圧V1,V25の保持作用は本発明
の自動調節方式による電子回路の特性検査におい
て極めて重要なものとなつている。 Therefore, the function of holding the applied voltages V 1 and V 25 by the memory circuit 16 and the control signal memory circuit 9 is extremely important in testing the characteristics of electronic circuits using the automatic adjustment method of the present invention.
以上説明した様に、かかる本発明の第1の実施
例によれば下記の如き理由により、初期の目的を
達成することができる。 As explained above, according to the first embodiment of the present invention, the initial objective can be achieved for the following reasons.
すなわち、可変容量ダイオードD1の容量値変
化と可変容量ダイオードD2の容量値変化とにそ
れぞれ応答してFM IFシステム用リニア半導体
集積回路1のセンターメーターCMの指針と高調
波歪率とが互いに影響を受けながら変化するとこ
ろの上記集積回路のセンターメーターCMの零点
調節と、高調波歪率を最小の状態にするための歪
率調節を行うに当たり、本発明の一実施例によれ
ば、いかなる場合も、フイードバツク制御回路1
3から発生される印加電圧V1によつて常にセン
ターメーターCMの指針は零点に調節された状態
で、順次可変容量ダイオードD2の容量値CD2をパ
ラメータとして変化させ、高調波歪率を測定する
ことにより、高調波歪率最小の段階を検出するこ
とができる。 That is, in response to a change in the capacitance value of the variable capacitance diode D1 and a change in the capacitance value of the variable capacitance diode D2 , the pointer of the center meter CM of the linear semiconductor integrated circuit 1 for the FM IF system and the harmonic distortion factor change relative to each other. According to an embodiment of the present invention, when adjusting the zero point of the center meter CM of the integrated circuit and adjusting the distortion rate to minimize the harmonic distortion rate, which changes while being influenced by the In this case, feedback control circuit 1
With the pointer of the center meter CM always adjusted to the zero point by the applied voltage V 1 generated from 3, the capacitance value CD 2 of the variable capacitance diode D 2 is successively changed as a parameter, and the harmonic distortion rate is measured. By doing so, it is possible to detect the stage where the harmonic distortion rate is minimum.
従つて、高調波歪率最小の段階における可変容
量ダイオードD2に印加される印加電圧V2を記憶
し、この記憶された印加電圧V2で可変容量ダイ
オードD2の容量値を規定し、さらにフイードバ
ツク制御回路13によるフイードバツク制御作用
による印加電圧V1で可変容量ダイオードD1の容
量値を規定することにより、極めて短時間でセン
ターメーターCMの指針の零点調節と、高調波歪
率を最小の状態にするための歪率調節を行うこと
が出来る。 Therefore, the applied voltage V 2 applied to the variable capacitance diode D 2 at the stage of the minimum harmonic distortion factor is memorized, the capacitance value of the variable capacitance diode D 2 is defined by this stored applied voltage V 2 , and further, By defining the capacitance value of the variable capacitance diode D1 with the applied voltage V1 through the feedback control action of the feedback control circuit 13, the zero point of the pointer of the center meter CM can be adjusted to the zero point and the harmonic distortion rate can be minimized in an extremely short time. It is possible to adjust the distortion rate to
一方、本発明は上記実施例に限定されるもので
はなく、種々変形した実施態様を取ることが出来
る。 On the other hand, the present invention is not limited to the above-mentioned embodiments, but can take various modified embodiments.
第2図は本発明の第2の実施例の自動調節方式
が利用される自動調節システムの要部を示すブロ
ツクダイヤグラムを示し、特に6番リード端子
のFM復調信号の高調波歪率T.H.Dが、第4図の
特性曲線L2に示す如く、可変容量ダイオードD2
の容量値CD2をパラメータとして変化させた時、
複数の極小値を有する場合、センターメーター
CMの指針の零点調節と、高調波歪率T.H.Dを最
小の状態にするための歪率調節とを短時間で終了
せしめんとする際に、極めて有効である。 FIG. 2 shows a block diagram showing the main parts of an automatic adjustment system in which the automatic adjustment method of the second embodiment of the present invention is used. As shown in the characteristic curve L 2 in Figure 4, the variable capacitance diode D 2
When changing the capacitance value CD 2 as a parameter,
If there are multiple minimum values, the center meter
This is extremely effective when attempting to complete the zero point adjustment of the CM pointer and the distortion rate adjustment to minimize the harmonic distortion rate THD in a short time.
第1図に示した本発明の第1の実施例と同一の
部分は説明を省略し、特に機能が異なる部分につ
いてのみ説明し、重複説明をさける。 Descriptions of the same parts as in the first embodiment of the present invention shown in FIG. 1 will be omitted, and only parts having particularly different functions will be described to avoid redundant explanation.
すなわち、デジタル信号比較回路7は高調波歪
率記憶回路10に記憶されたデジタル信号と、ア
ナログ―デジタル変換器6の出力デジタル信号と
を比較し、アナログ―デジタル変換器6の出力デ
ジタル信号が高調波歪率記憶回路10に記憶され
たデジタル信号より小である時、スイツチ8a,
8bを制御して、これらをONとせしめ、階段波
関数発生制御回路2より発生される第1制御信号
を制御信号記憶回路9に記憶せしめるとともに、
アナログ―デジタル変換器6の出力デジタル信号
を新らたに高調波歪率記憶回路10に記憶させ
る。 That is, the digital signal comparison circuit 7 compares the digital signal stored in the harmonic distortion rate storage circuit 10 and the output digital signal of the analog-to-digital converter 6, and determines whether the output digital signal from the analog-to-digital converter 6 is harmonic. When the wave distortion factor is smaller than the digital signal stored in the storage circuit 10, the switch 8a,
8b to turn them ON and store the first control signal generated by the step wave function generation control circuit 2 in the control signal storage circuit 9,
The output digital signal of the analog-to-digital converter 6 is newly stored in the harmonic distortion rate storage circuit 10.
また、本発明の第2の実施例の自動調節方式は
下記の如き段階からなるものである。 Further, the automatic adjustment method according to the second embodiment of the present invention includes the following steps.
〔段階 1〕
まず、プログラム制御装置11は、階段波関数
発生制御回路2を制御して、記憶回路3、可変電
圧発生回路4により可変容量ダイオードD2に印
加電圧V21を供給する。すると、複同調検波コイ
ルの磁気結合Mによつて、このコイルの一次側か
ら見た交流インピーダンスが変化して、センター
メーターCMの指針が零点からずれる。このずれ
は、フイードバツク制御回路13によつて検出さ
れ、さらにこのずれが最小となる様な印加電圧
V1が可変容量ダイオードD1に印加され、この可
変容量ダイオードD1の容量値が規定される。従
つて、複同調検波コイルの一次側から見た交流イ
ンピーダンスが最終的に規定され、第4図の特性
曲線L2上の1の状態に対応した被検査リニア集
積回路1の歪率が規定される。この状態の歪率は
高調波歪率側定回路12により測定され、アナロ
グ―デジタル変換器6によりデジタル信号に変換
されて、プログラム制御装置11によりON状態
となつたスイツチ8bを介して、高調波歪率記憶
回路10に印加され、この記憶回路10内に記憶
される。また、この状態において、プログラム制
御装置11は同様に、スイツチ8aをON状態に
制御するため、階段波関数発生制御回路2より発
生された第1制御信号は制御信号記憶回路9に記
憶される。[Step 1] First, the program control device 11 controls the staircase wave function generation control circuit 2 to supply the applied voltage V 21 to the variable capacitance diode D 2 by the storage circuit 3 and the variable voltage generation circuit 4. Then, due to the magnetic coupling M of the double-tuned detection coil, the alternating current impedance seen from the primary side of this coil changes, and the pointer of the center meter CM deviates from the zero point. This deviation is detected by the feedback control circuit 13, and the applied voltage is further adjusted to minimize this deviation.
V 1 is applied to the variable capacitance diode D 1 and the capacitance value of the variable capacitance diode D 1 is defined. Therefore, the AC impedance seen from the primary side of the double-tuned detection coil is finally specified, and the distortion factor of the linear integrated circuit 1 under test corresponding to state 1 on the characteristic curve L2 in FIG. 4 is specified. Ru. The distortion factor in this state is measured by the harmonic distortion factor side constant circuit 12, converted into a digital signal by the analog-to-digital converter 6, and then transmitted through the switch 8b turned ON by the program control device 11. It is applied to the distortion factor storage circuit 10 and stored within this storage circuit 10. Furthermore, in this state, the program control device 11 similarly controls the switch 8a to be in the ON state, so that the first control signal generated by the step wave function generation control circuit 2 is stored in the control signal storage circuit 9.
〔段階 2〕
次に、プログラム制御装置11は同様に階段波
関数発生制御回路2を制御して、可変容量ダイオ
ードD2に、先に〔段階1〕における印加電圧V21
より小さな印加電圧V22を供給する。すると、こ
の可変容量ダイオードD2の容量値CD2は増加し、
このため複同調検波コイルの磁気結合Mによつ
て、このコイルの一次側から見た交流インピーダ
ンスが変化して、センターメーターCMの指針が
零点からずれる。このずれは、フイードバツク制
御回路13によつて検出され、さらにこのずれが
最小となる様な印加電圧V1が可変容量ダイオー
ドD1に印加され、この可変容量ダイオードD1の
容量値が規定される。従つて、複同調検波コイル
の一次側から見た交流インピーダンスが最終的に
規定され、第4図の特性曲線L2上の2の状態に
対応した被検査リニア集積回路1の歪率が規定さ
れる。この状態の歪率は高調波歪率測定回路12
により測定されて、デジタル信号比較回路7に印
加され、〔段階1〕で高調波歪率記憶回路10に
記憶された歪率と比較される。[Step 2] Next, the program control device 11 similarly controls the step wave function generation control circuit 2 to apply the applied voltage V 21 to the variable capacitance diode D 2 previously in [Step 1].
Supplying a smaller applied voltage V 22 . Then, the capacitance value CD 2 of this variable capacitance diode D 2 increases,
Therefore, due to the magnetic coupling M of the double-tuned detection coil, the alternating current impedance seen from the primary side of this coil changes, causing the pointer of the center meter CM to deviate from the zero point. This deviation is detected by the feedback control circuit 13, and an applied voltage V1 that minimizes this deviation is applied to the variable capacitance diode D1 , and the capacitance value of the variable capacitance diode D1 is defined. . Therefore, the AC impedance seen from the primary side of the double-tuned detection coil is finally defined, and the distortion factor of the linear integrated circuit 1 under test corresponding to state 2 on the characteristic curve L2 in FIG. 4 is defined. Ru. The distortion rate in this state is the harmonic distortion rate measuring circuit 12.
The measured signal is applied to the digital signal comparison circuit 7, and compared with the distortion factor stored in the harmonic distortion factor storage circuit 10 in [step 1].
従つて、この〔段階2〕で測定された歪率は、
〔段階1〕で測定された歪率より小であるため、
デジタル信号比較回路7の出力は、スイツチ8a
を制御して、これをONとせしめ、階段波関数発
生制御回路2より発生される第1制御信号を制御
信号記憶回路9に記憶せしめるとともに、スイツ
チ8bを制御して、これをONとせしめ、アナロ
グ―デジタル変換器6の出力デジタル信号を新ら
たに高調波歪率記憶回路10に記憶させる。 Therefore, the strain rate measured in this [stage 2] is
Since it is smaller than the distortion rate measured in [Stage 1],
The output of the digital signal comparison circuit 7 is sent to the switch 8a.
controls to turn it ON, causes the first control signal generated by the step wave function generation control circuit 2 to be stored in the control signal storage circuit 9, and controls the switch 8b to turn it ON, The output digital signal of the analog-to-digital converter 6 is newly stored in the harmonic distortion rate storage circuit 10.
〔段階3〕…〔段階2〕と同様
〔段階4〕… 〃
〔段階5〕
同様に、プログラム制御装置11は、階段波関
数発生制御回路2を制御して、可変容量ダイオー
ドD2に、先の〔段階4〕における印加電圧V24よ
り小さな印加電圧V25を供給する。すると、この
可変容量ダイオードD2の容量値CD2は増加し、こ
のため複同調検波コイルの磁気結合Mによつて、
このコイルの一次側から見た交流インピーダンス
が変化して、センターメーターCMの指針が零点
からずれる。このずれは、フイードバツク制御回
路13によつて検出され、さらにこのずれが最小
となる様な印加電圧D1が可変容量ダイオードD1
に印加され、この可変容量ダイオードD1の容量
値が規定される。従つて、複同調検波コイルの一
次側から見た交流インピーダンスが最終的に規定
され、第4図の特性曲線L2上の5の状態に対応
した被検査リニア集積回路の歪率が規定される。
この状態の歪率は高調波歪率測定回路12により
測定されて、〔段階4〕では高調波歪率記憶回路
10に記憶された歪率と比較される。[Stage 3]...Similar to [Stage 2] [Stage 4]... [Stage 5] Similarly, the program control device 11 controls the staircase wave function generation control circuit 2 to cause the variable capacitance diode D2 to An applied voltage V 25 smaller than the applied voltage V 24 in [Stage 4] is supplied. Then, the capacitance value CD 2 of this variable capacitance diode D 2 increases, and therefore, due to the magnetic coupling M of the double-tuned detection coil,
The alternating current impedance seen from the primary side of this coil changes, causing the pointer of the center meter CM to deviate from the zero point. This deviation is detected by the feedback control circuit 13, and the applied voltage D1 that minimizes this deviation is applied to the variable capacitance diode D1.
is applied to define the capacitance value of this variable capacitance diode D1 . Therefore, the AC impedance seen from the primary side of the double-tuned detection coil is finally specified, and the distortion factor of the linear integrated circuit under test corresponding to state 5 on the characteristic curve L2 in Fig. 4 is specified. .
The distortion factor in this state is measured by the harmonic distortion factor measuring circuit 12 and compared with the distortion factor stored in the harmonic distortion factor storage circuit 10 in [step 4].
従つて、この〔段階5〕で測定された歪率は、
〔段階4〕で測定された歪率より小であるため、
デジタル信号比較回路7の出力は、スイツチ8a
を制御して、これをONとせしめ、階段波関数発
生制御回路2より発生される第1制御信号を制御
信号記憶回路9に記憶せしめるとともに、スイツ
チ8bを制御して、これをONとせしめ、アナロ
グ―デジタル変換器6の出力デジタル信号を新ら
たに高調波歪率記憶回路10に記憶させる。 Therefore, the strain rate measured in this [step 5] is:
Since it is smaller than the distortion rate measured in [Step 4],
The output of the digital signal comparison circuit 7 is sent to the switch 8a.
controls to turn it ON, causes the first control signal generated by the step wave function generation control circuit 2 to be stored in the control signal storage circuit 9, and controls the switch 8b to turn it ON, The output digital signal of the analog-to-digital converter 6 is newly stored in the harmonic distortion rate storage circuit 10.
〔段階 6〕
同様に、プログラム制御装置11は、階段波関
数発生制御回路2を制御して、可変容量ダイオー
ドD2に、先の〔段階5〕における印加電圧V25よ
り小さな印加電圧V26を供給する。すると、この
可変容量ダイオードD2の容量値Cは増加し、こ
のため複同調検波コイルの磁気結合Mによつて、
このコイルの一次側から見た交流インピーダンス
が変化して、センターメーターCMの指針が零点
からずれる。このずれは、フイードバツク制御回
路13によつて検出され、さらにこのずれが最小
となる様な印加電圧V1が可変容量ダイオードD1
に印加され、この可変容量ダイオードD1の容量
値が規定される。従つて、複同調検波コイルの一
次側から見た交流インピーダンスが最終的に規定
され、第4図の特性曲線L2上の6の状態に対応
した被検査リニア集積回路の歪率が規定される。
この状態の歪率は高調波歪率測定回路12により
測定されて、〔段階5〕で高調波歪率記憶回路1
0に記憶された歪率と比較される。[Step 6] Similarly, the program control device 11 controls the staircase wave function generation control circuit 2 to apply an applied voltage V 26 to the variable capacitance diode D 2 that is smaller than the applied voltage V 25 in the previous [Step 5]. supply Then, the capacitance value C of this variable capacitance diode D2 increases, and therefore, due to the magnetic coupling M of the double-tuned detection coil,
The alternating current impedance seen from the primary side of this coil changes, causing the pointer of the center meter CM to deviate from the zero point. This deviation is detected by the feedback control circuit 13, and the applied voltage V 1 that minimizes this deviation is applied to the variable capacitance diode D 1 .
is applied to define the capacitance value of this variable capacitance diode D1 . Therefore, the AC impedance seen from the primary side of the double-tuned detection coil is finally specified, and the distortion factor of the linear integrated circuit under test corresponding to state 6 on the characteristic curve L2 in Fig. 4 is specified. .
The distortion rate in this state is measured by the harmonic distortion rate measuring circuit 12, and in [step 5] the harmonic distortion rate storage circuit 1
It is compared with the distortion factor stored as 0.
従つて、この〔段階6〕で測定された歪率は、
〔段階5〕で測定された歪率より大であるため、
デジタル信号比較回路7の出力はスイツチ8a,
8bを制御し、これらをOFFとする。故に、高
調波歪率記憶回路10は〔段階5〕の状態の歪率
の記憶を保持し、この〔段階6〕の状態の歪率を
記憶しない。また、制御信号記憶回路9も〔段階
5〕の状態の第1制御信号の記憶を保持し、この
〔段階6〕の状態の第1制御信号を記憶しない。 Therefore, the strain rate measured in this [step 6] is
Since it is larger than the distortion rate measured in [Step 5],
The output of the digital signal comparison circuit 7 is connected to a switch 8a,
8b and turn them off. Therefore, the harmonic distortion rate storage circuit 10 stores the distortion rate in the [stage 5] state and does not store the distortion ratio in the [stage 6] state. Further, the control signal storage circuit 9 also stores the first control signal in the state of [stage 5] and does not store the first control signal in the state of [stage 6].
〔段階7〕…〔段階6〕と同様
〔段階8〕… 〃
〔段階l〕… 〃
〔段階m〕
上記の〔段階1〕より〔段階l〕までの、各段
階が経過した後においては、制御信号記憶回路9
には〔段階5〕における第1制御信号が記憶さ
れ、高調波歪率記憶回路10には〔段階5〕にお
ける歪率が記憶されている。従つて、この〔段階
m〕においては、プログラム制御装置11はスイ
ツチ8cをON状態、スイツチ8dをOFF状態に
それぞれ制御する。故に、制御信号記憶回路9に
記憶された〔段階5〕における第1制御信号は記
憶回路3に転送されて記憶され、さらにこの記憶
回路3は可変電圧発生回路4を制御して、〔段階
5〕の場合の同じ印加電圧V25を可変容量ダイオ
ードD2に印加する。従つて、〔段階5〕の場合と
全く同様に歪率が最小の状態に調節されるととも
に、フイードバツク制御回路13のフイードバツ
ク制御作用により、センターメーターCMの指針
の零点よりのずれが最小となる様な印加電圧V1
が可変容量ダイオードD1に印加される。[Stage 7]... Same as [Stage 6] [Stage 8]... 〃 [Stage 1]... 〃 [Stage M] After each stage from [Stage 1] to [Stage 1] above has passed, Control signal storage circuit 9
The first control signal in [Stage 5] is stored in the harmonic distortion factor storage circuit 10, and the distortion factor in [Stage 5] is stored in the harmonic distortion factor storage circuit 10. Therefore, in this [stage m], the program control device 11 controls the switch 8c to be in the ON state and the switch 8d to be in the OFF state. Therefore, the first control signal in [Stage 5] stored in the control signal storage circuit 9 is transferred to the storage circuit 3 and stored therein, and further, this storage circuit 3 controls the variable voltage generation circuit 4 to perform the [Stage 5]. ] is applied to the variable capacitance diode D 2 . Therefore, just as in the case of [Stage 5], the distortion factor is adjusted to the minimum state, and the deviation of the pointer of the center meter CM from the zero point is minimized by the feedback control action of the feedback control circuit 13. applied voltage V 1
is applied to the variable capacitance diode D1 .
この後、プログラム制御装置11はスイツチS1
とS2とをそれぞれ1側から2側に切り換える。 After this, the program control device 11 switches S 1
and S 2 are switched from the 1st side to the 2nd side, respectively.
すると、先に述べた本発明の第1の実施例の場
合と全く同様に、アナログ―デジタル変換器6
は、先に可変容量ダイオードD1に印加されてい
た印加電圧V1をデジタル信号に変換し、記憶回
路16はこのデジタル信号を記憶する。この記憶
回路16はその記憶内容が、その後アナログ―デ
ジタル変換器6の出力デジタル信号が変換して
も、変化しない様プログラム制御装置により制御
される。さらに可変電圧発生回路17は、この記
憶回路16に記憶されたデジタル信号に対応して
先の印加電圧V1と同一の電圧値を有する直流電
圧を発生し、可変容量ダイオードD1の容量値を
センターメーターCMの指針の零点よりの変移が
最小となる状態に保持する。かくして、被検査リ
ニア集積回路1の入力信号条件等が変化しても、
保持状態における印加電圧V1,V25は変化せず一
定に保たれる。 Then, just like in the case of the first embodiment of the present invention described above, the analog-to-digital converter 6
converts the applied voltage V 1 previously applied to the variable capacitance diode D 1 into a digital signal, and the storage circuit 16 stores this digital signal. This storage circuit 16 is controlled by a program control device so that its stored contents do not change even if the output digital signal of the analog-to-digital converter 6 is subsequently converted. Furthermore, the variable voltage generation circuit 17 generates a DC voltage having the same voltage value as the previously applied voltage V 1 in response to the digital signal stored in the memory circuit 16, and changes the capacitance value of the variable capacitance diode D 1 to Maintain the state where the deviation of the center meter CM pointer from the zero point is minimized. In this way, even if the input signal conditions etc. of the linear integrated circuit under test 1 change,
The applied voltages V 1 and V 25 in the holding state do not change and are kept constant.
次に、この保持状態のままの条件の印加電圧
V1,V25を可変容量ダイオードD1,D2にそれぞれ
印加した状態で、歪率、S/N比、AM除去比等
の被検査リニア集積回路1の特性を測定し、これ
らの特性に関する被検査リニア集積回路の良・不
良を判別する。 Next, the applied voltage under the condition that this holding state is maintained is
With V 1 and V 25 applied to the variable capacitance diodes D 1 and D 2 respectively, the characteristics of the linear integrated circuit 1 to be tested, such as the distortion rate, S/N ratio, and AM rejection ratio, are measured, and the Determines whether the linear integrated circuit under test is good or bad.
本発明は上記の二つの実施例に限定されず種々
の実施形態を採ることができる。 The present invention is not limited to the above two embodiments, but can take various embodiments.
例えば、複同調検波コイルの可変容量ダイオー
ドに替え、コアの回転角によつてインピーダンス
が変化する可変インダクタンスであつても良い。
この場合、モーター等により回転角を制御するこ
とが出来る。 For example, instead of the variable capacitance diode of the double-tuned detection coil, a variable inductance whose impedance changes depending on the rotation angle of the core may be used.
In this case, the rotation angle can be controlled by a motor or the like.
本発明は、FM IFシステム用リニア集積回路
のセンターメーターMの指針の零点調節と歪率調
節を行う外に、第1可変インピーダンス手段と第
2可変インピーダンス手段のそれぞれのインピー
ダンス変化に応答して電子回路の第1特性パラメ
ータと第2特性パラメータとのそれぞれの値が互
いに影響を受けながら変化するところの上記電子
回路の第1特性パラメータと第2特性パラメータ
のそれぞれの値を、それぞれ所望の値よりの偏倚
が実質的に最小の状態に短時間で設定しようとす
る場合に適応することが出来る。 In addition to adjusting the zero point and distortion rate of the pointer of the center meter M of the linear integrated circuit for the FM IF system, the present invention also provides electronic The respective values of the first characteristic parameter and the second characteristic parameter of the electronic circuit, where the respective values of the first characteristic parameter and the second characteristic parameter of the circuit change while being influenced by each other, are set to respective desired values. This can be applied when trying to set the deviation to a substantially minimum state in a short time.
第1図、第2図はそれぞれ本発明の実施例の自
動調節方式が利用される自動調節システムの要部
を示すブロツクダイヤグラムであり、第3図は
FM IFシステム用リニア集積回路のセンターメ
ーターCMの受信同調周波数よりの離調に応答す
る指針の振れを示し、第4図はFM IFシステム
用リニア集積回路の複同調検波コイルの二次側に
接続された可変容量ダイオードD2の容量変化に
応答して変化するFM復調出力の高調波歪率を示
し、第5図は上記可変容量ダイオードD2に印加
される階段波関数状の印加電圧V2の波形図を示
す。
1……被検査、FM IFシステム用リニア集積
回路、2……階段波関数発生制御回路、3……記
憶回路、4……可変電圧発生回路、6……アナロ
グ―デジタル変換器、7……デジタル信号比較回
路、8a,8b,8c,8d……スイツチ、9…
…制御信号記憶回路、10……高調波歪率記憶回
路、11……プログラム制御装置、12……高調
波歪率測定回路、13……フイードバツク制御回
路、14,15……インピーダンス変換器、16
……記憶回路、17……可変電圧発生回路、19
……デジタル信号比較回路、20……高調波最大
歪率記憶回路、C1,C2,C3,C4,C5……コンデ
ンサ、D1,D2……可変容量ダイオード、L0,
L1,L2……コイル、CM……センターメーター、
S1,S2……スイツチ。
FIGS. 1 and 2 are block diagrams showing the main parts of an automatic adjustment system in which the automatic adjustment method of the embodiment of the present invention is used, and FIG.
Figure 4 shows the deflection of the pointer in response to detuning from the reception tuning frequency of the center meter CM of the linear integrated circuit for the FM IF system. Figure 5 shows the harmonic distortion factor of the FM demodulated output that changes in response to the capacitance change of the variable capacitance diode D 2 . The waveform diagram is shown. 1... Linear integrated circuit for FM IF system under test, 2... Step wave function generation control circuit, 3... Memory circuit, 4... Variable voltage generation circuit, 6... Analog-digital converter, 7... Digital signal comparison circuit, 8a, 8b, 8c, 8d... switch, 9...
... Control signal storage circuit, 10 ... Harmonic distortion storage circuit, 11 ... Program control device, 12 ... Harmonic distortion measurement circuit, 13 ... Feedback control circuit, 14, 15 ... Impedance converter, 16
...Memory circuit, 17...Variable voltage generation circuit, 19
... Digital signal comparison circuit, 20 ... Harmonic maximum distortion rate storage circuit, C 1 , C 2 , C 3 , C 4 , C 5 ... Capacitor, D 1 , D 2 ... Variable capacitance diode, L 0 ,
L 1 , L 2 ... Coil, CM ... Center meter,
S 1 , S 2 ... switch.
Claims (1)
メータのそれぞれの変化に応答して電子回路の第
1特性パラメータと第2特性パラメータとのそれ
ぞれの値が互いに影響を受けながら変化するとこ
ろの電子回路の該第1特性パラメータと該第2特
性パラメータのそれぞれの値を、それぞれの所望
の値よりの偏倚が実質的に最少の状態に設定する
ための電子回路の自動調節方式であつて、少なく
とも、上記第1特性パラメータの値を測定するた
めの第1測定手段、上記第2特性パラメータの値
を測定するための第2測定手段、上記第1測定手
段の測定出力信号の上記第1特性パラメータの上
記所望の値よりの偏倚を検出するための第1特性
パラメータ比較検出手段、該第1測定パラメータ
比較検出手段の比較検出信号により上記第1可変
設定パラメータを制御して上記第1特性パラメー
タの上記所望の値よりの上記第1特性パラメータ
の値の偏倚が最少となる様に構成されたフイード
バツク制御径路、上記第2可変設定パラメータの
値を制御するための第1制御信号を発生する第1
制御信号発生手段、上記第2特性パラメータの値
に対応する信号を記憶するための第2特性パラメ
ータ記憶装置、上記第1制御信号発生手段より発
生する第1制御信号を記憶するための第1制御信
号記憶装置、上記第2特性パラメータ記憶装置に
記憶された信号と上記第2測定手段により検出さ
れた第2特性パラメータの値に対応する信号とを
比較するための信号比較手段、および上記第1制
御信号発生手段を少なくともプログラム制御する
ためのプログラム制御装置を利用し、 上記プログラム制御装置により上記第1制御信
号発生手段を順次プログラム制御することによ
り、順次値の異なる第1制御信号を発生せしめ、
順次第2可変設定パラメータの値を変化させると
ともに、 上記プログラム制御装置の順次の制御によるそ
れぞれの段階において、上記フイードバツク制御
径路の第1可変設定パラメータの制御作用によつ
て上記第1特性パラメータの上記所望の値よりの
上記第1特性パラメータの値の偏倚を最少とせし
めるとともに、この第1可変設定パラメータの変
化の影響による第2特性パラメータの変動の終了
後、上記第2測定手段により検出された第2特性
パラメータの値に対応する信号と先の段階で検出
され上記第2特性パラメータ記憶装置に記憶され
ている信号とを上記信号比較手段によつて比較す
ることによりこの二信号のうち上記第2特性パラ
メータの上記所望の値に近い方の信号を検出し、 上記プログラム制御装置のプログラム制御によ
るかかる測定および制御の段階を順次所定の範囲
にわたつて進行せしめることによつて上記第2特
性パラメータの値の上記所望の値よりの偏倚が実
質的に最少の段階を検出し、さらに上記第1制御
信号記憶装置は少なくともこの第2特性パラメー
タの値の上記所望の値よりの偏倚が実質的に最少
の段階において上記第1制御信号発生手段より発
生された第1制御信号を記憶し、 上記第2特性パラメータの値の上記所望の値よ
りの偏倚の実質的に最少の段階における上記第1
制御信号記憶装置に記憶された上記第1制御信号
により上記第2可変設定パラメータの値を設定す
るとともに、上記第1特性パラメータ比較検出手
段の比較出力信号に基づいた上記フイードバツク
制御径路によつて上記第1可変設定パラメータの
値を設定することにより、上記電子回路の上記第
1特性パラメータと上記第2特性パラメータのそ
れぞれの値を、それぞれ所望の値よりの偏倚が実
質的に最少の状態にそれぞれ設定する様にしたこ
とを特徴とする電子回路の自動調節方式。 2 特許請求の範囲第1項記載の電子回路の自動
調節方式において、 第1可変インピーダンス手段のインピーダンス
により上記第1可変設定パラメータの値が設定さ
れ、 第2可変インピーダンス手段のインピーダンス
により上記第2可変設定パラメータの値が設定さ
れることを特徴とする電子回路の自動調節方式。[Scope of Claims] 1. In response to changes in the first variable setting parameter and the second variable setting parameter, the respective values of the first characteristic parameter and the second characteristic parameter of the electronic circuit change while being influenced by each other. An automatic adjustment method for an electronic circuit for setting respective values of the first characteristic parameter and the second characteristic parameter of the electronic circuit to a state in which deviation from each desired value is substantially minimized. at least a first measuring means for measuring the value of the first characteristic parameter, a second measuring means for measuring the value of the second characteristic parameter, and the above measurement output signal of the first measuring means. a first characteristic parameter comparison and detection means for detecting a deviation of the first characteristic parameter from the desired value; and a first measurement parameter comparison and detection means for controlling the first variable setting parameter using a comparison detection signal of the first measurement parameter comparison and detection means. a feedback control path configured to minimize the deviation of the value of the first characteristic parameter from the desired value of the first characteristic parameter; a first control signal for controlling the value of the second variable setting parameter; The first occurrence
a control signal generating means, a second characteristic parameter storage device for storing a signal corresponding to the value of the second characteristic parameter, and a first control for storing a first control signal generated by the first control signal generating means. a signal storage device, a signal comparison means for comparing the signal stored in the second characteristic parameter storage device and the signal corresponding to the value of the second characteristic parameter detected by the second measuring means, and the first Utilizing a program control device for program-controlling at least the control signal generation means, the program control device sequentially program-controls the first control signal generation means to generate first control signals having different values sequentially;
While sequentially changing the values of the two variable setting parameters, at each stage under the sequential control of the program control device, the above values of the first characteristic parameter are changed by the control action of the first variable setting parameter of the feedback control path. The deviation of the value of the first characteristic parameter from the desired value is minimized, and the second characteristic parameter is detected by the second measuring means after the change in the second characteristic parameter due to the change in the first variable setting parameter has ended. By comparing the signal corresponding to the value of the second characteristic parameter with the signal detected in the previous step and stored in the second characteristic parameter storage device by the signal comparing means, the signal corresponding to the value of the second characteristic parameter is compared. The second characteristic parameter is determined by detecting a signal closer to the desired value of the two characteristic parameters, and sequentially advancing the measurement and control steps over a predetermined range under program control of the program control device. detecting a step in which the deviation of the value of the second characteristic parameter from the desired value is substantially minimal; storing a first control signal generated by the first control signal generating means at a minimum stage; and storing a first control signal generated by the first control signal generating means at a minimum stage;
The value of the second variable setting parameter is set by the first control signal stored in the control signal storage device, and the value of the second variable setting parameter is set by the feedback control path based on the comparison output signal of the first characteristic parameter comparison and detection means. By setting the value of the first variable setting parameter, each value of the first characteristic parameter and the second characteristic parameter of the electronic circuit is set to a state in which deviation from the desired value is substantially minimized. An automatic adjustment method for electronic circuits characterized by the ability to set settings. 2. In the electronic circuit automatic adjustment method according to claim 1, the value of the first variable setting parameter is set by the impedance of the first variable impedance means, and the value of the first variable setting parameter is set by the impedance of the second variable impedance means. An automatic adjustment method for an electronic circuit characterized in that a value of a setting parameter is set.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50119750A JPS5244179A (en) | 1975-10-06 | 1975-10-06 | Automatic control system for electronic circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50119750A JPS5244179A (en) | 1975-10-06 | 1975-10-06 | Automatic control system for electronic circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5244179A JPS5244179A (en) | 1977-04-06 |
JPS6237346B2 true JPS6237346B2 (en) | 1987-08-12 |
Family
ID=14769211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50119750A Granted JPS5244179A (en) | 1975-10-06 | 1975-10-06 | Automatic control system for electronic circuits |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5244179A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62271288A (en) * | 1986-05-20 | 1987-11-25 | Hitachi Maxell Ltd | Memory cartridge |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59219790A (en) * | 1983-05-30 | 1984-12-11 | 日本電気株式会社 | Display system of discharge display panel |
JPH0814605B2 (en) * | 1984-12-24 | 1996-02-14 | 富士通株式会社 | Test adjustment system for the unit to be adjusted |
-
1975
- 1975-10-06 JP JP50119750A patent/JPS5244179A/en active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62271288A (en) * | 1986-05-20 | 1987-11-25 | Hitachi Maxell Ltd | Memory cartridge |
Also Published As
Publication number | Publication date |
---|---|
JPS5244179A (en) | 1977-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3919644A (en) | Automatic antenna coupler utilizing system for measuring the real part of the complex impedance or admittance presented by an antenna or other network | |
US5053725A (en) | Circuit configuration for the automatic tuning of a matching network | |
US4812773A (en) | Filter adjustment apparatus and method | |
EP0142884B1 (en) | Frequency-doubling circuit | |
JPS6237346B2 (en) | ||
CN117434320A (en) | Resonant frequency adjusting system and method for calibrating resonant circuit of differential transformer | |
US5045786A (en) | Circuit for measuring a variable inductance connected in series with a fixed inductance | |
JP2685748B2 (en) | Circuit constant measuring instrument | |
US4419623A (en) | Reactance meter | |
US6696828B2 (en) | Integrated circuit and lot selection system therefor | |
US12028034B2 (en) | Accurate calibration of analog integrated-circuits continuous-time complex filters | |
US2478023A (en) | Frequency monitoring system | |
JP2000323963A (en) | Device and method for adjusting tuning voltage of tuning vibration circuit | |
US2173231A (en) | Measuring instrument | |
US4267515A (en) | Distortion factor meter circuit | |
JPH0619417B2 (en) | High frequency withstand tester | |
JPH0321047B2 (en) | ||
US3786355A (en) | Radio frequency resistance discriminator having dead zone output characteristic | |
US20060209987A1 (en) | Receiver and its adjustment system and method | |
CA1295681C (en) | Apparatus for measuring capacitance of a low value three-terminal capacitor with a resonance technique | |
US4906950A (en) | Time-frequency multiplexing system for correcting output amplitude of a tuned circuit due to impedance drift | |
JP3048327B2 (en) | Load discriminator in high frequency transmission lines | |
JPH04276561A (en) | Frequency-characteristic calibrating apparatus | |
JP2568571B2 (en) | Band rejection frequency control device | |
JPH0527067B2 (en) |