JP2615036B2 - パケツト伝送装置 - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 本発明はパケット伝送システム、より詳細には、デジ
タル信号のパケット情報欄へのフォーマット化及びパケ
ット情報欄からのデータのデジタル信号へのデフォーマ
ットに関する。

〔背景技術〕

先行技術によるパケット伝送及び交換システムは主に
データの伝送に使用された。現代のパケット伝送システ
ムでは音声帯域信号を伝送することも要求される。従来
は、パケットを伝送する前にランダムなパケット負荷の
変動をなめらかにするために多数のメモリ段を持つバッ
ファ メモリが使用された。このメモリ サイズの増加
は、パケット網がビジーであるとき、つまり、多数のパ
ケットを処理しているとき、パケットがパケット網を通
じての伝送において長い遅延を受ける原因となる。音声
信号を伝送するパケット伝送及び交換システムにおいて
は、個々のパケットが長い遅延を受けることは、加入者
に不快を与えるような信号の損傷につながるため望まし
くない。

この遅延問題を解決するための１つの方法として、い
わゆる“短かい”パケット バッファ メモリ、つま
り、少ないメモリ段を持つバッファ メモリを使用する
方法がある。この短かいバッファ メモリを使用する方
法は、バッファが多数のパケットを処理するような状態
においてパケット バッファ メモリがオーバーフロー
し、パケットが損なわれる原因となる。パケットの損失
は再生される音声信号内に望ましくないやっかいなギャ
ップを与える。このパケット バッファ メモリのオー
バーフローの問題は、システム上のパケット伝送負荷を
落とし、従って、パケット生成速度を落とすことによっ
て回避できる。ただし、これは経済的には望ましくな
い。

〔発明の概要〕

本発明によると、パケット バッファ メモリの制御
が個々のデジタル サンプルからの複数の反復フレーム
からの対応する通信チャネルを表わす同類のビットが一
緒にグループ化される新規のパケット情報欄フォーマッ
トを使用することによって平易にされる。このビットの
グループは、パケット情報欄からのビットの除去が平易
になるような方法で行なわれる。

１つの特定の構成においては、複数のフレームからの
個々のサンプルからの同類のビットが一緒にグループ化
される。より具体的には、複数のフレームの個々のサン
プルからの最上位ビットがパケット情報欄の第１のビッ
ト欄内にグループ化される。複数のフレームのサンプル
からの次の最上位ビットがパケット情報欄内の第２のビ
ット欄内にグループ化され；これが複数のフレームのサ
ンプルからの最下位ビットがパケット情報欄内の最後の
ビット欄内にグループ化されるまで行なわれる。この方
法によると、まず最初にパケット情報欄から最下位を含
むビット欄、つまり、パケット情報欄内の最後の欄を除
去し；次に必要であれば次の最下位ビット欄を含むビッ
ト欄、つまり、パケット情報欄内の最後から番目の欄を
除去し；これをパケット全体が除去されることが決定さ
れるまで行なうことによって、パケットからのビットの
除去が平易に実現できる。

本発明の１つの実施態様においてはいわゆる埋込ADPC
M符号が使用されるが、この方法においては、個々のサ
ンプルは１つの符号ビット及び複数の規模ビットを含
む。所定の数のフレームからのサンプルに対する符号ビ
ットが一緒にグループ化され第１のコア ビット欄が形
成される。同様に、所定の数のフレームからのサンプル
に対する最下位の規模ビットが第２のコア ビット欄内
に一緒にグループ化される。次に、所定の数のフレーム
からのサンプルに対する次の最下位ビットが一緒にグル
ープ化されもう１つのビット欄が形成される。この欄
は、使用される特定の符号によって、コア ビット欄と
もあるいはエンハンスメント ビット欄ともなる。所定
の数のフレームからのサンプルに対する残りのビットが
同様にグループ化され追加の欄が形成されるが、これら
は使用される符号によって、コア ビット欄あるいはエ
ンハンスメント ビット欄のいずれかになる。エンハン
スメント ビット欄は、パケット バッファ メモリ内
に現在格納されているデータ パケットの量に応じて、
サンプル内のビットの重みの順に落とすことが可能であ
る。つまり、所定の数のフレームからのサンプルに対す
る最下位ビットを含むエンハンスメント ビット欄が最
初に落とされる。次に、所定の数のフレームからのサン
プルに対する次の最下位ビットを含むエンハンスメント
ビット欄が落とされ、必要であれば、これがいわゆる
コア ビット欄に達するまで行なわれる。ただし、コア
ビット欄は、音声品質に悪影響を与えることなく落と
すことはできない。

２−ビット埋込符号を持つ４−ビット−ADPCM符号、
つまり、符号ビット、（１）ビット、（２）ビット及び
（３）ビットを使用する１つの例においては、所定の数
のフレームからの符号ビットが第１のコア ビット欄に
グループ化され；（１）ビットが第２のコア ビット欄
にグループ化され；（２）ビットがいわゆるレベル２の
エンハンスメントビット欄に一緒にグループ化され；そ
して（３）ビットがいわゆるレベル１のエンハンスメン
ト ビット欄に一緒にグループ化される。これら２つの
コア ビット欄は符号の埋込部分を構成し、従って、落
とすことはできない。パケット バッファ メモリ内に
格納されたデータ パケットの量及びエンハンスメント
ビット欄のビット落しの経歴によって、レベル１のエ
ンハンスメント ビット欄が最初に落され、次に必要で
あればレベル２のエンハンスメント ビット欄が落とさ
れる。

〔実施例〕

全般の説明 第１図に略ブロック図形式にて複数のデジタル回線か
らパケット網にアクセスするためのインタフェースを示
す。デジタル回線上の信号には、音声、デジタル デー
タ、音声帯域データ等、つまり、この例ではDS1フォー
マットにて伝送される任意の信号が含まれる。具体的に
は、パケット網103とインタフェースするアクセス用イ
ンタフェース送信機101及びアクセス用インタフェース
受信機1003が示される。実際には、受信機102と実質的
に同一のアクセス用インタフェース受信機121が個々の
アクセス用インタフェース送信機101と関連し、あるい
は同位置におかれ、また送信機101と実質的に同一のア
クセス用インタフェース送信機122が個々のアクセス用
インタフェース受信機102と関連し、あるいは同位置に
おかれる。ここでは、終端−終端構成のみが示される
が、パケット網は多数のノードを含み、パケットはこれ
を通じて伝送及び／あるいは交換され、その後、特定の
アクセス用インタフェース受信機の所で受信される。

アクセス用インタフェース送信機101は伝送回線104−
１から104−Ｎ以上に、例えば、音声、音声帯域データ
等を含む標準DS1フォーマットのデジタル信号を受信
し、これら信号を伝送のためにパケットに変換する。複
数の時分割多重信号が入力ターミナル104−１から104−
Ｎによってアクセス用インタフェース送信機101内のデ
ジタル回線インタフェース ユニット（DLI）105−１か
ら105−Ｎに供給される。デジタル回線インタフェース
ユニット105はDSIデジタル信号をインタフェースする
ための周知のタイプの装置である。このデジタル回線イ
ンタフェース ユニットは1.544Mb/secのDS1クロック信
号を回復するための位相ロック ループ、双極／単極変
調器、利得及び／あるいは遅延ひずみを等化するための
等化器、性能監視装置、DS1ループバックを維持するめ
たの装置、及び単極デジタル信号を24チャネル フォー
マットから、この例では、アクセス用インタフェースの
内部タイミングと同期の2.048Mb/secの第１の伝送速度
を持つ32タイムスロットPCMフォーマットにリフォーマ
ットするための装置を含む。この例では、データを伝送
するために24個のタイムスロットのみが使用されるが、
他の構成では32個の全てのタイムスロットを使用するこ
ともできる。DLI105−１から105−Ｎからの32タイムス
ロットPCM出力信号はそれぞれ送信用アクセス モジュ
ール106−１から106−Ｎに供給される。個々の送信用ア
クセス モジュール106はDLI105−１から105−Ｎの関連
する１つからの第１の伝送速度の32タイムスロットPCM
信号を後に説明の方法にてパケット フォーマットに変
換する。バス コントローラ107は個々の送信用アクセ
ス モジュール106−１から106−Ｎ及び送信用パケット
バス108と対話し、送信用アクセス モジュール106か
ら送信用パケット バス108へのパケット出力の供給を
制御する。個々の送信用アクセス モジュール106−１
から106−Ｎから送信用パケット バス108に供給される
パケットには、特定のパケットがその中で処理されるべ
き送信処理モジュール109−１から109−Ｍの１つを同定
する内部着信先コードが含まれる。送信用パケット バ
ス108は、この例では、8.192Mb/sの処理速度を持つ。送
信処理モジュール109の数Ｍは送信用アクセス モジュ
ール106の数Ｎと異なることに注意する。

個々の送信処理モジュール（109−１から109−Ｍ）は
送信用パケット バス108を監視することによって、こ
れに割り当てられる個々のパケットを検出しこれを得
る。個々の送信処理モジュール109はそれに割り当てら
れたパケットを処理し、パケット見出し欄を完結し、均
一の出力速度を実現するための緩衝動作を行なう。送信
処理モジュール109に関しては後に詳細に説明される。
送信処理モジュール109−１から109−Ｍからのパケット
出力はそれぞれデジタル回線インタフェース（DLI）ユ
ニット110−１から110−Ｍに供給される。個々のDLIユ
ニット110−１から110−Ｍはパケット化された情報をデ
ジタル出力信号フォーマットに変換する。この例では、
デジタル出力信号は周知の拡張PCMフレーミング フォ
ーマット（extended PCM framing format）の形式を持
ち、個々のフレームは193ビットを含み、これが1.544Mb
/sの速度にて伝送される。この回線インタフェース ユ
ニットは当分野において周知である。情報のパケットを
含むパケット化されたDS1フォーマット信号はDLIユニッ
ト110−１から110−Ｍからパケット網103に供給され
る。パケット網103は当分野において周知である。一例
としての好ましいパケット交換網に関しては、例えば、
1985年１月15日付けで、J.S.ターナー（J.S.Turner）ら
に公布された合衆国特許第4,494,230号を参照するこ
と。パケット化されたDSI信号は、必要に応じて、任意
の数の遠隔アクセス用インタフェース受信機ユニット10
2に伝送される。アクセス用インタフェース送信機101の
タイミング信号は、送信機101と同位置におかれた対応
するアクセス用インタフェース受信機121から派生さ
れ、必要に応じて周知の方法で使用される。ローカル
タイミング ユニット119は送信機101内のモジュールを
動作するのに使用されるローカル タイミング信号を生
成する。ローカル タイミング信号を派生するためのク
ロック信号は同位置におかれたインタフェース受信機12
1から得られる。これに関しては、アクセス用インタフ
ェース受信機102との関連において説明される。

アクセス用インタフェース受信機102は、伝送回線111
−１から111−Ｙ上にパケット網103からのパケット化さ
れたデジタル信号をDS1拡張フレーミング フォーマッ
トにて受信し、これらパケット化デジタル信号を音声、
音声帯域データ等を含む標準のDS1フォーマットに変換
する。特定のアクセス用インタフェース受信機102は１
つあるいは複数のアクセス用インタフェース送信機101
からパケットを受信する。受信用伝送回線の数Ｙは受信
機によって異なることに注意する。これを達成するた
め、パケット化された信号はDS1レベル伝送回線111−１
から111−Ｙを介してそれぞれデジタル回線インタフェ
ース（DLI）ユニット112−１から112−Ｙに供給され
る。デジタル回線インタフェース ユニット112は周知
のタイプであり、双極DS1パケット化信号を単極デジタ
ル信号に変換し、単極デジタル信号を、この例では、2.
048Mb/secの伝送得度を持つ32タイムスロット単極フォ
ーマットにリフォーマットし、DS1クロック信号等を回
復する。回復されたクロック信号は、周知の方法にてロ
ーカル タイミング ユニット120内でいわゆるローカ
ル タイミング信号を生成するのに使用される。このロ
ーカル、タイミング信号は、アクセス用インタフェース
受信機102及び同位置におかれたアクセス用インタフェ
ース送信機122内で使用される。アクセス用インタフェ
ース送信機122は本質的にアクセス用インタフェース送
信機101と同一である。32タイムスロット単極パケット
化信号が個々のDLI112−１から112−Ｙからそれぞれ受
信処理モジュール113−１から113−Ｙに供給される。個
等の受信処理モジュール113−１から113−Ｙは入り32タ
イムスロット パケット化信号を第１の伝送速度から受
信用パケット バス115によって採用される内部処理速
度に変換する。この例では、第１の伝送速度は2.048Mb/
secの32タイムスロット フォーマットの速度であり、
内部受信用パケット バス115の速度8.192Mb/secであ
る。受信処理モジュール113はまた受信されたパケット
を前処理する。例えば、この前処理には、内部受信着信
先コード欄の追加、タイム スタンプ情報の処理、伝送
エラーの監視、及び見出し内にエラーが発生したパケッ
トの削除などが含まれる。バス コントローラ114は個
々の受信処理モジュール113−１から113−Ｙ及び受信用
パケット バス115と対話し、パケットの受信用パケッ
ト バス115上への流れを制御する。個々の受信用アク
セス モジュール116−１から116−Ｘは受信用パケット
バス115上の活動を監視し、パケット見出し内の受信
着信先コードを介してそれに割り当てられたパケットを
検出する。受信用アクセス モジュール116−１から116
−Ｘは１つあるいは複数の遠隔アクセス用インタフェー
ス送信機101から送信用アクセス モジュール106−１か
ら106−Ｎに加えられた元の信号の複写を再生する。個
々の受信用アクセス モジュール116−１から116−Ｘか
らの出力は32タイムスロット時分割多重信号であり、こ
れはデジタル回線インタフェース ユニット117−１か
ら117−Ｘに供給される。個々のデジタル回線インタフ
ェース ユニット117−１から117−Ｘは2.048Mb/secの
速度を持つ単極32タイムスロット時分割多重信号をそれ
ぞれ関連するデジタル伝送回線118−１から118−Ｘに伝
送するのに必要とされる1.544Mb/secの速度を持つ標準D
S1PCMフォーマットに変換する。受信処理モジュール113
の数Ｙは受信用アクセス モジュール116の数Ｘと異な
ることに注意する。

説明を簡潔にするため、以下の送信機101及び受信機1
02のモジュールの説明はタイムスロット ベースにて行
なうものとする。周知のように、これらモジュールは32
タイムスロットの内部信号を処理するために時分割され
る。

送信用アクセス モジュール 第２図は略ブロック図の形式にて送信用アクセス モ
ジュール106の詳細を示す。個々の送信用アクセス モ
ジュール106は音声処理モジュール201及びパケット ア
センブラ202を含む。音声処理モジュール201はエコー
キャンセラ203、符号器204、音声検出器205及び信号分
類器206を含む。音声処理モジュール201は音声及び音声
帯域データを含むタイムスロット上の音声帯域信号をタ
イムスロット ベースにてADPCM符号化出力信号に符号
化するために使用される。このADPCM符号化された出力
信号はパケット アセンブラ202に供給される。デジタ
ル データ信号に割り当てられたタイムスロットの期間
において、音声処理モジュール201はトランスパレント
となり、これら信号は周知の方法による音声信号処理を
受けることなく、直接にパケットアセンブラ202に供給
される。音声帯域信号の処理において、エコー キャン
セラ203には周知の方法にてエコーを相殺するためにデ
ジタル回線インタフェース105（第１図）の１つからの3
2タイムスロット送信PCM信号及び同位置におかれたアク
セス用インタフェース受信機121（第１図）からの受信P
CM信号が供給される。具体的には受信PCM信号は同位置
におかれたアクセス用インタフェース受信機121内の受
信用アクセスモジュールの関連する１つから得られる。
このエコー キャンセラ ユニットは当分野において周
知である。これに関しては、例えば、合衆国特許第3,50
0,000号、及びD.L.ダットウィーラ（D.L.Duttweiler）
らによって、BSTJ、Vol.59、No.2、1980年、ページ149
−160に発表の論文〔単一チップVLSIエコーキャンセラ
（A Single−Chip VLSI Echo Canceler）〕を参照する
こと。

音声検出器205にはエコー キャンセラ203からの出力
及び関連するアクセス用インタフェース受信機（第１
図）からの受信PCM信号が供給される。音声検出器205は
それに供給される送信PCM信号の32個のタイムスロット
の個々のタイムスロット内の音声帯域エネルギーの存在
を検出する。音声検出器205はコントローラ207に供給さ
れる送信PCM信号の個々のタイムスロットに関する能動
−休止出力、及びパケット アセンブラ202内の見出し
生成器208に供給されるノイズ推測値を生成する。この
音声検出器は当分野において周知である。

信号分類器206にはエコー キャンセラ203からの出力
信号及び関連するアクセス用インタフェース受信機から
の受信PCM信号が供給される。信号分類器206は送信PCM
タイムスロット内の信号を音声及び非音声信号に分類す
る。信号分類器206からの音声−非音声出力指標はタイ
ムスロット ベースにてパケット アセンブラ202内の
コントローラ207に供給される。この信号分類器は当分
野において周知である。

符号器204は送信PCM信号をADPCM出力信号に変換する
ための可変速度符号器である。コントローラ207はパケ
ット存在制御信号、及び符号化速度及びタイプを示す符
号化制御信号を符号器204に供給する。符号化速度は、P
CM信号内の特定のタイムスロットに対する網構成及び信
号分類器の出力に基づいて複数の速度の中から必要に応
じて選択される。パケット存在制御信号は本発明におい
ては、遅れて到達したパケットの処理を容易にし、また
関連する遠隔アクセス用インタフェース受信機内のパケ
ット損失及び伝送エラーの回復に使用される。符号器20
4内において、パケット存在信号は状態変数の初期化、
適応化及び保持に使用される。符号器204の詳細は第25
図に示され、第26図の状態図との関連で後に説明され
る。

符号器204からのADPCM出力はパケット アセンブラ20
2内のフォーマッタ209に供給される。フォーマッタ209
は、この例では、RAMメモリ ユニット及び複数のカウ
ンタ（図示なし）を含む。カウンタは供給されるビット
をそれぞれ第３図及び第４図に示されるμ−法PCM信号
フォーマット及び32キロビット/sec ADPCM信号フォーマ
ットに再構成するための桁送りレジスタ可能を遂行す
る。第３図及び第４図は個別のタイムスロット、例え
ば、タイムスロット０に対するフォーマットを示し、こ
れがPCM送信信号の個々のフレーム内の残りのタイムス
ロット１から31に対して反復される。具体的には、本発
明によると、フォーマッタ209は個々のタイムスロット
の個々のビットを所定の方法でそのタイムスロットに対
するパケット情報欄にグループ化する機能を遂行する。
本発明によると、このグループ化はパケット情報欄の処
理を平易にするように行なわれる。このビットのグルー
プ化は、RAMメモリ ユニットのメモリ位置のアドレシ
ング計画によって簡単に実現できる。例えば、μ−法PC
MあるいはADPCMサンプルのビットがRAMメモリ位置内に
並列に所定の数の反復フレームだけ書き込まれ、次に所
定の数のフレームから“グループ”のビットが形成され
る。これは、これらメモリ位置をサンプルの最上位ビッ
トを含むグループから開始し最下位ビットを含むグルー
プにいたるまでビットを直列に読み出すことによって達
成される。第３図に示されるように、μ−法PCM信号で
は、タイムスロット当たり８ビットが存在し、128フレ
ームが１パケット期間に含まれる。この例では、１パケ
ット期間は16ミル秒とされる。次に、128フレームから
の特定のタイムスロットに対する符号ビットがフォーマ
ッタ209のRAMメモリ内の128のビット位置内に一緒にグ
ループ化される。特定のタイムスロットに対する128フ
レームからの（ａ）ビットもRAMメモリの128のビット位
置内に一緒にグループ化され、これが（ｚ）ビットまで
行なわれる。あるタイムスロットに対する128フレーム
からのグループのビットがパケット情報欄を構成し、こ
れがマルチプレクサ210に出力される。

32キロビット／秒ASPCMフォーマットでは、４ビッ
ト、つまり、ｓ、１、２及び３、及び文字ｘにて示され
るいわゆる４つのドント ケア ビットを含む。従っ
て、128の符号ビットがフォーマッタ209内のRAMメモリ
のビット位置に一緒にグループ化される。128の（１）
−ビットがRAMメモリのビット位置に一緒にグループ化
され、同様に、128の（２）−ビット及び128の（３）−
ビットも一緒にグループ化される。第４図に示されるよ
うに、（３）−ビットはレベル１のエンハンスメント
ビットとみなされ、（２）−ビット欄はレベル２のエン
ハンスメント ビットとみなされる。このレベル１及び
レベル２のエンハンスメント ビットは、落すことが可
能なグループのビット、つまり、後に説明のごとく、必
要に応じて音声パケットから除去できるビットである。
４−ビットADPCMサンプルに加えて、このシステム構成
は、特定のタイムスロットにおいて、３−ビットADPCM
サンプルの伝送、あるいは２−ビットADPCMサンプルの
伝送を必要とする場合がある。３−ビットADPCMでは、
ｓ、１及び２ビットのみが使用され、２−ビットADPCM
では、ｓ及び１ビットのみが使用される。このパケット
欄情報が入り信号内の32個のタイムスロットの個々に対
して形成される。つまり、個々のタイムスロット、従っ
て、伝送される個々のチャネルに対して１つのパケット
情報欄が形成される。フォーマッタ209へのデータの書
込み及びフォーマッタ209からのパケット情報欄の読み
出しは、後に説明されるようにコントローラ207によっ
て制御される。フォーマッタ209から出力されるパケッ
ト情報欄はマルチプレクサ210に供給され、ここで見出
し生成器208からの適当なパケット見出しと結合され
る。

見出し生成器208はコントローラ207の制御下において
パケット ベースにて第５図に示されるパケット見出し
を生成する。見出し生成器208は所望の見出し欄を格納
するためのメモリを含む。パケット見出し欄はパケット
を遠隔アクセス様インタフェース受信機に伝送するため
に処理するための送信処理モジュール109（第１図）の
１つを同定する内部着信先コードを持つ内部欄を含む。
この内部着信先モジュール コードは伝送の前に送信処
理モジュール内で破棄される。もう１つの欄は伝送シス
テム内のどこにパケットを伝送すべきかを同定する論理
チャネル番号（LCN）を含む。タイム スタンプ欄はパ
ケットが発信されたローカル時間、つまり、パケット発
信時間（packet originate time,POT）を含むが、これ
はローカル タイミング ユニット119（第１図）から
のローカル時間信号から得られる。この例では、ローカ
ル時間速度は1kHzである。BDI欄はパケットの処理タイ
プを選択するための情報を含み、生成されたパケットの
タイプを示すのに使用される。デジタル データ及び音
声帯域データでは、どのビットも落すことはできないこ
とに注意する。アクセス様インタフェース送信機101内
において、特定のタイムスロットに対するBDIがコント
ローラ207内に格納された特定のシステム構成から得ら
れる。BDI欄は２つのサブ欄を含み、片方のサブ欄は特
定のパケットに対して使用される符号化のタイプ（受信
状態）を含み、他方はパケットの以前の処理に関する情
報、例えば、エンハンスメント欄が落されているか否か
を示す情報（パケット長値）を含む。シーケンス番号
（SEQ.No.）欄は、そのパケットがサイレンス期間の後
の最初のパケットである場合は、先頭パケット識別子を
含み、それが一連のパケットの次のパケットである場合
はパケット仮想シーケンス番号を含む。この仮想シーケ
ンス番号の使用に関しては後に説明される。ノイズ推測
値欄は音声検出器205によって生成される背景ノイズ推
測値を含む。チェック シーケンスがパケット見出し全
体を通じて計算され、見出しチェック シーケンス欄に
挿入される。これら見出し欄信号はコントローラ207の
制御下で見出し生成器208にロードされる。この見出し
はマルチプレクサ210に供給され、ここでパケット情報
欄と結合され、次にパケット バッファ211内に書き込
まれる。パケット バッファ211への書込みも書込み回
路212と協力してコントローラ207の制御下で行なわれ
る。パケット バッファ211内のパケットは読出し回路2
13及びバス コントローラー107（第１図）の制御下で
送信用パケット バス108（第１図）に読み出される。
読み出し回路213はパケット準備完了信号（packetread
y）をバス コントローラ107に送り、バス コントロー
ラ107がパケット送信信号（send packet）を送くると、
読出し回路213はパケットをパケット バッファ211から
送信用パケット バス108に読み出す。バス コントロ
ーラ107の動作に関しては後に説明される。

コントローラ207の符号器204及びパケット アセンブ
ラ202の動作を制御する。この目的を達成するため、コ
ントローラ207は制御論理及び個々のタイムスロットに
対して１つの複数のパケット期間タイマを含む。これら
タイマは、アセンブラ202内でパケットを生成する一連
のステップを制御し、また符号器204を制御するのに使
用される。この例では、パケット期間は16ミリ秒とされ
る。

第６図はコントローラ207内で符号器204（第２図）の
構成及び動作を制御するために実行される一連のステッ
プの流れ図を示す。この手順はブロック601から反復フ
レームの個々のタイムスロットに対して開始される。そ
の後、条件分岐点602において、音声検出器205からの出
力に従ってパケットが能動であるか否かテストされる。
ステップ602におけるテスト結果がNOである場合は、条
件分岐点603において、現在のタイムスロットが能動で
あるか否かテストされる。タイムスロットの活動は音声
検出器205からの出力の状態を調べることによって検出
される。ステップ630においてテスト結果がNOである場
合は、動作ブロック604において、コントローラ207はパ
ケット休止（真でない）信号を符号器204（第２図）に
向けて出力し、この符号器制御手順は605から退出す
る。つまり、パケット及びタイムスロットの両方が休止
状態であると判定されたタイムスロット期間のあいだ、
符号器204は不能にされる。ステップ603においてテスト
結果がYESの場合は、タイムスロットは能動であり、動
作ブロック606において、コントローラ207内のパケット
期間タイマ（図示なし）がパケット期間のカウントを開
始する。これは、ステップ602においてパケット指標が
休止であり、現在ステップ603においてパケットが能動
であると判定されることからパケットの開始を意味す
る。従って、これはそのパケット内の先頭のタイムスロ
ットである。その後制御は動作ブロック607に渡され、
ここで、コントローラ207はパケット能動（真）信号を
出力する。このパケット能動信号はコントローラ207か
ら符号器204（第２図）に加えられる。ステップ602に戻
どり、テスト結果がYESである場合は、パケットは能動
状態にとどまり、動作ブロック607において、コントロ
ーラ207から符号器204にパケット能動信号が加えられ
る。動作ブロック608において、現在のタイムスロット
に対する格納されたシステム構成、つまり、符号化のタ
イプがアクセスされる。条件分岐点609において、現在
のタイムスロットに対するシステム構成に関して符号法
がいわゆる埋込符号法（embedded coding）であるか否
かテストされる。この埋込符号法に関しては、例えば、
1973年12月25日に公布された合衆国特許第3,781,685
号、及びIEEEトランザクション オン コミュニケーシ
ョン（IEEE Transactions on Communications）、Vol.C
om−28、No.7、1980年７月号、ページ1040−1046号にデ
ビットJ.グッドマン（David J.Goodman）によって発表
の論文〔可変ビット速度伝送のための埋込DPCM（Embedd
edDPCM for Varibale Bit Rate Transmission）〕を参
照すること。ステップ609において結果がNOである場合
は、符号法のタイプが埋込まれておらず、動作ブロック
610において、コントローラ207内のシステム構成に格納
された符号法が採用される。例えば、伝送されるデジタ
ル データが、４−ビットADPCM、３−ビットADPCMある
いは２−ビットADPCM符号である場合は、符号器204はバ
イパスされる。その後、この手順ブロック605から退出
する。ステップ609におけるテスト結果がYESの場合は、
符号法が埋込まれており、条件分岐点611において、伝
送活動が非音声であるか否かテストされる。ステップ61
1におけるテスト結果がNO、つまり、伝送活動が音声で
ある場合は、動作ブロック610において格納された符号
器構成が使用され、その後、この手順は605から退出す
る。ステップ611におけるテスト結果がYESである場合、
伝送活動は非音声、つまり、例えば、音声帯域データで
あり、動作ブロック612において、このチャネル、つま
り、タイムスロットにプレミアム伝送品質が与えられ
る。この例においては、４−ビットADPCM符号が使用さ
れる。その後、この手順はブロック605から退出する。
格納された符号器構成は、例えば、４−ビット、３−ビ
ットないし２−ビット埋込符号ADCM、及び４−ビット、
３−ビットないし２−ビット非埋込符号ADPCMである。
例えば、4/2−ビット埋込符号構成においては、４ビッ
トのうちの２つはいわゆるコアビットであり、落すこと
はできず、２つの最下位ビットのみを落すことが可能で
ある。同様に、4/3埋込符号構成の場合は、４ビットの
うち３ビットがコア ビットであり、１つの最下位ビッ
トのみを落すことが可能である。

第７図はコントローラ207によってアクセス用インタ
フェース送信機101内の送信用パケット バス108（第１
図）に供給されるパケットを生成するためのパケット
アセンブラ202（第２図）を制御するために遂行される
動作手順の流れ図を示す。この手順は反復フレームの個
々のタイムスロットに対してブロック701から開始され
る。次に、条件分岐点702において、パケットが能動で
あるか否かテストされる。ステップ702のテスト結果がN
Oである場合は、条件分岐点703において、タイムスロッ
トが能動であるかテストされる。ステップ703のテスト
結果がNOである場合は、この手順はブロック704から退
出する。つまり、この特定のタイムスロットに対して現
在生成されているパケットは存在しない。ステップ703
のテスト結果がYESである場合は、動作ブロック705にお
いて、パケット シーケンス番号カウンタが増分され
る。つまり、ステップ702がNOのテスト結果を与え、ス
テップ703がYESのテスト結果を与えることは、新たなパ
ケットの開始を示す。シーケンス番号カウンタは、この
例では、モジュロ15カウンタである。つまり、１から15
を継続してカウントする。ゼロ（０）状態は存在しな
い。ゼロ状態は１つの標識のかわりに一連（スパート）
の隣接するパケット内の先頭パケットを同定するために
使用される。一例のパケット シーケンスとして、例え
ば、０、５、６、７、８、…、15、１、２、３、４、
５、…が考えられる。また別のシーケンスとして、０、
14、15、１、２、…、12、13、14、15、１、…が考えら
れる。これらシーケンスは、仮想シーケンスとして周知
である。ゼロは音声あるいは情報スパート内の先頭ある
いは計画パケットを示すために挿入される。仮想シーケ
ンス内の番号は、先頭のパケットを含む情報スパート内
の個々のパケットに対して増分される。つまり、上に示
されるように、情報スパート内の先頭のパケットを同定
する特別の数字が仮想シーケンス内の番号にとってかわ
る。本発明に従って、情報スパート内のパケットに仮想
シーケンス番号を付与することによって、関連する遠隔
アクセス用インタフェース受信機102内のデジタル信号
の再生が簡素化される。条件分岐点706において、その
特定のタイムスロットがすぐ前のフレームにおいて能動
であったか否かテストされる。ステップ706におけるテ
スト結果がNOである場合は、動作ブロック707におい
て、見出し生成器208（第２図）のシーケンス番号メモ
リ内にゼロ（０）が格納される。これは情報スパート内
のパケットの新たなシーケンスの開始を示す。その後、
動作ブロック708において、パケット期間タイマがパケ
ット期間の時間測定を開始する。このパケット期間タイ
マは第６図のステップ606のパケット期間タイマと同期
される。ステップ706に戻どり、テスト結果がYESの場合
は、そのパケットは現在の情報スパート内のもう１つの
パケットであり、動作ブロック709において、現在のシ
ーケンス番号のカウンタ値が見出し生成器208（第２
図）内のシーケンス番号メモリ内に格納される。その
後、動作ブロック708において、パケット期間タイマが
パケット期間の時間測定を開始する。次に、動作ブロッ
ク710において、現在のタイムスロットに対する符号器2
04（第２図）からの出力サンプルがフォーマッタ209に
書き込まれる。

ステップ702に戻どり、テスト結果がYESである場合
は、現在のパケットはまだ能動であり、動作ブロック71
0において、現在のタイムスロットに対する符号器204
（第２図）からの出力サンプルがフォーマッタ209（第
２図）に書き込まれる。

条件分岐点711において、現在のパケット期間が終了
したかテストされる。この例では、このパケット期間は
16ミリ秒とされる。ステップ711のテスト結果がNOであ
る場合は、パケット情報欄はまだ完結されておらず、こ
の手順はブロック704から退出する。ステップ711のテス
ト結果がYESの場合は、パケットは完結しており、アセ
ンブルできる。動作ブロック712において、マルチプレ
クサ210（第２図）が見出し生成器208（第２図）からの
見出し出力にセットされる。動作ブロック713におい
て、見出し情報が見出し生成器208内のメモリ内にロー
ドされる。つまり、内部着信先欄、ノイズ推測値、BD
I、シーケンス番号（SEQ.No.）、論理チャネル番号（LC
M）及びタイム スタンプ（TS）欄が見出し生成器208
（第２図）内の見出しメモリ内にロードされる。パケッ
ト発信時間（POT）がTS欄に挿入される。POT＝LTA−TS
である。つまり、POTはパケット到着時間（packet arri
val time、LTA）、つまり、ノードの所にパケットが到
着した時点のローカル時間から到着パケットのタイム
スタンプ欄内のTS値を引いた値である。パケットがその
ノードの所、つまり、アクセス用インタフェース送信機
から発信された場合は、TS＝０となる。あるノード内の
全てのモジュール内で同一のローカル時間信号が使用さ
れることに注意する。本発明によると、タイム スタン
プ値の計算に同一のローカル時間信号をノードの所への
パケット到着時間LTA及びノードからのパケット出発時
間（packet departure time、LTD）とともに使用するこ
とによって、タイム スタンプの計算が簡素化され、パ
ケット見出し内に従来のように２つでなく、１つのタイ
ム スタンプ欄のみが必要となる。動作ブロック714に
おいて、マルチプレクサ210を介して見出し欄（第５
図）がパケット バッファ211（第２図）内に書き込ま
れる。動作ブロック715において、マルチプレクサ 210
がフォーマッタ209の出力にセットされる。この出力は
パケット見出しに続くパケット情報欄である。動作ブロ
ック716において、フォーマッタ209からのパケット情報
欄がマルチプレクサ210を介してパケット バッファ211
内に書き込まれる。結果として、完成されたパケットが
パケット バッファ211内に格納される。その後、この
手順はブロック704から退出する。

バス コントローラ 第８図は第１図のバス コントローラ107の詳細を略
ブロック図にて示す。アクセス用インタフェース送信機
101内に採用されるバス コントローラ107は個々の送信
用アクセス モジュール106−１から106−Ｎ及び送信用
パケット バス108とインタフェースする。アクセス用
インタフェース受信機102内に採用されるバス コント
ローラ114は基本的にバス コントローラ107と同一であ
る。バス コントローラ114はバス コントローラ107
と、これがアクセス用インタフェース受信機102内に個
々の受信処理モジュール113−１から113−Ｙ及び受信用
パケット バス115とインタフェースするように採用さ
れる点において異なる。従って、バス コントローラ10
7の動作のみ詳細に説明される。バス コントローラ114
の動作は当業者にとって明白である。バス コントロー
ラ107は入力コントローラ801、サービス要求FIFO802、
つまり、先入れ先出しタイプのバッファ メモリ ユニ
ット、出力コントローラ803及びバス活動センサ804を含
む。入力コントローラ801は送信用アクセス モジュー
ル106−１から106−Ｎからのパケット準備完了要求のポ
ーリング、及びこれら要求のサービス要求FIFO802に格
納する目的での送信用アクセス モジュール アドレス
への変換のための組合せ論理を含む。

第９図は入力コントローラ801（第８図）の動作の詳
細な状態図を示す。この状態図は２つの状態、つまり、
アイドル（IDLE）状態及びサービス要求（REQUESTSERVI
CE）状態を含み、サービス要求はサービス要求FIFO802
内に格納される。システム リセット時に、システムは
アイドル状態に入いり、送信用アクセス モジュール10
6（第２図）の１つからパケット準備完了要求信号が送
くられるまでアイドル状態にとどまる。パケット準備完
了要求信号が送信用アクセス モジュール106の１つか
ら受信されると、制御はサービス要求状態に渡され、パ
ケット準備完了サービス要求がサービス要求FIFO802内
に格納される。パケット準備完了サービス要求信号が存
在しなくなると、入力コントローラ801はアイドル状態
に戻どる。しかし、パケット準備完了サービス要求によ
って別のパケットが待っていることが示される場合は、
バス コントローラ107はサービス要求状態に戻どり、
パケット準備完了サービス要求をサービス要求FIFO802
内に格納する。

バス活動センサ804は送信用パケット バス108上のパ
ケットの活動を主にパケット ウインドウ バスと呼ば
れるバスを通じて調べることによって、送信用パケット
バス108が送信用アクセス モジュール106の１つから
送くられる他のパケットを支援できるか決定する。バス
活動センサ804は出力コントローラ803の動作をサーブス
要求FIFO802によって供給されるエンプティ（Ｅ）信号
とともに制御する。つまり、送信用パケット バス108
上に活動が存在しない場合は、出力コントローラ803
は、サービス要求FIFO802内に待たされた要求が存在す
るときは、他のパケット送信メッセージを送信用アクセ
ス モジュール106に送くるように起動される。送信用
パケット バス108上に活動が存在する場合は、出力コ
ントローラ803はその活動が終わるまで不能にされる。
出力コントローラ803は、まず最初にサービス要求FIFO8
02にアクセスし、そこに格納された送信用アクセス モ
ジュール番号を正しいパケット送信信号に変換するため
の組合せ及び順次論理（図示なし）を含む。変換された
信号は送信用アクセス モジュール106の１つに送くら
れる。

第10図はバス コントローラ107の出力コントローラ8
03の動作の詳細な状態図を示す。システム リセット時
に、出力コントローラ803はアイドル状態に入いり、サ
ービス要求FIFO802が空のあいだアイドル状態にとどま
る。サービス要求がサービス要求FIFO802内に格納され
ると、パケット送信状態となる。パケット送信状態にお
いて、出力コントローラ803はFIFO802からサービス要求
を読み出し、送信用アクセス モジュール106の該当す
る１つに送くるための正しいパケット送信信号をフォー
マット化する。この時点において、出力コントローラ80
3は、送信用パケット バス108のパケット活動期間を測
定する“C"と呼ばれる期間カウンタを始動する。カウン
タＣによって測定される期間が所定の時間間隔T1以内で
あるあいだ、コントローラ803は該当するパケットが送
信用パケット バス108上に出現するのを待つ。カウン
タ時間期間ＣがT1となってもパケットが出現しない場合
は、出力コントローラ803はターン オフ状態となり、
パケット送信信号が送信用アクセス モジュール106の
該当する１つに渡される。パケット送信信号が渡される
と、出力コントローラ803はアイドル状態に戻どり、FIF
O802内に他のサービス要求が格納されるのを待つ。その
後、新たなパケット準備完了サービス要求が上に説明の
ように処理される。一方、送信用パケット バス108が
能動となると、出力コントローラ803は、パケット送信
状態からパケット進行（PACKET IN PROGRESS（PIP）状
態となる。送信用パケット バス108上にパケットが存
在するあいだ、出力コントローラ803はPIP状態にとどま
る。PIP状態において、出力コントローラ803は、カウン
タＣのカウントが別の所定の期間T2を越えないか監視す
る。なんらかの理由によって、カウンタＣ内のカウント
が期間T2に等しくなると、出力コントローラ803はター
ン オフ状態となり、パケット送信信号を送信用アクセ
ス モジュール106の該当する１つに譲渡する。カウン
タＣのカウンタが期間T2に達することなくパケットの終
端が検出されたときは、出力コントローラ803はアイド
ル状態に戻どり、次のサービス要求、つまり、パケット
準備完了信号が送信用アクセス モジュール106の１つ
から受信されるのを待つ。ここで、パケットの終端は送
信用パケット バス108が再びアイドルとなることから
知られる。パケット進行（PIP）状態からアイドル状態
へのパケット遷移が終わった時点で、パケット送信信号
が送信用アクセスモジュール106の該当する１つに譲渡
される。

送信処理モジュール 第11図は第１図のアクセス用インタフェース送信機10
1内に採用される送信処理モジュール109の詳細を略ブロ
ック図にて示す。個々の送信処理モジュール109は送信
用パケット バス108上にパケットが出現しないか監視
し、パケットが送信用パケットバス108上に出現する
と、着信先アドレスをチェックする。送信処理モジュー
ル109の特定の１つがパケット見出しの着信先欄内に自
己のアドレスを検出すると、そのパケットは遅延回路11
01に供給される。遅延回路1101は入力コントローラ1102
がパケットが受信されたときパケットを処理することを
可能とする。これを達成するため、パケットは入力コン
トローラ1102にも供給される。入力コントローラ1102は
送信処理モジュール109のパケット入力処理の全てを制
御する。つまり、入力コントローラ1102は送信用パケッ
ト バス 108を監視し、適当な制御信号をマルチプレ
クサ1103、バッファ1104及びアップ／ダウン カウンタ
1105に加える。バッファ1104はいわゆるFIFOタイプ、つ
まり、先入れ先出しタイプのバッファ メモリ ユニッ
トである。バッファ1104はまたアップ／ダウン カウン
タ1105ともリンクされるが、カウンタ1105はバッファ11
04内に格納されたパケット データのバイトの数をカウ
ントする。出力コントローラ1106は送信処理モジュール
109からのパケットの読み出しを制御する。これを達成
するため、出力コントローラ1106はバッファ1104からの
読出しサイクル、マルチプレクサ1107、ライン、フォー
マッタ1108及びアップ／ダウン カウンタ1105のカウン
ト ダウンを制御する。パケット データ流経路からオ
フラインにて、タイプ スタンプ計算器1109はパケット
発信時間（POT）からタイム スタンプ（TS）への変換
を行なう。アップ／ダウン コントローラ1105はそのカ
ウント、つまり、バッファ1104内に格納されたパケット
データのバイトの数を個々の比較器1110、1111及び11
12の第１の入力に供給する。比較器1110−1112はバッフ
ァ1104内に格納されたパケット データの量をセットの
３つの固定された所定のいき値、つまり、いき値TL1、T
L2及びTL3と比較する。本発明においては、バッファ110
4内に格納されたパケット データの量をこれらいき値
と比較することによって、送信処理モジュール109内で
処理中のパケットの１つあるいは複数のエンハンスメン
ト ビット欄がバッファ1104に入力するに当って除去可
能であるか否か決定される。比較器1110、1111、及び11
12はそれぞれバッファ状態信号BS1、BS2及びBS3を生成
する。バッファ状態信号BS1、BS2あるいはBS3はカウン
タ1105内のカウントがそれぞれ対応するいき値TL1、TL2
あるいはTL3より大きな場合に生成される。バッファ状
態信号BS1、BS2及びBS3は入力コントローラ1102に供給
されるが、これによって入力パケットが落されるべき１
つあるいは複数のエンハンスメント ビット欄が含むか
否か決定される。ビットを落すためのアルゴリズムは以
下の通りである。アップ／ダウン カウンタ1105によっ
て測定されるバッファ1104内に格納されるデータ パケ
ットの量が第１の固定の所定のいき値TL1より大きなと
きは、比較器1110からのBS1出力は真、つまり、論理１
となり、レベル１のエンハンスメント ビット欄が現在
処理中のパケットから落される。本発明によると、これ
によってパケット サイズが短縮され、バッファ1104が
パケットデータにて満される速度が落される。レベル１
のエンハンスメント ビット欄が既に落されていると
き、あるいはパケット タイプがビットを落すことを許
さない場合は、この動作は行なわれない。バッファ1104
が第２の固定の所定のいき値TL2を越えて満されると、
比較器1111は真のBS2信号を与え、現在処理中のパケッ
トからレベル１及びレベル２の両方のエンハンスメント
ビット欄が落とされる。これはさらにパケットのサイ
ズを短かくし、バッファ1104がデータ パケットにて満
される速度をさらに落とす。レベル１及びレベル２の両
方のエンハンスメント ビット欄が既に落されていると
き、あるいはパケットのタイプがビットを落とすことを
許さない場合は、この動作は行なわれない。レベル１の
エンハンスメント ビット欄のみが落されているとき
は、レベル２のエンハンスメント ビット欄が落とされ
る。バッファ1104が格納できるデータの量には上限があ
る。格納されるデータのこの上限量は第３の所定の固定
のいき値TL3によって示される。従って、バッファ1104
内に格納されるデータの量がいき値T3を越える場合は、
現在処理中のパケットが完全に破棄され、バッファ1104
内に格納されたパケットの幾つかが出力されるまで、そ
れ以上のデータ パケットはバッファ1104内に送くられ
ることを許されない。これはバッファ1104があふれるの
を防止し、パケットの一部がバッファ1104内に入力され
ることを防せぐ。バッファ1104内には完全なパケットが
格納されるべきである。部分的なパケットは入力パケッ
トの一片として定義され、例えば、見出しが含まれる。

遅延回路1101はパケット データ バス108からの入
力であるパケット データを受信する。この出力は所定
の数のクロック パルスだけ遅延された同一のパケット
データである。遅延回路1101からのデータ出力はマル
チプレクサ1103に加えられる。マルチプレクサ1103は入
力コントローラ1102内で生成される新たなビット落し指
示欄（bit−dropping indicator、BDI）を適当な時間に
処理中のパケットの見出し内に挿入するために使用され
る。この新たなBDIは処理中のパケットからエンハンス
メント ビット欄のいずれも落されない、あるいは片方
が、あるいは両方が落とされるべきであることを指示す
る。マルチプレクサ1103は入力コントローラ1102によっ
て、適当な時間にパケットの見出し内にビット落し指示
欄を挿入するように制御される。マルチプレクサ1103の
出力はバッファ1104に供給される。入力コントローラ11
02はまたパケット終端（end of packet、EOP）信号をバ
ッファEOPに供給する。このEOP信号は平行して処理中の
パケット データの個々のバイトと関連するバッファ11
04の個別のメモリ要素内に格納される。通常、EOP信号
は論理０、つまり、真でない信号である。パケットがそ
の終端に達すると、パケット データの最後のバイトと
関連するEOP信号が論理１、つまり、真の信号にセット
される。書込み信号は、入力コントローラ1102の制御下
で、必要に応じて、レベル１、レベル２あるいは両方の
レベルのエンハンスメント ビット欄を落とすようにバ
ッファ1104を制御するために使用される。書込み信号は
マルチプレクサ1103の出力の所に出現するデータ、及び
EOP信号をバッファ1104内に並列に格納させる。バッフ
ァ1104が空のときは、バッファはエンプティ（Ｅ）指標
信号を生成し、これをアップ／ダウン カウンタ1105及
び出力コントローラ1106に加える。このエンプティ
（Ｅ）指標信号はアップ／ダウン カウンタ1105を初期
状態にリセットさせる。この方法によって、アップ／ダ
ウン カウンタ1105がバッファ1104内に格納されたパケ
ット データの量に同期される。バッファ1104へのもう
１つの入力は読出し（Ｒ）信号である。出力コントロー
ラ1106によって供給される読出し（Ｒ）信号はバッファ
1104読出し回路にEOP信号を含むパケット データの次
のバイトを出力するよう指令する。バッファ1104からの
パケット データはマルチプレクサ1107並びにタイム
スタンプ計算器1109に加えられる。EOP信号は出力コン
トローラ1106に加えられる。

タイム スタンプ計算器1109は個々のパケットがアク
セス用インタフェース送信機101を出る時点の個々のパ
ケットに対するタイム スタンプ（TS）の最終値を計算
する。これはパケットのパケット発信時間（POT）欄を
ラッチし、このパケット発信時間（POT）を現ローカル
時間（LT）指標から引くことによって達成される。つま
り、パケット出発時間（packet departure time、LTD）
からパケット発信時間（packet originate time、POT）
を引いた値、つまり、TS′＝LTD−POTが計算される。こ
の更新されたTS′の結果は、適当な時期に出力コントロ
ーラ1106の制御下において、新たなTS値としてパケット
見出しのタイム スタンプ欄に挿入するためにマルチプ
レクサ1107に加えられる。本発明による方法では、パケ
ット出発時間LTDをノードの所へのパケット到着時間（p
acket arrival time）LTAを使用して決定されるパケッ
ト発信時間POTとともに使用することによって現タイム
スタンプの計算が簡素化され、パケット見出し内に従
来のように２つでなく１つのタイム スタンプ欄のみが
必要とされる。そのノード内のタイム スンタプの計算
には同一のローカル時間信号が使用され、またパケット
発信時間（POT）値及び更新されたタイム スタンプ（T
S）値の両方を運こぶのに１つの同一のタイム スタン
プ欄が使用されることに注意する。マルチプレクサ1107
のパケット データ出力はライン フォーマッタ1108に
供給される。ライン フォーマッタ1108には出力コント
ローラ1106からのデータ存在（date available、DA）信
号も加えられる。このDA信号はデータ パケットがマル
チプレクサ1107を介してデジタル ライン フォーマッ
タ1108にいつ加えられたかの指標となる。このライン
フォーマッタの構成は当分野において周知である。これ
は典型的には、パケットが存在しないときデータ流内に
アイドル標識を挿入する機能、及びデータ パターンが
伝送ライン上で標識と間違えられないようにゼロ ビッ
トを挿入する機能を遂行する。さらに、ライン フォー
マッタ1108は伝送エラーの検出を助けるためにいわゆる
パケットの見出しチェック シーケンスを計算する。

出力コントローラ1106は送信処理モジュール109から
のパケット データの出力を制御する。出力コントロー
ラ1106への入力には、バッファ1104からのエンプティ
（Ｅ）指標信号及びパケット終端（EOP）指標信号が含
まれる。出力コントローラ1106はマルチプレクサ1107並
びにライン フォーマッタ1108を動作し、ラインフォー
マッタ1108に能動のパケット データを処理するよう指
令する。

アップ／ダウン カウンタ1105はバッファ1104内に格
納されたデータの量を測定するのに使用される。バッフ
ァ1104内に格納されたデータの量は、バッファ1104内に
データが書き込まれたときカウンタ1105を増分し、デー
タが読み出されたとき減分させることによって示され
る。これを達成するため、バッファ1104は入力コントロ
ーラ1102から加えられる書込み制御信号をアップ／ダウ
ン カウンタ1105のカウント アップ入力（Ｕ）に加
え、出力コントローラ1106からのバッファ1104読出し制
御信号をカウンタ1105のカウント ダウン（Ｄ）入力に
加える。アップ／ダウン カウンタ1105はバッファ1104
が空のとき信号Ｅを介してリセットされる。

入力コントローラ1102の動作が第12図の状態図に示さ
れる。システムがリセットされると、アイドル状態とな
る。入力コントローラ1102は、送信用パケット バス10
8上にパケットが出現しないかぎりアイドル状態にとど
まり、バッファ1104内に格納されたパケット データの
量をカウントする。送信用パケット バス108上にパケ
ットが出現すると、入力コントローラ1102は尋問（QUER
Y）状態に入いる。尋問状態において、入力コントロー
ラ1102はパケット見出し内の内部着信先コードがその特
定の処理モジュール109のアドレスと一致するか調べ
る。パケットの内部着信先コード欄がその特定の処理モ
ジュール109のアドレスと一致しない場合は、入力コン
トローラ1102は送信用パケット バス108上に他のパケ
ットが出現するまでアイドル状態に戻どる。一方、内部
着信先コードがその特定の処理モジュール109のアドレ
スと一致する場合は、入力コントローラ1102はラッチ
（LATCH）状態に入いる。ラッチ状態において、入力コ
ントローラ1102は現パケットの処理に使用するためにバ
ッファ状態指標BS1、BS2及びBS3をラッチする。入力コ
ントローラ1102はまたカウンタ指標が処理中のパケット
の次の幾つかのデータ バイトに影響を与えないように
するためカウンタＣを大きな非ゼロ値にセットする。こ
れら動作が終了すると、入力コントローラ1102はラッチ
状態からデータ収集（COLLECT DATA）状態に入いる。
データ収集状態において、入力コントローラ1102は送信
用パケット バス108上に出現するデータの個々のバイ
トに対してカウンタＣを減分する。これに加えて、入力
コントローラ1102は送信用パケット バス108上に出現
するパケット データを格納し、バッファ1104内に格納
されたパケット データの量をカウントするため書込み
パルスをバッファ1104及びアップ／ダウン カウンタ11
05に加える。ビット落し指示（BDI）欄が送信用パケッ
ト バス108上に出現すると、入力コントローラ1102は
データ収集状態からBDI処理（PROCESS BDI）状態に入
いる。このBDI処理状態において、入力コントローラ110
2は複数の機能を遂行する。第１に、入力コントローラ1
102は処理モジュール109に入いるパケットのBDI欄をラ
ッチする。古いBDI及びバッファ状態指標BS1、BS2及びB
S3に基づいて、入力コントローラ1102はバッファ1104内
に格納されたデータの量と一致する該当するカウンタ値
を選択する。このカウンタ値はバッファ1104に加えられ
るパケットの長さを決定するのに使用される。最後に、
BDI処理状態において、入力コントローラ1102はマルチ
プレクサ1103を作動し、古いビット落し指示（BDI）及
びバッファ状態から派生された新たなビット落し指示
（BDI）欄を上に説明のように再挿入及び格納する。BDI
欄が存在しなくなると、入力コントローラ1102はデータ
収集状態に戻どり、パケットの残りを集め、カウンタＣ
を減分する。カウンタＣが０となると、あるいは送信用
パケット バス108上にパケットの終端が出現すると、
入力コントローラ1102は抑止（DISABLE）状態となる。
抑止状態において、入力コントローラ1102は最初にパケ
ット終端（EOP）指標を生成するが、これはバッファ110
4内に格納される。入力コントローラ1102はまたそれ以
降のデータのバッファ1104への書き込み及びカウンタ11
05のカウント アップを停止する。これら動作が終了す
ると、入力コントローラ1102はアイドル状態となり、送
信用パケット バス108上の次のパケットを待つ。

第13図は入力コントローラ1102によって処理中のパケ
ットに対するビット落し、パケット長及び現BDI欄を決
定するために内部カウンタをセットする目的で遂行され
る一連のステップの流れ図を示す。これらステップは流
れ図内に逐次ステップにて示されるが、これら機能は、
BDI欄出力を与え、また入力コントローラ1102内の内部
カウンタをセットするために、全ての必要な入力を同時
に調べ、また全てのステップを実質的に同時に遂行する
読出し専用メモリ（ROM）によって実現される。第13図
に示される流れ図は、正しい内部カウンタ値を決定する
ために送信用パケット バス108上に出現する個々のパ
ケットに対して実行される。その送信処理モジュール10
9に対するアドレスと一致する内部着信先コードを持つ
パケットが出現すると、この手順がブロック1301から開
始される。最初に遂行されるべきタスクが動作ブロック
1302に示されるが、この時点でバッファ状態値BS1、BS2
及びBS3がラッチされる。これは第12図の前述の状態図
で説明のラッチ状態と同時に起こる。その後、条件分岐
点1303において、バッファ1104が満杯であるか否か決定
するためデストされる。つまり、バッファ1104内に追加
のデータが格納できるかテストされる。BS3が真であ
る、つまり、論理１であることによって示されるよう
に、バッファ1104が満杯である場合は、その後のカウン
タ値を決定する動作は放棄され、プロセスは抑止ブロッ
ク1304及び復帰ブロック1035を経て初期状態に戻どり、
その送信処理モジュール109に向けられるパケットが送
信用パケット バス108上に出現するのを待つ。つま
り、処理中の現パケットがバッファ1104（第11図）の書
込みを抑止することによって全て破棄される。一方、ス
テップ1303のテストがNOの結果を与えることによって示
されるように、バッファ1104内に追加の１つあるいは複
数のパケットのための空間が存在する場合は、ブロック
1306によって示されるように、入りBDIが入力コントロ
ーラ1102によってラッチされる。条件分岐点1307におい
て、BDI欄が落とすことができる１つあるいは複数のエ
ンハンスメント ビット欄を持つパケットを示すか否か
決定するためにBDI欄がテストされる。BDI欄がエンハン
スメント ビット欄のいずれも落とすことができないこ
とを示すときは、テスト結果はNOであり、制御権はブロ
ック1308に渡され、内部カウンタがそのシステム内で１
つのパケットに許される最大値にセットされる。制御権
は次にブロック1305を経てメイン プロセスに戻され
る。ステップ1307において、テスト結果がYESである場
合は、条件分岐点1309において、BS1が真、つまり、論
理１であるかテストされる。BS1はバッファ1104内に格
納されたデータの量が第１の所定のいき値TL1以上であ
るか否かを示す指標である。BS1が真でない、つまり、
論理０であることによって示されるように、バッファ11
04内に格納されたデータの量がいき値TL1以上でない場
合は、いずれのエンハンスメント ビット欄も落される
必要がなく、制御権は動作ブロック1310に渡される。動
作ブロック1310において、カウンタ値が入りBDIと一致
するようにセットされる。出BDIも入りBDIと等しくセッ
トされる。入りBDIは１つあるいは両方のエンハンスメ
ント ビット欄が落されていることを示すことも、ある
いはエンハンスメント ビット欄のいずれも落されてな
いことを示すこともある。この１つあるいは複数のエン
ハンスメント ビット欄の除去はパケット システム内
の他の交換あるいは伝送ノード内で起こることもある。
その後、制御権はブロック1305を介してメイン プロセ
スに戻どる。一方、ステップ1309におけるテスト結果が
YESである場合は、バッファ1104内に格納されたデータ
の量は第１のいき値TL1より多く、条件分岐点1311にお
いて、バッファ1104内に格納されたデータの量が所定の
いき値TL2より多いか否か決定するためにBS2がテストさ
れる。ステップ1311におけるテスト結果がNO、つまり、
BS2がいき値TL2より大きくない場合は、条件分岐点1312
において、レベル１のエンハンスメント ビット欄が落
されているか否かテストされる。このテストは入りパケ
ット見出し内のBDI欄を調べることによって遂行され
る。ステップ1312におけるテスト結果がYESの場合は、
レベル１のエンハンスメント ビット欄は落されてお
り、制御権は動作ブロック1310に渡され、ここで内部カ
ウンタ値が入りBDIと一致するようにセットされ、また
出BDIが入りBDIと等しくセットされる。ステップ1312に
おけるテスト結果がNOである場合は、レベル１のエンハ
ンスメント ビット欄は落されておらず、制御権は動作
ブロック1313に渡され、ここで、内部カウンタがレベル
１のエンハンスメント ビット欄を落すようにセットさ
れる。動作ブロック1314において、出BDIがレベル１の
エンハンスメント ビット欄が落されたことを示すよう
にセットされる。その後、制御権はブロック1305を介し
てメイン プロセスに戻される。ステップ1311に戻ど
り、テスト結果がYESである場合は、バッファ1104内に
格納されたデータの量はいき値TL2より多く、条件分岐
点1315において、処理中のパケットのBDI欄がレベル１
のエンハンスメント ビット欄が落されたか否か決定す
るためにテストされる。ステップ1315におけるテスト結
果がYESの場合は、レベル１のエンハンスメント ビッ
ト欄は落されており、動作ブロック1316において、内部
カウンタがレベル２のエンハンスメントビット欄を落と
すようにセットされる。その後、動作ブロック1317にお
いて、出BDIがレベル１及びレベル２の両方のエンハン
スメント ビット欄が落されたことを示すようにセット
される。BDIがセットされると、制御権はブロック1305
を介してメインプロセスに戻どる。ステップ1315におけ
るテスト結果がNOである場合は、レベル１のエンハンス
メント ビット欄は落されておらず、動作ブロック1318
において、内部カウンタがレベル１及びレベル２の両方
のエンハンスメント ビット欄を落とすようにセットさ
れる。その後、制御権は動作ブロック1317に渡され、こ
こで出BDIがレベル１及びレベル２の両方のエンハンス
メント ビット欄が落されたことを示すようにセットさ
れる。その後、制御権はブロック1305を介してメイン
プロセスに戻どる。この例では、２つのエンハンスメン
ト ビット欄のみが使用されるが、このプロセスは任意
の数のエンハンスメント ビット欄を処理するように拡
張することが可能である。さらに、このビット欄はパケ
ットから最下位ビットを含むビット欄から開始し最下位
ビットを含むビット欄に向って所定の順番に落とされ
る。また、エンハンスメント ビット欄は対応する伝送
チャネルの最下位ビットを含むエンハンスメント ビッ
ト欄から対応する伝送チャネルの最上位ビットを含むエ
ンハンスメント ビット欄に向って順番に落とされる。

第14図は第11図の送信処理モジュール109内の出力コ
ントローラ1106の動作を図解する一連のステップの状態
図を示す。システム リセットとともに、出力コントロ
ーラ1106はアイドル状態となる。出力コントローラ1106
はバッファ1104が空であるかぎりアイドル状態にとどま
る。バッファ1104からの論理０のエンプティ（Ｅ）信号
によって示されるようにバッファ1104が空でない場合
は、出力コントローラ1106はパケット出力（OUTPUT PAC
KET）状態となる。パケット出力状態において、出力コ
ントローラ1106はバッファ1104からのパケットの読出
し、及びアップ／ダウン カウンタ1105の減分を遂行す
る。出力コントローラ1106はまたマルチプレクサ1107を
作動し、バッファ1104からのパケット データが通過で
きるようにする。最後に、出力コントローラ1106は、バ
ッファ1104からパケット データの個々のバイトが読み
出されるのに伴って、ライン フォーマッタ1108にその
動作を遂行するように指令する。バッファ1104から読み
出されるパケット内のタイム スタンプ（TS）欄に応答
して、出力コントローラ1106はTS状態となる。TS状態に
おいて、出力コントローラ1106はマルチプレクサ1107に
命令し、タイム スタンプ計算器1109からの新たなタイ
ム スタンプ欄をパケット見出し内に挿入する。出力中
のパケット データの他のバイトと同様に、出力コント
ローラ1106はライン フォーマッタ1108にデジタル回線
インタフェースに伝送るするためにタイム スタンプ欄
を符号化するように命令する。タイム スタンプ欄が存
在しなくなると、制御権はパケット出力状態に戻どり、
上に説明の動作が反復される。出力コントローラ1106は
バッファ1104が空でないかぎり、また、パケットがEOP
信号によって示されるようにその終端に達しないかぎり
パケット出力状態にとどまる。パケットの終端はバッフ
ァ1104からのパケット データの最後のバイト内に出現
する論理１のEOP信号によって示される。論理１のEOP信
号が出現すると、制御は抑止状態となる。抑止状態にお
いて、出力コントローラ1106はアップ／ダウン カウン
タ1105の減分を抑止し、バッファ1104からのその後の読
出しを抑止し、そしてDA信号を論理０にすることによっ
てライン フォーマッタ1108にパケットがもはや存在し
ないことを示す。ライン フォーマッタ1108から出力さ
れるパケット データがなくなると、フォーマッタ1108
は自動的に標識信号を出力する。その後、出力コントロ
ーラ1106はアイドル状態となり、ここでバッファ1104か
らさらにパケット データが出力されるのを待つ。バッ
ファ1104内にパケット データが存在すると、ただちに
アイドル状態から退出する。

受信処理モジュール 第15図は第１図のアクセス用インタフェース受信機10
2内に使用される受信処理モジュール113の詳細を略ブロ
ック図形式にて示す。デジタル回線インタフェース ユ
ニット112（第１図）の関連する１つからの32タイムス
ロット パケット化時分割多重信号が、この例では、2.
048Mb/secの速度でライン デフォーマッタ1501に加え
られる。ライン デフォーマッタ1501の機能には、パケ
ット データ流からのアイドル標識の除去、受信される
パケット データ流からの挿入ビットの除去、及び幾つ
かの制御信号の生成が含まれる。これら制御信号にはパ
ケット開始（start packet、SOP）信号、パケット終端
（end of packet、EOP）信号及びパケット データ準備
完了（packet data ready、PDR）信号が含まれる。デジ
タル回線デフォーマッタ1501は受信されたパケット デ
ータを８ビット並列形式にてバス1507上に出力する。パ
ケット開始（SOP）信号及びパケット終端（EOP）信号は
入力シーケンサ1506に加えられる。またパケット終端
（EOP）信号がパケット データ バッファ1503に加え
られる。パケット データがバス1507によってパケット
発信時間（packet originate time、POT）計算及び格納
ユニット1502、パケット データ バッファ1503、パケ
ット エラー チェック及びエラー ビット格納ユニッ
ト1504、及び論理チャネルから着信先コードへの翻訳及
び格納ユニット1505に加えられる。個々のユニット150
2、1503、1504及び1505は入力シーケンサ1506によって
制御される。入力シーケンサ1506はまたパケット格納済
（packet stored、PS）信号を出力コントローラ1508に
加える。パケット発信時間（POT）計算及び格納ユニッ
ト1502は受信されたパケット データ内のタイム スタ
ンプ欄を調べ、パケット発信時間（POT）、つまり、POT
＝LTA−TSを計算する。ここで、TSは受信されたパケッ
トのタイム スタンプ欄からのタイム スタンプ値であ
り、LTAは受信処理モジュール113の特定の１つにパケッ
トが到着した時点のローカル時間を示す。LTAはローカ
ル タイミング ユニット120（第１図）から派生され
る。POT値はそのパケット期間中にマルチプレクサ1509
を介して受信用パケット バス115にパケットを出力す
るのに備えて格納される。本発明によると、システム
ノードの所にパケットが到達したときPOT値を計算する
方法を使用することによって、タイム スタンプの計算
が簡素化され、見出しのタイム スタンプ欄の数が削減
できる。マルチプレクサ1509は出力コントローラ1508に
よって制御される。パケット データ バッファ1503は
受信された全てのデータに加えて、パケット終端（EN
D）標識と呼ばれる１つの標識ビットを格納する。この
標識ビットはパケットが受信用パケット バス115に出
力されるとき境界を定めるのに使用される。格納された
パケット データはマルチプレクサ1509に加えられ、出
力コントローラ1508の制御下で出力される。現パケット
終端（END）信号もパケット データ バッファ1503か
ら出力コントローラ1508に加えられる。

パケット見出し内のパケット データはまたバス1507
を介してパケット エラー チェック及びエラー ビッ
ト格納ユニット1504に加えられる。このユニットは伝送
中のビット エラーを検出するためのパケット見出しの
巡回冗長コード（cyclic redundancy code、CRC）チェ
ックを生成する。パケット エラー チェック及びエラ
ー ビット格納ユニット1504から信号▲▼が出力
されるが、これはパケット データにエラーが存在する
か否かを示す。▲▼信号はエラーが存在する場
合、パケット全体を破棄するために使用される。▲
▼信号はパケット破棄ユニット1510の１つの入力に加
えられる。パケット データはライン デフォーマッタ
1501から論理チャネルから着信先コードへの翻訳及び格
納ユニット1505にも加えられる。このユニットは受信さ
れた論理チャネル番号（logical channel number、LC
N）を調べ、受信されたLCNの値を使用して、受信された
パケットが送くられるべき受信用アクセス モジュール
116の１つを決定する。LCNは着信先コード値に翻訳さ
れ、これはパケットの受信の際に格納され、パケットの
受信用アクセス モジュール116の該当する１つへのプ
レイバックの際にマルチプレクサ1509に出力される。ま
たマルチプレクサ1509には受信処理モジュールのアドレ
スが加えられる。出力コントローラ1508はPOT値のタイ
ム スタンプ欄への挿入、着信先コード及び処理モジュ
ール アドレス欄の生成、並びにパケットの受信用パケ
ット バス115への出力を制御する。パケットの出力は
受信用バス コントローラ114（第１図）との対話によ
って遂行される。これを達成するため、パケット準備完
了要求信号が受信用バス コントローラ114に加えら
れ、対応するパケット送信信号がバス コントローラ11
4から受信される。バス コントローラ114の動作は上に
説明のバス コントローラ107の動作と同一である。

第16図は入力シーケンサ1506の動作を示す状態図であ
る。この状態図はシステムのリセットによってアイドル
状態から開始される。入力シーケンサ1506はデジタル回
線インタフェースからライン デフォーマッタ1501にパ
ケット データが送くられないかぎり、このアイドル状
態にとどまる。パケット到着の終端はパケット開始（st
art of packet、SOP）信号である。パケット開始（SO
P）信号が真、つまり、論理１であり、パケット デー
タ準備完了（packet dataready、PDR）信号が論理１で
あることによって示されるようにパケット データの準
備が完了すると、入力シーケンサ1506は新パケット（NE
W PACKET）状態に入いる。新パケット状態において、
入力シーケンサ1506は、パケット データ バッファ15
03を起動し、受信されるパケット全体の格納を開始し、
これをパケット終端（end of packet、EOP）信号によっ
てパケットの終端が示されるまで継続する。この時点に
おいて、パケット エラー チェック及びエラー ビッ
ト格納ユニット1504も見出しチェック シーケンスの計
算を開始するように起動される。パケット データ準備
完了（PDR）信号が再び真となると、入力シーケンサ150
6は論理チャネル番号（LOGICAL CHANNEL NUMBER、LCN）
状態に入いる。このLCN状態において、パケット デー
タ バッファ1503の書込み、並びに、論理チャネルから
着信先コードへの翻訳及び格納ユニット1505の動作の両
方が起動される。入力シーケンサ1506は２データ バイ
トの間LCN状態にとどまり、パケット データ準備完了
（PDR）が再び真となると、LCN状態に戻どる。このと
き、論理チャネルから着信先コードへの翻訳及び格納ユ
ニット1505はパケット見出しから２データ バイトの長
さの全論理チャネル番号（LCN）をラッチする。論理チ
ャネル番号（LCN）に続く次のパケット データ準備完
了（PDR）信号によって、入力シーケンサ1506はパケッ
ト発信時間（PACKET ORIGINATE TIME（POT）起動（ENAB
LE）状態となる。パケット発信時間（POT）が得られる
と、入力シーケンサ1506はPOT計算及び格納ユニット150
2を起動し、受信されるパケット上のタイム スタンプ
欄をラッチする。POT計算及び格納 ユニット1502は現
在上に説明のようにパケット発信時間（POT）を計算す
るのに必要な全てのデータを持つ。パケット データ準
備完了（PDR）信号が再び真となることによって次のデ
ータ バイトが存在することが示されると、入力シーケ
ンサ1506はデータ格納（STORE DATA）状態に入いる。
入力シーケンサ1506はデータ格納状態に複数の可能な事
象の１つが起こるまでとどまる。第１の事象は、バス15
07上に見出しチェック シーケンス（header checksequ
ence、HCS）が出現することである。バス1507上に見出
しチェック シーケンス（HCS）が出現すると、パケッ
ト エラー チェック及びエラー ビット格納ユニット
1504は見出しチェック シーケンス（HCS）を受信し、
エラー ビット（▲▼）の計算を完結する。見出
しチェック シーケンスに続く、次のパケット データ
準備完了（PDR）信号は、パケットの情報欄の部分が存
在することを示す。入力シーケンサ1506はデータ格納状
態に戻どり、パケットの情報欄の残りの部分が格納され
るまでこの状態にとどまる。入力シーケンサ1506はパケ
ット終端（EOP）信号が真となり、またパケット デー
タ準備完了（PDR）信号が真となると、データ格納状態
からパケット終端（END OF PACKET）状態に入いり、
ここで現パケットの最後のデータ バイトがパケット
データ バッファ1503内に格納される。この時点におい
て、逆のパケット データ準備完了（▲▼）、パ
ケット開始（▲▼）及びパケット終端（▲
▼）信号が受信されると、パケット データ バッファ
1503は抑止され、入力シーケンサ1506はパケット格納済
（PS）信号を出力し、アイドル状態に戻どり、別の入力
パケットを待つ。

受信処理モジュール113のパケット出力プロセスは以
下のように動作する。パケット入力の際、POT計算及び
格納ユニット1502、パケット エラー チェック及びエ
ラー ビット格納ユニット1504、及び論理チャネルから
着信先コードへの翻訳及び格納ユニット1505は全て現入
力パケットの見出しに基づいて結果を計算する。これら
結果は直列形式にて出力され、出力コントローラ1508の
制御下でマルチプレクサ1509によってパケットの該当す
る欄内に再び多重化される。パケット出力サイクルにお
いて、出力コントローラ1508は対応する読出し制御を起
動あるいは抑止することによってマルチプレクサ1509及
びパケット データ バッファ1503の両方を制御する。
受信されたパケットがエラーを含むときは、パケット
エラー チェック及びエラー ビット格納ユニット1504
からのエラー ビット（▲▼）を使用して、パケ
ット破棄ユニット1510を起動することによってパケット
データが受信用パケット バス115に送くられること
を抑止される。パケット内にエラーが存在する場合は、
パケットの代わりにゼロのストリングが受信用パケット
バス115に加えられる。

出力コントローラ1508によるパケット出力処理を遂行
するための動作が第17図及び第18図の状態図に示され
る。

第17図は出力コントローラ1508とバス コントローラ
114（第１図）との対話の状態図を示す。この状態図は
システム リセットによってアイドル状態から開始され
る。入力シーケンサ1506からのパケット格納済（PS）信
号が真である場合は、出力コントローラ1508はパケット
受信準備完了（RECEIVE PACKET READY）状態に入いる。
この時点で、バス コントローラ114に向かうパケット
準備完了信号が起動される。その後のシステム クロッ
ク（system clock、CLK）パルスによって出力コントロ
ーラ1508はアイドル状態に戻どる。

第18図は出力コントローラ1508によって受信処理モジ
ュール113からのパケットを受信用パケット バス115に
出力するために遂行される動作の状態図を示す。パケッ
ト出力プロセスは、殆んどの部分がシステム クロック
と同期して遂行されるため、出力コントローラ1508の動
作の以下の説明は一連のクロック パルスとともに起こ
る動作を示す。出力コントローラ1508はシステム リセ
ットによってアイドル状態に入いる。パケット データ
バッファ1503内に出力されるべきパケットが格納され
てないあいだ、出力コントローラ1508はアイドル状態に
とどまる。バス コントローラ114からパケット受信送
信（receive send packet、RSP）信号が受信されると、
出力コントローラ1508はアイドル状態からバス捕捉（SE
IZE BUS）状態に入いる。この状態においては、受信用
パケット バス115がパケットを出力するために捕捉さ
れ、パケット データ バッファ1503が読み出しのため
に起動される。これは周知の方法にて受信パケット ウ
インドウ バス（receive packet window bus）上の信
号によって達成される。次の２クロック（CLK）パル
ス、つまり、最初の２つのパケット見出し欄の出力時間
において、マルチプレクサ1509は内部着信先コードを受
信用パケット バス115に加えるために起動される。こ
れは着信先欄（DESTINATION）状態及びSRC欄（SRC FIE
LD）状態において遂行される。内部着信先コード欄に続
く次のクロック（CLK）パルスにおいて、マルチプレク
サ1509は処理モジュールのアドレスを受信用パケット
バス115に加えるために起動される。受信処理モジュー
ルのアドレスを出力した後、次のクロック パルス（CL
K）において、出力コントローラ1508はデータ出力（DAT
A OUTPUT）状態に入いり、この状態において、パケッ
ト データの殆んどが受信用パケット バス115上に出
力される。ただし、受信用パケット バス115に出力さ
れるタイム スタンプ（TS）欄が計算された時点で、出
力コントローラ1508はパケット発信時間（POT）状態に
入いり、マルチプレクサ1509をPOT計算及び格納ユニッ
ト1502内に格納されたPOT結果を出力するように起動す
る。次のクロック（CLK）パルスにおいて、出力コント
ローラ1508はパケット出力状態に戻どり、この状態にそ
の後のシステム クロック（CLK）パルスのあいだ、現
パケットの残りがパケット データ バッファ1503から
受信用パケット バス115に出力されるまでとどまる。
パケット データ バッファ1503からのEND信号が真に
なると、これはそこから出力される現パケットの終端を
示すが、次のクロック（CLK）パルスにおいて、出力コ
ントローラ1508はバス解放（BUS RELEASE）状態に入い
る。このバス解放状態において、現パケットの最後のバ
イトがパケット データ バッファ1503から受信用パケ
ット バス115に出力され、受信用パケット バス115は
他の受信処理モジュール113によって使用できるように
解放される。このバス解放状態において、出力コントロ
ーラ1508がリセットされ、次のクロック（CLK）パルス
において、出力コントローラ1508はアイドル状態に戻ど
る。

受信用アクセス モジュール 第19図は第１図のアクセス用インタフェース受信機10
2内に使用される受信用アクセス モジュール116の詳細
を略ブロック図の形式で示す。パケットはパケット網内
において、固定及びランダムの両方の遅延を受ける。パ
ケットからデジタル サンプルを再生するにあたって、
再生された信号内にギャップ等が生じるのを防ぐために
ランダム遅延の影響を最小限にすることが必要である。
これは個々の受信用アクセス モジュール116によっ
て、個々のパケットが受ける遅延をある固定の総遅延
（D₀）期間に調節することによって達成される。この固
定の総遅延期間は、パケットの伝送及び処理に起因する
既知の固定遅延（fixed delay、DF）期間、タイム ス
タンプ法を使用して測定されるランダム遅延（TS）期
間、並びにランダム遅延期間を既知の固定ビルドアウト
遅延（build out delay、BLD）期間にビルドアウトする
ための可調遅延（adjustable delay、Ｄ）期間から構成
される。つまり、（TS＋Ｄ）＋DF＝D₀、ここで、TS＋Ｄ
＝BLDである。一例として、D₀＝44ミリ秒、DF＝24ミリ
秒、そしてBLD＝20ミリ秒とされる。第19図にはパケッ
ト ディスアセンブリ1901及び復号器1902が示される。
パケット ディスアセンブラ1901内には受信用パケット
バッファ及びリフォーマッタ1903、BDIから受信状態
への翻訳ユニット1904、ノイズ推測値ラッチ1905、シー
ケンス番号プロセッサ1906、パケット発信時間（POT）
プロセッサ及びビルドアウト遅延レジスタ1907、及びア
クセス タイムスロット（ATS）ラッチ1908が含まれる
が、これら全てが受信用パケット バス115からパケッ
ト データを受信する。ローカル タイミング ユニッ
ト120（第１図）からのローカル時間信号がPOTプロセッ
サ及びビルドアウト遅延レジスタ1907、及び受信用ATS
シーケンサ1911に加えられる。受信用パケット バス11
5からの受信用パケット ウインドウ バスは受信用パ
ケット バス シーケンサ1910に加えられる。受信用パ
ケット バス シーケンサ1910にはさらに受信用パケッ
ト バス115からのパケット データ、BDIから受信状態
への翻訳ユニット1904からのパケット長さ信号、POTプ
ロセッサ及びビルドアウト遅延レジスタ1907からの遅刻
パケット（late packet）指標、受信用アクセス モジ
ュールのバックプレーンからの内部着信先アドレス、及
びATSラッチ1908からのアクセス タイムスロット信号
（ATS）が加えられる。受信用パケット バス シーケ
ンサ1910は複数の制御信号を受信用パケット バッファ
及びリフォーマッタ1903に加える。詳細には、これら制
御信号には、書込み（WRT）信号、メモリ バンク選択
（BANK SEL）信号、書込みアドレス（WRT ADDR）信号
が含まれる。これに加えて、受信用パケット バス シ
ーケンサ1910は開始アドレス（start address、SA）信
号（WRT ADDRと同一）及びパラメータ バッファ書込
み制御信号（PBWRT）をパラメータ バッファ1909に加
える。開始アドレス（SA）信号は受信用パケット バッ
ファ及びリフォーマッタ1903内の現タイムスロット内の
現パケットの最初のサンプルが格納されるメモリ位置を
示す。具体的に示されないが、受信用パケット バス
シーケンサ1910は個々のBDIから受信状態への翻訳ユニ
ット1904、ノイズ推測値ラッチ1905、シーケンス番号プ
ロセッサ1906、POTプロセッサ及びビルドアウト遅延レ
ジスタ1907、及びATSラッチ1908に後に説明されるよう
にこれらユニットを制御するための制御信号を加える。
パラメータ バッファ1909は先入れ先出し（FIFO）タイ
プのバッファである。これはパケット見出しからの受信
用アクセス タイムスロット（ATS）シーケンサ1911に
よって受信用パケット バッファ及びリフォーマッタ19
03からのリフォーマットされたパケット データを出力
するための該当する情報を格納する。これを達成するた
め、受信状態（receive status、RS）信号がBDIから受
信状態への翻訳ユニット1904からバッファ1909に加えら
れ；背景ノイズ推測値（noise estimate、NE）信号がノ
イズ推測値ラッチ1905から加えられ；パケット プレイ
アウト タイム（packet playout time、PPT）信号がPO
Tプロセッサ及びビルドアウト遅延ユニット1907から加
えられ;cat/sched（C/S）制御信号がシーケンス番号プ
ロセッサ1906 6から加えられ；そしてATS制御信号がATS
ラッチ1908から加えられる。上に説明のごとく、パラメ
ータ バッファ1909は受信用ATSシーケンサ1911によっ
て受信用パケット バッファ及びリフォーマット1903か
らのデータを適当なPCMあるいはADPCMフォーマットにて
出力するために使用されるこの複数の信号を格納する。
つまり、受信状態（RS）信号、ノイズ推測値（NE）信
号、開始アドレス（SA）信号、パケット プレイアウト
タイム（PPT）信号、cat/sched（C/S）信号、ATS信号
及びパラメータ バッファ1909が空であることを示す追
加の信号（EMPTY）が受信用ATSシーケンサ1911に加えら
れる。エンプティ信号が真であるとき、つまり、論理１
であるときは、パラメータ バッファ1909は空であり、
受信用パケット バッファ及びリフォーマッタ1903内に
は処理されるべきパケットは存在しない。これに加え
て、受信状態（RS）信号及びノイズ推測値（NE）信号が
マルチプレクサ1912に加えられる。ローカル タイミン
グ ユニット120（第１図）からのローカル タイム信
号も受信用ATSシーケンサ1911に加えられる。

受信用ATSシーケンサ1911はパケット ディスアセン
ブラ1901からのリフォーマットされたデータの出力を制
御する。これを達成するため、これはマルチプレクサ19
12を制御して、後に復号器1902の説明の所で説明される
ように、受信状態及びノイズ推測値信号を適当な時間に
復号器1902に加えるための信号を生成する。受信用ATS
シーケンサ1911はまた後に説明の目的で使用される復号
器1902に加えられるパケット能動信号を生成する。受信
用パケット バッファ及びリフォーマッタ1903からのリ
フォーマットされたデータの出力を制御するために、受
信用ATSシーケンサ1911はこれに読出し（read、RD）信
号、読出しアドレス（read address、RD ADDR）信号及
び読出しメモリ バンク選択（read memory bank selec
t、RD BANK SEL）信号を加える。受信用ATSシーケン
サ1911の動作は後に第23図の状態図との関連で説明され
る。

BDIから受信状態への翻訳ユニット1904はラッチ メ
モリ及び読出し専用メモリユニット（ROM）（図示な
し）を含む。入りBDI欄は受信状態（RS）信号及びパケ
ット長信号を提供するROMに対するアドレスとして使用
される。詳細には、受信状態信号は対応するアクセス用
インタフェース送信機内で使用される符号法のタイプを
示す。例えば、それが８−ビットPCM符号であるか、埋
込ADPCM符号、つまり、4/3−ビット埋込符号であるか、
4/2ビット埋込符号であるか、あるいは3/2ビット埋込符
号であるか、あるいは４ビットADPCMであるか、３ビッ
トADPCMであるかあるいは２ビットADPCMであるかを示
す。長さ信号はパケット ディスアセンブラ1901からプ
レイ アウトされるべきパケットの長さ、つまり、埋込
符号パケットに対してエンハンスメント ビット欄の幾
つかが落されているか否かを示す。

ノイズ推測値ラッチ1905は受信パケットの見出しから
の背景ノイズ推測値を格納するための４ビット メモリ
である。

シーケンス番号プロセッサ1906は、ラッチ メモリ
ユニット、仮想シーケンス カウンタ及び本発明による
cat/sched（C/S）と呼ばれる信号を生成するための制御
論理（図示なし）を含む。パケットが音声スパートの先
頭のパケットである場合は、POTプロセッサ及びビルド
アウト遅延レジスタ1907によって生成されるパケットプ
レイアウト時間に従ってプレイアウトされるように計画
される。パケットが情報スパート内の先頭のパケットで
あることの同定は、本発明においては、一意の仮想シー
ケンス番号を使用することによって得られる。上に説明
のように、仮想シーケンスは情報スパート内の先頭のパ
ケットを同定するために使用される番号を含まない連続
の一連の番号を含む。それが先頭のパケットでない場合
は、パケットはプレイアウトのため前のパケットと連結
される。この特定のパケットを受信する前に１つあるい
は複数のパケットが失なわれている場合は、シーケンス
番号プロセッサ1906は現パケットをPOTプロセッサ及び
ビルドアウト遅延レジスタ1907によって生成されるパケ
ット プレイアウト時間に従ってプレイアウトするよう
に計画する。

第20図はシーケンス番号プロセッサ1906の制御論理の
cat/sched（C/S）信号を生成するためのステップの流れ
図を示す。この手順はこの特定の受信用アクセスモジュ
ール116によって処理される個々のパケットに対してブ
ロック2001から開始される。条件分岐点2002において、
シーケンス番号が情報スパート内の先頭のパケットを同
定するために予約された番号、この例では、ゼロ（０）
であるか否かテストされる。ステップ2002におけるテス
ト結果がYESである場合は、動作ブロック2003において
仮想シーケンス カウンタが増分される。ステップ2002
のテスト結果がYESであり、パケットが音声スパート内
の先頭のパケットであることが示されるため、動作ブロ
ック2004において、cat/sched（C/S）信号がschedにセ
ットされる。すると、この先頭パケットがPOTプロセッ
サ及びビルドアウト遅延ユニット1907内で生成されるパ
ケット プレイアウト時間（PPT）に従ってプレイアウ
トされるように計画される。動作ブロック2005におい
て、cat/sched（C/S）信号がパラメータ バッファ1909
に出力される。その後、この手順はブロック2006から退
出される。ステップ2002に戻どり、テスト結果がNOであ
る場合は、パケット仮想シーケンス番号はゼロ（０）で
はなく、これはそれが情報スパート内の先頭のパケット
でないことを示し、条件分岐点2007においてシーケンス
番号が仮想シーケンス カウンタに１を加えた値に等し
いかテストされる。ステップ2007のテストは、本発明に
よると、処理中の現パケットが失なわれたパケットに続
くものであるか否か決定するために遂行される。テスト
結果がYESの場合は、そのパケットは失われたパケット
に続くものではなく、動作ブロック2008において仮想シ
ーケンス カウンタが増分される。動作ブロック2009に
おいて、cat/sched（C/S）信号がcatにセットされる。
その後、動作ブロック2005において、cat/sched（C/S）
信号がパラメータ バッファ1909に出力される。その
後、この手順はブロック2006から退出される。ステップ
2007に戻どり、テスト結果がNOであり、現パケットが失
なわれたパケットに続くものであることが示される場合
は、動作ブロック2010において仮想シーケンス カウン
タが現パケットのシーケンス番号にセットされる。情報
スパート内にパケットが存在する場合、次に処理される
パケットはcatパケットであり、これは現計画パケット
に連結される。動作ブロック2011において、現パケット
がPOTプロセッサ及びビルドアウト遅延ユニット1907に
よって生成されるパケット プレイアウト時間に従って
プレイアウトされるように計画することを必要とするた
め、cat/sched指標がschedにセットされる。つまり、失
なわれたパケットに続く現パケットは先頭のパケットと
みなされ、先頭のパケットとして扱かわれる。その後、
動作ブロック2005において、cat/schedビットがパラメ
ータ バッファ1909に出力される。プロセスはその後ブ
ロック2006から退出する。

POTプロセッサ及びビルドアウト遅延レジスタ1907は
パケット見出しからのPOT欄を格納するためのラッチ
メモリ及びパケット プレイアウト時間（PPT）及び遅
刻パケット指標を生成するための制御論理（図示なし）
を含む。さらに、パケットに対してプログラムされたシ
ステム ビルドアウト遅延を与えるためのレジスタが含
まれる。パケット プレイアウト時間（PPT）は対応す
るパケット情報欄からの最初のサンプルを受信用パケッ
ト バッファ及びリフォーマッタ1903から読み出すべき
ローカル時間値である。パケット プレイアウト時間は
パケット データが所望の固定の総遅延（D₀）を受ける
ように計算される。この固定の総遅延はパケット発信時
間（POT）値及びビルドアウト遅延（BLD）値を採用する
ことによって実現される。上に説明のように、パケット
によって経験される遅延のランダム性は遅延を周知の値
に“ビルドアウト”することによって排除される。つま
り、固定の総遅延は、パケット情報欄の先頭のサンプル
をパケット プレイアウト時間（PPT）値に等しいロー
カル時間値において出力することによって得られる。つ
まり、PPT＝POT＋BLD、ここで、POT＝LTA−TSである。

第21図はPOTプロセッサ及びビルドアウト遅延レジス
タ1907によってパケットプレイアウト時間（PPT）信号
及び遅刻パケット指標信号を生成するために遂行される
一連のステップの流れ図を示す。この手順はこの特定の
受信処理モジュール116によって処理される個々のパケ
ットに対してブロック2101から開始される。次に、動作
ブロック2102において、仮の変数、TEMP1が生成される
が、これは、パケット見出しのタイム スタンプ欄から
のパケット発信時間からローカル タイミング ユニッ
ト120から得られるローカル時間を代数的に引いた値、
つまり、TEMP1＝POT−LTである。条件分岐点2103におい
て、タイム スタンプ値を生成するための演算が正しい
か否かテストされる。この例においては、このテスト
は、TEMP1が１から128の範囲内の値であるかのテストで
ある。このテストは、パケット プレイアウト時間を計
算するための演算がオーバーフローを起したか否かチェ
ックする。演算がオーバーフローを起した場合は、この
演算から得られる結果は誤りを含む。ステップ2103にお
けるテスト結果がNOである場合は、演算はオーバーフロ
ーを起し、動作ブロック2104において、遅刻パケット信
号が真、つまり、論理１にセットされる。その後、動作
ブロック2105において、真の遅刻パケット信号が出力さ
れる。プロセスは次にブロック2106から退出する。ステ
ップ2103におけるテストがYESの結果を与えた場合は、
演算はオーバーフローを起さず、動作ブロック2107にお
いて、パケット発信時間（POT）にシステム ビルドア
ウト遅延（BLD）を加えた値に等しいパケット プレイ
アウト時間（PPT）、つまり、PPT＝POT＋BLDが計算され
る。現在生成中のPOT（ｎ）はPOT（ｎ）＝LTA（ｎ）−T
S（ｎ−１）である。ここで、LTA（ｎ）は現パケットの
パケット到着時間であり、TS（ｎ−１）は現在到着した
パケットの見出し内のタイム スタンプ欄からのタイム
スタンプ値である。また、現在生成中の現タイム ス
タンプ値TS（ｎ）はTS（ｎ）＝LTD（ｎ）−POT（ｎ）で
あり、ここで、LTD（ｎ）は現のパケットのノードから
の出発時間である。動作ブロック2108において、もう１
つの仮変数TEMP2が生成されるが、これはローカル時間
からパケット プレイアウト時間を引いた値に等しい。
つまり、TEMP2＝LT−PPTである。TEMP2はパケットがシ
ステム ビルドアウト遅延に対して遅いか否か決定する
ために使用される。これを達成するため、条件分岐点21
09において、TEMP2変数がTEMP2が所定の限界内にあるか
決定するためにテストされる。この例においては、この
テストは、TEMP2が１から128の範囲内の値であるかのテ
ストである。ステップ2109におけるテスト結果がNOであ
る場合は、現パケットはシステム ビルドアウト遅延に
対して遅れており、動作ブロック2104において遅刻パケ
ット指標が真にセットされる。その後、動作ブロック21
05において、真の遅刻パケット指標が再び出力される。
次に、この手順はブロック2106から退出する。ステップ
2109において、テスト結果がYESである場合は、パケッ
トはビルドアウト遅延に対して遅れておらず、動作ブロ
ック2110において、遅刻パケット指標が真でない。つま
り、論理０にセットされる。動作ブロック2105におい
て、パケット プレイアウト時間信号及び真でない遅刻
パケット指標が出力される。次に、この手順はブロック
2106から退出される。

ATSラッチ1908は単にパケット見出しの内部着信先コ
ード欄のATS部分を格納するためのラッチ メモリであ
る。

受信用パケット バッファ及びリフォーマッタ1903は
パケット情報欄のビットを該当する所に格納するための
複数のメモリ ユニット（図示なし）を含む。詳細に
は、このメモリ ユニットは奇数及び偶数のタイムスロ
ット内のパケット データを別個に格納するように設計
される。個々のこれらメモリ ユニットは、例えば、全
ての符号ビット、全ての（１）ビット、全ての（２）ビ
ット……、あるいは全ての符号（ｓ）ビット、全ての
（ａ）ビット、全ての（ｂ）ビット……を、特定のパケ
ット内に使用されるビットの数だけ、格納するためのメ
モリ要素を含む。この例においては、ビットの最大数は
符号ビットを含めて８である。受信されたパケット情報
欄のビットの受信用パケット バッファ及びリフォーマ
ッタ1903への書込みは、受信用パケット バス シーケ
ンサ1910によって制御されるが、これに関しては、第22
図に示される状態図との関連で説明される。いわゆるパ
ケット情報欄のリフォーマットは、受信用ATSシーケン
サ1911の制御下において、これらメモリ ユニットから
データを読み出すことによって遂行される。ATSシーケ
ンサ1911の動作に関しては、第23図に示される状態図と
の関連で説明される。上に説明のように、第３図あるい
は第４図に示されるいずれかのフォーマットのパケット
情報欄は受信用パケット バッファ及びリフォーマッタ
1903内に書き込まれ、データはこれからのデータの読み
出しの際に所望のPCMあるいはADPCMフォーマットにリフ
ォーマットされる。これは受信用パケット バッファ及
びリフォーマッタ1903の書込み及び読出しアドレス ラ
インを適当に選択することによって実現される。リフォ
ーマットされたPCMサンプルが８−ビットPCMの場合は、
周知の方法で復号器1902がバイパスされる（図示な
し）。

第22図は受信用パケット バス シーケンサ1910によ
って受信されたパケット データを受信用パケット バ
ッファ及びリフォーマッタ1903に書き込み、またパケッ
ト パラメータをパラメータ バッファ1909に書き込む
ために実行される動作の一連のステップを状態図にて示
す。システム リセットからアイドル状態に入いる。ア
イドル状態において、以下の動作が遂行される。つま
り、パケットの処理が受信用パケット バッファ及びリ
フォーマッタ1903への入力側において抑止され、受信用
パケット バス シーケンサ1910は受信用パケット バ
ス115からのパケットが受信用パケット バス115上に出
力されるべき進行中であることを示す受信ウインドウ
（RW）バス能動指標を待つ。受信ウインドウ バスが能
動となると、受信用パケット バス シーケンサ1910は
マッチ（MATCH）状態に入いる。マッチ状態において、
受信用パケット バス シーケンサ1910は入りパケット
の着信先コード欄とバック プレーンから受信用アクセ
ス モジュール116のこの特定の１つに送くられる着信
先アドレスとを比較する。一致しない場合は、受信用パ
ケット バス シーケンサ1910はマッチ状態にとどま
り、受信ウインドウ バスが休止状態となるのを待つ。
このパケットは受信用アクセスモジュール116の他の１
つに向けられているため、このパケットに関してのそれ
以上の処理は行なわれない。受信ウインドウ バスが休
止状態になると、受信用パケット バス シーケンサ19
10はアイドル状態に戻どり、再び他のパケットが受信用
パケット バス115上に出力されるのを待つ。着信先コ
ード欄が送くられた着信先アドレスと一致すると、受信
用パケット バス シーケンサ1910はATS欄が送くられ
てくるのを待つ。ATS欄が送くられてくると、ATS状態に
入り、ATS欄がATSラッチ1908内にラッチされる。受信パ
ケット ウインドウ バスが休止状態になると、受信用
パケット バス シーケンサ1910はアイドル状態に戻ど
る。タイム スタンプ欄が受信されると、受信用パケッ
ト バス シーケンサ1910はTSラッチ状態に入いる。こ
のTSラッチ状態において、タイムスタンプ情報がPOTプ
ロセッサ及びビルドアウト遅延ユニット1907内にラッチ
され、POTプロセッサがパケット プレイアウト時間及
び遅刻パケットあるいは定刻パケット指標を計算するた
めに起動される。パケットが遅れている場合は、処理は
この時点で停止され、パケットは破棄され、受信用パケ
ット バス シーケンサ1910は受信ウインドウ バスが
再び休止状態になるまでTSラッチ状態にとどまる。休止
状態になると、受信用パケット バス シーケンサ1910
はアイドル状態に戻どり、次のパケットを待つ。パケッ
トが遅れてない場合は、受信用パケット バス シーケ
ンサ1910はビット落し指示（BDI）欄が送くられてくる
までTSラッチ状態で待つ。BDI欄が送くられてくると、
受信用パケット バス シーケンサ1910はBDIラッチ状
態に入いる。BDIラッチ状態において、受信されたBDIが
BDIから受信状態への翻訳ユニット1904内にラッチされ
る。翻訳ユニット1904は受信状態及びパケットの後続の
部分に対する長さ情報を決定するために起動される。な
んらかの理由によってBDI処理が行なわれている最中に
受信ウインドウ バスが休止状態になると、受信用パケ
ット バス シーケンサ1910は再びアイドル状態に戻ど
り、他のパケットを待つ。受信用パケット バッファ及
びリフォーマッタ1903あるいはパラメータ バッファ19
09には状態情報あるいはデータは書き込まれない。ノイ
ズ推測値（NE）欄が送くられてくると、受信用パケット
バス シーケンサ 1910はBDIラッチ状態からノイズ
推測値（NOISE ESTIMATE）及びシーケンス番号ラッチ
（SEQUENCE NUMBER LATCH）状態に入いる。この状態に
おいて、受信用パケット バス シーケンサ1910はノイ
ズ推測値及びシーケンス番号欄をラッチし、またこのパ
ケットが連結（concatenate）パケットであるかあるい
は計画（scheduled）パケットであるかを決定するため
シーケンス番号処理を起動する。この時点において、カ
ウンタに、BDIラッチ状態において得られ、BDIから受信
状態への翻訳ユニット1904によって受信用パケット バ
ス シーケンサ1910に提供されたパケットの長さ値がロ
ードされる。この長さ値はパケット情報欄から幾つかの
エンハンスメント ビット欄が落されているか否かを示
す。パケット情報欄が始まると、受信用パケット バス
シーケンサ1910はバッファ書込み（WRITE BUFFERS）
状態に入いる。バッファ書込み状態に入いると、見出し
処理の全ての処理結果がパラメータ バッファ1909内に
書き込まれる。バッファの書込みはパラメータ バッフ
ァ1909に加えられる書込み信号（PBWRT）によって起動
される。バッファ書込み状態において、受信用パケット
バッファ及びリフォーマッタ1903が書込み（WRT）信
号を介してパケットの情報欄が書き込まれるように起動
される。受信用パケット バス シーケンサ1910はまた
書込みアドレス（WRT ADDR）を受信用パケット バッフ
ァ1903に加えることによって、書込み中のデータのバイ
トがパケットが伝送されている特定のタイムスロットと
関連する適当なメモリ位置に格納されるようにする。情
報欄の個々のバイトが送くられてくると、受信用パケッ
ト バス シーケンサ1910内のカウンタ（Ｃ）が最終的
に時間切れするまで減分される。受信ウインドウ バス
がパケットの終端あるいはカウンタＣがパケットの適当
な長さまで減分し時間切れすることによって休止状態と
なると、受信用パケット バッファ及びリフォーマッタ
1903の書込みは抑止され、受信用パケット バス シー
ケンサ1910はアイドル状態に戻どり次のパケットを待
つ。

第23図は受信用ATSシーケンサ1911によって、受信用
パケット バッファ及びリフォーマッタ1903からのパケ
ット データの読出しの制御、及び情報を復号器1902に
送くるためのマルチプレクサ1912の動作の制御を遂行す
るために行なわれる動作の一連のステップを状態図にて
示す。システム リセットによって、この手順はアイド
ル状態に入いる。アイドル状態においては、受信用パケ
ット バッファ及びリフォーマッタ1903からのパケット
出力データの全ての処理が中断される。受信用ATSシー
ケンサ1911はまたマルチプレクサ1912の動作を制御し
て、受信割り当てをサイレント期間のあいだ前のパケッ
トからのノイズ推測値（NE）にセットし、またノイズが
挿入されるべきタイムスロットの期間のあいだ受信用パ
ケット バッファ及びリフォーマッタ1903からの受信パ
ケット データを全てゼロにセットする。パラメータ
バッファ1909が受信用ATSシーケンサ1911に空でない指
標を送くると、シーケンサ1911は待ち（WAIT）状態に入
いる。待ち状態において、受信用ATSシーケンサ1911は
まず最初にプレイアウトのために準備中のパケットに対
するパラメータ バッファ1909の値を読み出す。ATSシ
ーケンサ1911は受信割り当てをパラメータ バッファ19
09から読み出れたノイズ推測値（NE）にセットし、パケ
ット活動指標をこのアクセス タイムスロット（ATS）
のあいだ休止状態にセットする。受信用パケット バッ
ファ及びリフォーマッタ1903からの受信データはこのタ
イムスロットのあいだこれが休止タイムであるため全て
ゼロにされる。受信用パケット バッファ1903の読出し
アドレスがこのパケットに対して初期化され、そして受
信用ATSシーケンサ1911はローカル タイムがパラメー
タ バッファ1909から読み出されるパケット プレイア
ウト時間と等しくなるのを待つ。パケット プレイアウ
ト時間に達すると、受信用ATSシーケンサ1911はプレイ
アウト（PLAYOUT）状態に入いる。プレイアウト状態に
おいて、受信用ATSシーケンサ1911は以下の動作を遂行
する。つまり、パケット バッファ及びリフォーマッタ
1903がパケット データの読み出しのために起動され；
このアクセス タイムスロット（ATS）に対する読出し
アドレスが受信用パケット バッファ及びリフォーマッ
タ 1903に加えられ；受信割り当てがパラメータ バッ
ファ1909から読み出される受信状態（RS）にセットさ
れ；パケット活動信号がこのATSに対して能動（真）に
セットされ；受信用パケット バッファ及びリフォーマ
ッタ1903のアドレスがパケット プレイアウトが進行し
ているあいだ増分及び管理され；そしてプレイアウト状
態が受信用パケット バッファ及びリフォーマッタ1903
のアドレスが127に達するまで、つまり、パケットの最
後から１つ手前のサンプルがプレイアウトされるまで保
持される。上に説明のごとく、１つのパケット期間内に
128サンプルが存在する。パケットの最後から１つ手前
のサンプルが受信用パケット バッファ及びリフォーマ
ッタ1903からプレイアウトされると、受信用ATSシーケ
ンサ1911は最終プレイアウト（LAST PLAYOUT）状態に
入いる。最終プレイアウト状態において、このパケット
の最後のサンプルが、読出しアドレス、読出し起動及び
メモリ バンク選択信号を加えることによって、受信用
パケット バッファ及びリフォーマッタ1903から読み出
され、音声スパートのシーケンス内の次のパケットの処
理が開始される。受信割り当てがそのパケットの他のサ
ンプルをプレイアウトするためにパラメータ バッファ
1909からの受信状態にセットされる。最後に、パラメー
タ バッファ1909のエンプティ信号がプレイアウトする
べき他のパケットが存在するか否か決定するためにチェ
ックされる。プレイアウトされるべき別のパケットが存
在する場合は、cat/sched（C/S）信号が受信用ATSシー
ケンサ1911が待ち状態に戻どるべきか、あるいはプレイ
アウト状態に戻どるべきかを決定するために調べられ
る。cat/sched（C/S）信号が次のパケットが連結（conc
atenate）パケットであることを示す場合は、受信用ATS
シーケンサ1911はプレイアウト状態に戻どり、プレイア
ウトされるべきパケットをすぐ前にプレイアウトされた
パケットに連結する。cat/sched（C/S）信号がそれが計
画（schedule）パケットであることを示すが、まだプレ
イアウト時間に達してない場合は、受信用ATSシーケン
サ1911は待ち状態に戻どり、プレイアウト時間に達する
のを待つ。パラメータ バッファ1909が空である場合
は、これはこのATSにプレイアウトすべきパケットがそ
れ以上存在しないことを示し、受信用ATSシーケンサ191
1はアイドル状態に戻どり、パケットが処理されるのを
待つ。この例では、サンプルは受信用パケット バッフ
ァ及びリフォーマッタ1903からそれぞれ第３図及び第４
図の８ビットPCMフォーマットあるいはADPCMフォーマッ
トのいずれかで読み出される。

第24図は送信機101内での音声スパート内の個々のパ
ケットの生成及び受信機102内でのこれら生成されたパ
ケットの回復をグラフ形式で示す。示されるごとく、こ
れらパケットはアクセス用インタフェース送信機101内
でこの例では16ミリ秒のパケット発信間隔（to）で生成
される。伝送されたパケットはアクセス用インタフェー
ス受信機102の所でパケット受信時間（tr）によって示
されるランダム伝送遅延を含む任意の間隔で受信され
る。パケット プレイアウト時間（tp）によって示され
るパケットの伝送に起因するランダム遅延の等化が試み
られる。示されるごとく、音声スパート内の先頭のパケ
ットのプレイアウト時間が網ビルドアウト遅延（BLD）
にビルド アウトされる。先頭のパケットがプレイアウ
トされるとき、後続のパケットがパケット発信間隔（t
o）にてプレイアウトされる。パケット発信間隔は、こ
の例では、隣接する情報スパート内のパケットで、しか
も遅刻パケットでない場合は16ミリ秒とされる。この例
では、パケットが遅れて到達した場合は、そのパケット
は破棄される。第24図に示されるごとく、パケット４は
遅刻パケットであり、破棄される。その後、パケット５
がパケット ディスアセンブラによって計画パケットと
してプレイアウトされる。

符号器 第25図は第２図の音声処理モジュール201内に使用さ
れる符号器204の詳細を略ブロック図の形式で示す。符
号器204は音声帯域PCM信号、つまり、音声、音声帯域デ
ータ及びトーンをADPCM信号に符号化するのに使用され
る。この例では、８−ビットμ−法PCM信号が線形形式
に変換され、次に、複数の可能なADPCM信号の１つに変
換される。例えば、線形PCMサンプルは４ビット、３ビ
ットあるいは２ビットADPCMサンプルに変換できる。さ
らに、ADPCMサンプルはいわゆる埋込符号を含む。例え
ば、出力サンプルは、4/2−ビット埋込符号、4/2−ビッ
ト埋込符号、あるいは3/2−ビット埋込符号であり得
る。前述のごとく、これら符号化装置は当技術において
周知である。

第25図に示されるように、線形PCMサンプルsl（ｋ）
が差回路2501のプラス（＋）入力に加えられ、サンプル
推測値se（ｋ）が適応予測器2506から差サンプルｄ
（ｋ）を生成する差回路2501のマイナス（−）入力に加
えられる。差サンプルｄ（ｋ）は可変速度量子化器2502
に加えられる。量子化器2502はコントローラ205（第２
図）からビット速度コントローラを介して供給される制
御信号の制御下でADPCM出力サンプルＩ（ｋ）を生成す
る。可変速度量子化器2502は、この例では、コントロー
ラ207（第２図）の制御下で４−ビット、３−ビットあ
るいは２−ビットADPCMサンプルＩ（ｋ）を生成する３
つの別個の適応量子化器を含む。この量子化器は当分野
において周知である。適応量子化器に関しては、例え
ば、CCITT勧告G.721〔32キロビット／秒適応差分パルス
符号変調（ADPCM）（32kbit/s Adaptive Differential
Pulse Code Modulation）〕、第VIII回CCIT総会、マロ
ガートレモリノス（Maloga−Torremolinos）、スペイ
ン、Vol.111、ページ125−159、1984年10月開催を参照
すること。ADPCMサンプルＩ（ｋ）は量子化器適応ユニ
ット2503、可変速度逆量子化器2504及びパケット アセ
ンブラ202（第２図）に加えられる。可変速度逆量子化
器2504も可変速度量子化器2502の適応量子化器の逆の機
能を遂行する３つの適応量子化器を含み、差サンプルの
量子化バージョン、つまり、dq（ｋ）を生成する。これ
ら逆量子化器のどれが使用されるかは、コントローラ20
7（第２図）からビット速度コントローラ2510を介して
供給される制御信号によって決定される。これら適応逆
量子化器は、この例では、４−ビット、３−ビット及び
２−ビット量子化器であり、使用される特定の符号に基
づいて選択される。例えば、特定のタイムスロットにお
いて4/2埋込符号が使用されている場合は、可変速度量
子化器2502内の４−ビット適応逆量子化器が選択され、
また可変速度逆量子化器2504内の２−ビット可変速度適
応逆量子化器が選択される。可変速度逆量子化器2504内
に使用される適応逆量子化器の一例が上に引用のCCITT
勧告G.721に開示されている。差サンプルdq（ｋ）の量
子化バージョンは総和回路2505の１つの入力に加えら
れ、サンプル推測値は総和回路2505のもう１つの入力に
加えられる。総和回路2505はその出力の所にこれらの代
数和、つまり、再生サンプルsr（ｋ）を与える。再生サ
ンプルsr（ｋ）は適応予測器2506に加えられる。適応予
測器2506は線形入力サンプルsl（ｋ）の推測値である推
測サンプルse（ｋ）を生成する。一例としての適応予測
器が上に引用のCCITT勧告G.721において開示されてい
る。可変速度量子化器適応ユニット2503はそれぞれ量子
化器及び逆量子化器適応スケール係数ya（ｋ）及びyb
（ｋ）を生成する。スケール係数ya（ｋ）は可変速度量
子化器2502に加えられ、スケール係数yb（ｋ）は可変速
度逆量子化器2504に加えられる。可変速度量子化器適応
ユニット2503は３つの量子化器適応ユニット、この例で
は、４−ビット、３−ビット及び２−ビット量子化のた
めの適応ユニットを含む。量子化器適応ユニットの１つ
あるいは複数の特定のユニットの選択はコントローラ20
7（第２図）からビット速度コントローラ2510を介して
供給される制御信号の制御下で行なわれる。一例とし
て、4/2ビット埋込符号が使用されているときは、可変
速度量子化器2502に対して４−ビット スケール係数ya
（ｋ）適応が選択され、可変速度逆量子化器2504に対し
て２−ビット スケール係数yb（ｋ）適応が選択され
る。コントローラ207の制御下で選択されるスケール係
数適応は可変速度量子化器2502内で選択される適応量子
化器及び可変速度逆量子化器2504内で選択される逆適応
量子化器と一致する必要があることは勿論である。適応
速度コントロール及び量子化器スケール係数適応ユニッ
トを含む一例としての量子化器適応ユニットが上に引用
のCCITT勧告G.721において開示されている。

可変速度量子化器適応ユニット2503及び適応予測器25
06は両方ともいわゆる適応プロセスにおいて更新される
状態変数を持つ。説明を簡単にするために、これらは状
態変数ユニット2507として示される。典型的には、これ
ら状態変数は、メモリ位置（図示なし）に格納され、個
々のサンプル期間（ｋ）において更新される。可変速度
量子化器適応ユニット2503の状態変数はその中に使用さ
れる適応コントロール及び量子化器スケール係数適応ユ
ニット内に含まれ、予測器2506の状態変数は予測器係数
である。これら状態変数はメモリ位置内の値を所定の値
にセットすることによって初期化でき、また周知の方法
で格納された値の更新を抑止することによって一定に保
持できる。この例では、スケール係数適応ユニット内の
状態変数はDELAYB及びDELAYC（上に引用のCCITT勧告G.7
21のページ138−139を参照）に対する変数であり、適応
速度コントロール ユニット内の状態変数はDELAYA（CC
ITT勧告G.721のページ141を参照）に対する状態変数で
ある。適応予測器2506に対する状態変数値は予測器係数
である。これら状態変数も上に引用のCCITT勧告G.721に
おいて説明されている。

符号器240内にはさらに、本発明の一面に従って、伝
送エラー及び損失パケットから回復し、また受信情報内
の望ましくないギャップの影響を最小限にするために、
符号器状態変数を制御するための制御要素が含まれる。
本発明によると、状態変数の値は、特定の伝送チャネル
の活動が停止すると、次のいずれかが最初に発生するま
で、つまり、所定の期間が経過するまで、あるいは伝送
チャネル状態が能動になるまで一定に保持される、つま
り、更新されない。伝送チャネルの状態が所定の期間が
経過する前に能動状態になると、保持状態が中断され、
状態変数の適応化が再開される。所定の期間が経過する
と、状態変数は所定の値に初期化される。初期化される
状態変数は可変速度量子化器適応ユニット2503及び適応
予測器2506内に含まれる。状態変数は実際には可変速度
量子化器適応ユニット2503を含む特定の量子化器適応ユ
ニット内の適応速度コントロール ユニット及び量子化
器スケール係数適応ユニット内に含まれることに注意す
る。状態変数の具体的な値は上に引用のCCITT勧告G.721
において説明されている。この例では、適応速度コント
ロール内の状態変数DELAYAの初期値はゼロ（０）とさ
れ、量子化器スケール係数適応ユニット内の状態変数DE
LAYB及びDELAYCの初期値はそれぞれデジタル544及びデ
ジタル34816とされ、そして予測器係数はゼロ（０）値
に初期化される。

状態変数の制御はコントローラ207（第２図）からの
パケット活動信号を起動／保持デコーダ2508に加えるこ
とによって実現される。起動／保持デコーダ2508は、特
定のタイムスロットにおいてパケットが処理中であるこ
とを示す真の、つまり、論理１のパケット活動信号（pa
cket active signal）に応答して、真の動作信号（oper
ate signal）、真のカウンタ リセット信号、及び真で
ない、つまり、論理０のカウンタ起動信号（counter en
able signal）を生成する。パケット活動信号が真でな
いときは、起動／保持デコーダ2508は真でない動作信号
及びカウンタ リセット信号並びに真のカウンタ起動信
号を生成する。この動作信号は状態変数ユニット2507
に、必要に応じて、適応動作を抑止、リセットあるいは
起動するために加えられる。カウンタ リセット信号は
フレーム カウンタ2509に加えられ、カウンタ起動信号
はフレーム カウンタ2509及び時間切れ検出器2511に加
えられる。カウンタ2509は、この例では、8kHzの速度
で、最高2048までカウントするが、これは256ミリ秒に
匹敵する。カウンタ2509が時間切れすると、真の出力信
号（output signal）が生成され、時間切れ検出器2511
に加えられる。カウンタ2509はパケットが存在しない個
々のフレームに対して増分される。2048のカウントは通
常の会話の語間の間隔の間に状態変数が初期化されない
ように選択された値である。時間切れ検出器2511は、真
のカウンタ起動信号及び真でない時間切れ信号（time−
out signal）に応答して、真の保持信号（hold signa
l）及び真でない初期化信号（initialize signal）を生
成する。カウンタ起動信号及び時間切れ信号が両方とも
真である場合は、真でない保持信号及び真の初期化信号
が生成される。カウンタ起動信号及び時間切れ信号の両
方が真でない場合は、時間切れ検出器2511は真でない保
持信号及び初期化信号を生成する。保持信号及び初期化
信号は状態変数を制御するために状態変数ユニット2507
に加えられる。状態変数を一定に保持するのは、いわゆ
る音節間音声ギャップのあいだも音声信号の適応動作を
維持するために行なわれる。つまり、変数は、ギャップ
が所定の期間、この例では、2048フレームあるいは４分
の１秒より大きなときにのみ初期化される。

第26図は符号器204の状態変数制御動作の状態図を示
す。最初に、システム リセットから初期化（INITIALI
ZE）状態に入いる。カウンタ起動信号が真となり、フレ
ーム カウンタ2509が真の時間切れ信号を与え、“時間
切れ”したことを示すと、状態変数が初期化される。可
変速度適応ユニット2503内の量子化器適応ユニットの状
態変数及び適応予測器2506の状態変数は上に説明の値に
これら値を該当するメモリ位置に格納することによって
初期化される。パケット活動信号が真となり、パケット
が処理中であることが示されると、動作（OPERATE）状
態に入いり、起動／保持デコーダ2508は真の動作信号及
びリセット信号、並びに真でないカウンタ起動信号を生
成する。結果として、状態変数の適応動作が起動され、
フレーム カウンタ2509がゼロ（０）にリセットされ
る。パケット活動信号が真でなくなり、処理中のパケッ
トが存在しないことが示されるまで、この動作状態が保
持され、符号器204の適応動作が継続される。次に、保
持（HOLD）状態に入いる。この保持状態において、起動
／保持デコーダ2508は真でない動作信号及びカウンタ
リセット信号、並びに真のカウンタ起動信号を生成す
る。時間切れ検出器2511は真の保持信号及び真でない初
期化信号を生成する。結果として、状態変数の値が更新
されることを抑止され、一定に保持される。この保持状
態は、処理中のパケットが存在せず、またフレーム カ
ウンタ2509が時間切れしないかぎり維持される。その
後、パケット信号が真となることによって示されるよう
に、パケットが出現し、一方、カウンタ2509は時間切れ
してない状態となると、再び動作（OPERATE）状態に入
いり、上に説明の動作が遂行される。パケットが出現せ
ず、フレーム カウンタ2509が真の時間切れ信号によっ
て示されるように時間切れすると、時間切れ検出器2511
は真の初期化信号及び真でない保持信号を生成し、再び
初期化状態に入いり、状態変数が上に説明のように初期
化される。この初期化状態がパケットが再び出現するま
で維持される。

復号器 第27図は第19図の受信用アクセス モジュール116内
に使用される復号器1902の詳細を略ブロック図の形式で
示す。復号器1902はADPCM信号をPCM信号に復号するのに
使用される。この例では、４ビット、３−ビットあるい
は２−ビットADPCMサンプルが線形PCM形式に復号され
る。これに加えて、ADPCMサンプルはいわゆる4/3ビット
埋込符号、4/2−ビット埋込符号あるいは3/2−ビット埋
込符号であり得る。上に説明のごとく、これら符号化装
置は当分野において周知である。これに関しては、適応
ADPCM復号器装置に関する合衆国特許4,437,087号を参照
すること。

第27図に示されるように、パケット ディスアセンブ
ラ1901（第19図）からのADPCMサンプルＩ′（ｋ）は可
変速度量子化器適応化ユニット2701、可変速度逆量子化
器2702及び可変速度逆量子化器2703に加えられる。可変
速度量子化器適応化ユニット2701は上に説明の符号器20
4の可変速度量子化器適応化ユニット2503と同一であ
り、ビット速度コントローラ2713からの制御信号に応答
して、スケール係数ｙ′ａ（ｋ）及びｙ′ｂ（ｋ）を生
成するため複数の量子化器適応化ユニット（図示なし）
の適当な１つあるいは複数のユニットを選択する。

スケール係数ｙ′ａ（ｋ）は可変速度逆量子化器2702
内の複数の逆量子化器の選択された１つに加えられる。
同様に、スケール係数ｙ′ｂ（ｋ）は可変速度逆量子化
器2703内の複数の逆量子化器の選択された１つに加えら
れる。可変速度逆量子化器2702及び可変速度逆量子化器
2703はそれぞれ複数の適応逆量子化器を含む。この例に
おいては、４−ビット適応逆量子化器、３−ビット適応
逆量子化器及び２−ビット適応逆量子化器が含まれる。
可変速度逆量子化器2702及び可変速度逆量子化器2703は
両方とも上に説明の符号器204の可変速度逆量子化器250
4と同一である。可変速度逆量子化器2702及び可変速度
逆量子化器1703内にどのような適応逆量子化器が使用さ
れるかは使用されるADPCM符号に依存する。つまり、４
−ビット符号、３−ビット符号、２−ビット符号、4/3
−ビット埋込符号、4/2ビット埋込符号、あるいは3/2−
ビット埋込符号のいずれが使用されるかによって決定さ
れる。可変速度逆量子化器2702は元の差サンプルの量子
化バージョンｄ′qa（ｋ）を生成するが、これは総和器
2704に加えられる。同様に、可変速度逆量子化器2703は
差サンプルの量子化バージョンｄ′qb（ｋ）を生成す
る。量子化差サンプルｄ′qa（ｋ）及びｄ′qb（ｋ）は
４−ビット、３−ビット及び２−ビットADPC符号に対し
ては同一であるが、埋込符号に対しては異なる。例え
ば、ADPCM符号が4/2−ビット埋込符号である場合は、可
変速度逆量子化器2702内で選択される適応逆量子化器は
４−ビット タイプであり、可変速度逆量子化器2703内
で選択される適応逆量子化器は２−ビット タイプであ
る。この例においては、パケット網は、逆量子化器の動
作に影響を与えることなく可変速度逆量子化器2703内で
使用されない２ビットを落とすことができる。さらに、
可変速度逆量子化器2702内で使用される逆量子化器のタ
イプ、つまり、４−ビット、３−ビットあるいは２−ビ
ット量子化器のいずれが使用されるかは、ビットが既に
落されているか否かにも依存する。例えば、２ビットが
落されている場合は、可変速度逆量子化器2702内で２−
ビット逆量子化器が使用される。量子化差サンプルｄ′
qb（ｋ）は総和器2707に加えられる。さらに、総和器27
04及び2707には、適応予測器2705からのサンプル推測値
ｓ′ｅ（ｋ）が加えられる。総和器2704からの出力は第
１の再生サンプルｓ′ra（ｋ）であり、これは適応予測
器2705に加えられる。総和器2707からの出力は所望の出
力、つまり、第２の再生はサンプルｓ′rb（ｋ）であ
り、これはマルチプレクサ2708に加えられる。ノイズ発
生器2714からのノイズ信号もマルチプレクサ2708に加え
られる。ノイズ発生器2714はマルチプレクサ2717を介し
て加えられるノイズ推測値（NE）信号及びパケット デ
ィスアセンブラ1901からのRCV割り当て信号に応答し
て、適当なノイズ信号を生成する。ノイズ信号は、動作
信号が真でないとき、つまり、特定のタイムスロット内
にパケットが存在しないとき、マルチプレクサ2708を介
して挿入される。ここでも説明を簡単にするため、可変
速度量子化器適応化ユニット2701及び適応予測器2705の
状態変数は状態変数ユニット2706として示される。状態
変数ユニット2507（第25図）との関連で上に説明したよ
うに、可変速度量子化器適応化ユニット2701の状態変数
は個々の複数の量子化器適応化ユニット内の適応速度コ
ントロール及び量子化器スケール係数適応化ユニット内
に含まれる。起動／保持デコーダ2709、フレーム カウ
ンタ2710及び時間切れ検出器2711の動作は、符号器204
（第25図）の起動／保持デコーダ2508、フレーム カウ
ンタ2509及び時間切れ検出器2511と同一であり、ここで
は詳細に説明しない。唯一の異なる点は、パケット活動
信号及びRCV割り当て信号がパケット ディスアセンブ
ラ1901から加えられることである。符号器204及び復号
器1902は、復号器1902が符号器204の所で起ったことを
追跡するように、エラー及びギャップから回復するため
に類似する方法で制御される。具体的には、本発明の一
面によると、復号器1902は、パケット網103が情報スパ
ート内に符号化に際して無視される程度の小さなキャッ
プを導入した場合、状態変数を初期化した結果として符
号器204の正しい追跡を失なう事態が発生することを回
避するために、状態変数を初期化することなく一定に保
持する。一方、長いギャップの後は、符号器204及び復
号器1902は両方ともそれらの状態変数を初期化し、これ
によって、網内での伝送エラーあるいは損失パケットに
起因する誤追跡が回避される。

デマルチプレクサ2712にはパケット ディスアセンブ
ラ1901からの受信（RCV）割り当て信号が加えられ、こ
れに応答して、受信状態（receive status、RS）部分を
ビット速度コントローラ2713に加え、ノイズ推測値（no
ise estimate、NE）部分をノイズ生成器2714に加える。
ビット速度コントローラ2713は、この受信状態信号に応
答して、（使用されるADPCM符号に基づいて）可変速度
量子化器適応化ユニット2701内の適当な１つあるいは複
数の量子化器適応ユニット、並びに可変速度逆量子化器
2702及び2703内の適当な適応逆量子化器を選択するため
のコード速度制御信号（code rate control signal）を
生成する。マルチプレクサ2708は起動／保持デコーダ27
09からの動作信号（operate signal）に応答してデジタ
ル回線インタフェース（DLI）に再生されたサンプル
ｓ′ｒ（ｋ）かノイズ信号のいずれかを加える。より詳
細には、動作信号が真である場合は、再生サンプルｓ′
ｒ（ｋ）がマルチプレクサ2708を介して対応するDLIに
加えられ、動作信号が真でない場合は、ノイズ信号がマ
ルチプレクサ2708を介して対応するDLIに加えられる。

【図面の簡単な説明】

第１図は本発明の１つの実施態様を含むアクセス イン
タフェース送信機及び受信機を含むパケット網を示し； 第２図は第１図のアクセス インタフェース送信機101
内に使用される送信用アクセス モジュール106を示
し； 第３図は本発明の説明のために有効なμ−法PCM信号フ
ォーマット及び対応するパケット情報欄のフォーマット
を示し； 第４図は本発明の一面による32−キロビット／秒ADPCM
信号フォーマット及び対応するパケット情報欄フォーマ
ットを示し； 第５図は本発明を説明するのに有効なパケット見出しの
フォーマットを示し； 第６図は第２図の符号器204を制御するためにコントロ
ーラ207によって遂行される一連の動作の流れ図を示
し； 第７図は第２図のパケット アセンブラ202を制御する
ためにコントローラ207によって遂行される一連の動作
の流れ図を示し； 第８図は第１図のバス コントローラ107の詳細を略ブ
ロック図にて示し； 第９図は第８図のバス コントローラ107内の入力コン
トローラ801によって遂行される動作の状態図を示し； 第10図は第８図のバス コントローラ107内の出力コン
トローラ803によって遂行される動作の状態図を示し； 第11図は第１図のアクセス インタフェース送信機101
の送信処理モジュール109の詳細を略ブロック図にて示
し； 第12図は第11図の送信処理モジュール109内の入力コン
トローラ1102によって遂行される動作の状態図を示し； 第13図は第11図の送信処理モジュール109の入力コント
ーラ1102によって遂行される一連の動作の流れ図を示
し； 第14図は第11図の送信処理モジュール109内の出力コン
トローラ1106によって遂行される動作の状態図を示し； 第15図は第１図のアクセス インタフェース受信機102
の受信処理モジュール113の詳細を略ブロック図にて示
し； 第16図は第15図の受信処理モジュール113内の入力シー
ケンサ1506によって遂行される一連の動作の状態図を示
し； 第17図及び第18図は第15図の受信処理モジュール113内
の出力コントローラ1508によって遂行される動作の状態
図を示し； 第19図は第１図のアクセス インタフェース受信機102
の受信用アクセス モジュール116の詳細を略ブロック
図にて示し； 第20図は第19図の受信用アクセス モジュール116内の
シーケンス番号プロセッサ1906によって遂行される一連
の動作の流れ図を示し； 第21図は第19図の受信用アクセス モジュール116内の
パケット発信時間（POT）プロセッサ及びビルドアウト
遅延レジスタ1097内の制御論理によって遂行される一連
の動作の流れ図を示し； 第22図は第19図の受信用アクセス モジュール116内の
受信用パケット バス シーケンサ1910によって遂行さ
れる動作の状態図を示し； 第23図は第19図の受信アクセス モジュール116内のATS
シーケンサ1910によって遂行される動作の状態図を示
し； 第24図は伝送中にパケットが受ける遅延及びアクセス
インタフェース受信機102内でのこの遅延を受けたパケ
ットのプレイアウト動作を図解し； 第25図は第２図の送信用アクセス モジュール106内で
使用される符号器204の詳細を略ブロック図にて示し； 第26図は符号器205の動作の一面の状態図を示し； 第27図は第19図の受信用アクセス モジュール116内で
使用される復号器1902の詳細を略ブロック図にて示し；
そして 第28図は復号器1902の動作の一面の状態図を示す。 〔主要部分の符号の説明〕 パケットを供給する手段……201 ビットをグループ化するための手段……202

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−12505（ＪＰ，Ａ) 特開 昭54−29504（ＪＰ，Ａ) 特開 昭61−46651（ＪＰ，Ａ)

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】複数のビットを持つ情報欄及び複数のビッ
   ト欄を持つ見出しを含むパケットを生成するための装置
   （106）において、該装置が 複数のビットを持つ反復フレームのデジタル サンプル
   を供給する手段（201）、及び 該サンプルの個々からの複数の該反復フレームからの対
   応する通信チャネルを表わす同類のビットをグループ化
   するための手段（202）を含むことを特徴とするパケッ
   ト伝送装置。
2. 【請求項２】特許請求の範囲第１項に記載の装置におい
   て、さらに 該パケット情報欄内の複数のビットからビットを除去す
   ることができるか否かを示す第１の指標を生成するため
   の手段及び該第１の指標を該パケット見出し内の所定の
   ビット欄に挿入するための手段が含まれることを特徴と
   する伝送装置。
3. 【請求項３】特許請求の範囲第２項に記載の装置におい
   て、さらに 該パケット情報欄からどのグループのビットを除去する
   ことができるかを示す第２の指標を生成するための手段
   及び該第２の指標を該パケット見出し内の該所定のビッ
   ト欄に挿入するための手段が含まれることを特徴とする
   伝送装置。
4. 【請求項４】特許請求の範囲第３項に記載の装置におい
   て、 該同類のビットをグループ化するための手段が該複数の
   フレームからの該サンプルの個々からの同類のビットを
   グループにアセンブルすることを特徴とする伝送装置。
5. 【請求項５】特許請求の範囲第４項に記載の装置におい
   て、 該同類のビットをグループ化するための手段がビットを
   複数のフレームからの個々のサンプルに対する最上位ビ
   ットを含むグループから開始し複数のフレームからの個
   々のサンプルに対する最下位ビットを含むグループに至
   たるまでの個々のグループ内にアセンブルすることを特
   徴とする伝送装置。
6. 【請求項６】特許請求の範囲第５項に記載の装置におい
   て、 該グループ化するための手段が格納するための手段、該
   サンプルからのビットを該格納するための手段に並列に
   書き込むための手段及び該情報欄を生成するため該格納
   されたビットを直列に読み出すための手段を含むことを
   特徴とする伝送装置。
7. 【請求項７】特許請求の範囲第５項に記載の装置におい
   て、 該サンプルが適応差動PCM（ADPCM）符号に符号化された
   ｎ−ビットを含むことを特徴とする伝送装置。