JP2607576B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2607576B2
JP2607576B2 JP62330433A JP33043387A JP2607576B2 JP 2607576 B2 JP2607576 B2 JP 2607576B2 JP 62330433 A JP62330433 A JP 62330433A JP 33043387 A JP33043387 A JP 33043387A JP 2607576 B2 JP2607576 B2 JP 2607576B2
Authority
JP
Japan
Prior art keywords
die pad
semiconductor element
mold resin
tie bar
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62330433A
Other languages
Japanese (ja)
Other versions
JPS63265452A (en
Inventor
泰弘 山地
健司 高橋
誠一 平田
寿春 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62330433A priority Critical patent/JP2607576B2/en
Publication of JPS63265452A publication Critical patent/JPS63265452A/en
Application granted granted Critical
Publication of JP2607576B2 publication Critical patent/JP2607576B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は半導体装置、特に樹脂封止型で多数個のもの
を同時に基板等に実装する表面実装用、更には半導体パ
ッケージの外形が大きく、かつ多ピンで薄型のものに適
応して最適な半導体装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention relates to a semiconductor device, particularly for surface mounting in which a large number of resin-sealed devices are simultaneously mounted on a substrate or the like, and furthermore, a semiconductor package. The present invention relates to a semiconductor device having a large external shape, a large number of pins, and a thin shape.

(従来の技術) 従来、上記表面実装用封止型半導体装置は、第12図乃
至第14図に示すように、タイバー12により四隅(場合に
よっては四辺又は二隅又は二辺)を支持した平板状のダ
イパッド2の上面に半導体素子3を搭載し、この半導体
素子3とリード線4とをボンディングワイヤ5(第14
図)でボンディングした後、モールド樹脂6で樹脂封止
して半導体パッケージPを構成することが一般に行われ
ていた。
(Prior Art) Conventionally, as shown in FIGS. 12 to 14, a surface-mounted encapsulated semiconductor device is a flat plate having four corners (four or two corners or two sides in some cases) supported by a tie bar 12. The semiconductor element 3 is mounted on the upper surface of the die pad 2 in a shape of a circle.
After bonding as shown in FIG. 1, a semiconductor package P is generally formed by resin sealing with a mold resin 6.

この時のダイパッド2の隅部とタイバー1の先端との
タイバー長さLは半導体パッケージPの外形寸法により
決まる値を有していた。
At this time, the tie bar length L between the corner of the die pad 2 and the tip of the tie bar 1 had a value determined by the outer dimensions of the semiconductor package P.

しかしながら、最近の高密度実装化に伴い、FP(フラ
ット・パッケージ)、PLCC(プラスチック・リード付チ
ップ・キャリヤ)、SOJ(スモール・アウトライン・J
−ベンド・パッケージ)等の表面実装用薄型樹脂封止パ
ッケージの適用が進み、こうした半導体パッケージの基
への表面実装を行う際に、個々のリード部のみの半田付
加熱とは異なり、半導体パッケージの全体が200℃以上
の高温にさらされる方式が採用されるに至ってきてい
る。
However, with the recent high-density mounting, FP (flat package), PLCC (chip carrier with plastic lead), SOJ (small outline J)
The use of thin resin-encapsulated packages for surface mounting such as bend packages) is progressing, and when performing surface mounting on the base of such a semiconductor package, unlike the additional heat applied to the individual leads alone, A system in which the whole is exposed to a high temperature of 200 ° C. or more has been adopted.

このため、モールド樹脂6の内部に吸温された水分
が、半導体素子3とモールド樹脂6との界面やダイパッ
ド2とモールド樹脂6との界面で爆発的に蒸気化しよう
とし、更に両界面に高圧が加わって、第14図に示すよう
に、ダイパッド2の周囲の下面のモールド樹脂6内や半
導体素子3の周囲の上面のモールド樹脂6内等(図示せ
ず)にクラック7が発生してしまうことがあるという問
題点があった。
For this reason, the moisture absorbed inside the mold resin 6 tends to explosively vaporize at the interface between the semiconductor element 3 and the mold resin 6 or at the interface between the die pad 2 and the mold resin 6. In addition, as shown in FIG. 14, cracks 7 are generated in the mold resin 6 on the lower surface around the die pad 2 and in the mold resin 6 on the upper surface around the semiconductor element 3 (not shown). There was a problem that there was.

このクラック7は単に外観を損なうだけでなく、半導
体素子3の耐湿信頼性を著しく低下させることに繋がる
ものである。
The crack 7 not only impairs the appearance but also significantly reduces the moisture resistance reliability of the semiconductor element 3.

更に、上記半導体パッケージの多ピン化に伴い、半導
体パッケージの大型化及び半導体素子サイズの大型化が
進む一方で、半導体パッケージの厚さとは逆に、薄型化
の方向にある。
Further, with the increase in the number of pins of the semiconductor package, the size of the semiconductor package and the size of the semiconductor element have been increasing, while the thickness of the semiconductor package has been reduced, contrary to the thickness of the semiconductor package.

このため、第15図及び第16図に示すように、ダイパッ
ド2を支えるタイバー1がますます長くなり、その一方
でダイパッド2のサイズが大型化し、この影響により、
樹脂モールド時に充填される溶融した熱硬化性樹脂の流
動圧力Pによって、ダイパッド2及び半導体素子3が通
常の位置より押し上げられたり(第15図)、若しくは押
し下げられたり(第16図)する現象が生じてしまう。こ
の現象は、ダイパッド2の上下運動により、単にワイヤ
ボンディング部にダメージを与えるばかりでなく、半導
体素子3の上側又は下側の樹脂層が極端に薄くなること
により、特に半田リフロー後の著しい耐湿性の劣化をき
たすことにもつながるものである。
Therefore, as shown in FIG. 15 and FIG. 16, the tie bar 1 supporting the die pad 2 becomes longer and longer, while the size of the die pad 2 becomes larger.
The phenomenon that the die pad 2 and the semiconductor element 3 are pushed up from a normal position (FIG. 15) or pushed down (FIG. 16) due to the flow pressure P of the molten thermosetting resin filled at the time of resin molding. Will happen. This phenomenon not only damages the wire bonding portion due to the vertical movement of the die pad 2, but also causes the resin layer on the upper side or the lower side of the semiconductor element 3 to be extremely thin, and particularly, remarkable moisture resistance after solder reflow. This leads to deterioration of the quality.

上記クラックの発生を防止するため、例えば特開昭60
−208847号として、半導体素子の裏面のモールド樹脂部
に円柱又は多角形状の穴をあけ、極度に肉厚の薄い部分
又はモールド樹脂がない部分を形成して、半導体パッケ
ージ全体の加熱に際して、この内部の水分の蒸発による
ガスを逃す手段としたものが提案されている。
In order to prevent the above cracks from occurring, for example,
As No. -208847, a cylindrical or polygonal hole is made in the mold resin portion on the back surface of the semiconductor element to form an extremely thin portion or a portion without mold resin. There has been proposed a means for releasing a gas due to evaporation of water.

(発明が解決しようとする問題点) しかしながら、上記特開昭60−208847号公報に記載さ
れたものは、半導体素子の裏面のモールド樹脂に穴があ
けられているため、半導体素子を搭載したダイパッドの
下面が外部に露出してしまうばかりでなく、半導体パッ
ケージ全体が高温にさらされることによって、モールド
樹脂とダイパッドとの密着性が低下して放射状に剥がれ
てしまい、ここから腐蝕が始まって半導体素子に悪影響
を与えるおそれがあると考えられる。
(Problems to be Solved by the Invention) However, the one disclosed in Japanese Patent Application Laid-Open No. 60-208847 has a die pad on which a semiconductor element is mounted because a hole is formed in a mold resin on the back surface of the semiconductor element. Not only is the lower surface of the semiconductor package exposed to the outside, but also the entire semiconductor package is exposed to high temperatures, causing the adhesiveness between the mold resin and the die pad to decrease and to peel off radially. May be adversely affected.

また実装時に用いられるフラックスや、実装後の洗浄
工程において使用される処理液等が穴から侵入した場合
には、これらが容易にダイパッド裏面全面を汚染してし
まうため、ダイパッドの腐食や、耐湿信頼性の劣化を引
き起こすといった問題点があると考えられる。
In addition, if the flux used during mounting or the processing liquid used in the cleaning process after mounting enters through the holes, these easily contaminate the entire back surface of the die pad. It is considered that there is a problem of causing deterioration of performance.

更に、上記樹脂モールドによるダイパッド及び半導体
素子の上方向又は下方向へのずれ(以下、ダイパッドの
浮き又は沈みという)に対する対策は何等施されていな
かった。
Furthermore, no countermeasures have been taken against upward or downward displacement of the die pad and the semiconductor element (hereinafter referred to as floating or sinking of the die pad) due to the resin mold.

本発明は上記に鑑み、実装時に内部の樹脂クラックの
発生をなくして、吸湿後に全体加熱による半田付実装を
行っても耐湿信頼性に問題がなく、しかも半導体素子に
悪影響を与えてしまうことがないばかりでなく、パッケ
ージ自体の大型化にも対処することができ、更にはダイ
パッドの浮き又は沈みの発生をなくして、この点でも耐
湿信頼性上の問題をなくすようにすることもできるもの
を提供することを目的とする。
In view of the above, the present invention eliminates the generation of internal resin cracks at the time of mounting, does not have a problem with moisture resistance reliability even if solder mounting is performed by total heating after moisture absorption, and can adversely affect semiconductor elements. Not only that, it is possible to deal with an increase in the size of the package itself, and furthermore, it is possible to eliminate the occurrence of floating or sinking of the die pad, and to eliminate the problem of moisture resistance reliability in this regard as well. The purpose is to provide.

〔発明の構成〕[Configuration of the invention]

(問題点を解決するための手段〕 本発明は上記目的を達成するため、上面に半導体素子
を搭載したダイパッドをその四隅からそれぞれ延出する
タイバーにより支持し前記半導体素子をモールド樹脂で
樹脂封止した半導体装置において、上記モールド樹脂の
表面又は裏面の少なくとも一方、例えばモールド樹脂の
裏面のみ、又はモールド樹脂の夫々対応する表面及び裏
面の双方等に、上記タイバーに達する穿孔又は切欠きを
1個以上設けたものである。
(Means for Solving the Problems) In order to achieve the above object, according to the present invention, a die pad having a semiconductor element mounted on its upper surface is supported by tie bars extending from four corners of the die pad, and the semiconductor element is sealed with a molding resin. In the semiconductor device, at least one of a front surface and a back surface of the mold resin, for example, only one or more holes or notches reaching the tie bar are provided on only the back surface of the mold resin, or both corresponding front and back surfaces of the mold resin. It is provided.

(作 用) 而して、モールド樹脂の内部、特にモールド樹脂とダ
イパッドの界面の近傍に存在する水分を、実装時の高温
下において蒸気として穿孔又は切欠きから効果的に外部
に排出することにより、この出口を予め形成してこの蒸
気によるクラックの発生を防止するとともに、この穿孔
又は切欠きをタイバーに達するよう設けることにより、
この穿孔又は切欠きによって、半導体素子に悪影響を与
えてしまうことを防止するとともに、パッケージの形状
の大型化に対処し、更にモールド樹脂の表面及び裏面の
夫々対向する位置に上記穿孔又は切欠きを設けることに
より、樹脂モールド時に穿孔又は切欠に対応するモール
ド金型の突出部を介してタイバーを上下方向から押圧し
てこれを固定することにより、ダイパッドの浮き又は沈
みの発生を確実に防止するようにすることもできるもの
である。
(Operation) By effectively discharging the moisture present inside the mold resin, particularly in the vicinity of the interface between the mold resin and the die pad as vapor at a high temperature during mounting from the perforations or notches to the outside. By forming this outlet in advance to prevent the generation of cracks due to the steam, and by providing this perforation or notch so as to reach the tie bar,
This perforation or notch prevents the semiconductor element from being adversely affected, copes with an increase in the size of the package, and further forms the perforation or notch at opposing positions on the front and back surfaces of the mold resin, respectively. By providing, by pressing the tie bar from above and below via the protrusion of the mold corresponding to the perforation or notch at the time of resin molding and fixing it, the floating or sinking of the die pad can be reliably prevented. It can also be.

(実施例) 第1図及び第2図は、本発明の第1の実施例を示すも
ので、隅部から四方に延びるタイバー1により平板状の
ダイパッド2の四隅が支持され、このダイパッド2の上
面には半導体素子3が搭載されている。この半導体素子
3とリード線4とは、第14図に示すようにボンディング
ワイヤ5でボンディングされている。
(Embodiment) FIGS. 1 and 2 show a first embodiment of the present invention, in which four corners of a flat die pad 2 are supported by tie bars 1 extending from four corners to four sides. The semiconductor element 3 is mounted on the upper surface. The semiconductor element 3 and the lead wire 4 are bonded by bonding wires 5 as shown in FIG.

この半導体素子3及びこの周囲は短形状のモールド樹
脂6で樹脂封止されて半導体パッケージPが構成されて
いる。
The semiconductor element 3 and its periphery are resin-sealed with a short mold resin 6 to form a semiconductor package P.

このモールド樹脂6の裏面の対角線上の上記タイバー
2に対向する4ヶ所の位置には、このタイバー2に達す
る穿孔6aが夫々設けられている。
Holes 6a reaching the tie bar 2 are provided at four positions on the back surface of the mold resin 6 opposite to the tie bar 2 on the diagonal line.

このように、穿孔6aを設けることにより、半導体パッ
ケージP全体を200℃以上の高温にさらして半導体装置
を基板等に実装する時、特に半導体素子3とダイパッド
2との界面に存在して蒸発する水分を、このダイパッド
2に連続したタイバー1を伝わってこの穿孔6aから外部
に排出させることにより、この蒸発の圧力によってモー
ルド樹脂6の内部にクラックが発生してしまうことを防
止するのである。
By providing the perforations 6a in this manner, when mounting the semiconductor device on a substrate or the like by exposing the entire semiconductor package P to a high temperature of 200 ° C. or more, it is present particularly at the interface between the semiconductor element 3 and the die pad 2 and evaporates. By transmitting the moisture to the die pad 2 through the tie bar 1 continuous to the die pad 2 and discharging the moisture to the outside from the perforations 6a, it is possible to prevent a crack from being generated inside the mold resin 6 due to the pressure of the evaporation.

しかも、通常クラックが発生するような場合、ダイパ
ッド2の四辺の中央に対応する位置を起点としてモール
ド樹脂6の四辺に向かって円弧状に進行し、起点から離
れたモールド樹脂6の隅部には進みにくいため、このよ
うに穿孔6aを設けても、ここからクラックが発生してし
まうおそれは少ない。
In addition, when a normal crack occurs, the arc progresses toward the four sides of the mold resin 6 starting from a position corresponding to the center of the four sides of the die pad 2 as a starting point. Since it is difficult to proceed, even if the perforations 6a are provided in this manner, there is little possibility that cracks will be generated from the perforations 6a.

更に、このように穿孔6aを設けることにより、ダイパ
ッド2の隅部とこの穿孔6aとの距離lを半導体パッケー
ジPの外形により決まるタイバー長さLより短くなし
て、クラックの発生に関し、この穿孔6aを結ぶ線で囲ま
れた範囲の大きさの半導体パッケージと実質的に同等な
大きさの半導体パッケージのようにし、これにより通常
半導体パッケージの大きさが小さけれは小さい程クラッ
クの発生が少ないので、クラックの発生を極力防止して
いるのである。
Further, by providing the perforations 6a in this manner, the distance l between the corner of the die pad 2 and the perforations 6a is made shorter than the tie bar length L determined by the outer shape of the semiconductor package P, and the occurrence of cracks is reduced. The size of the semiconductor package is substantially the same as the size of the semiconductor package in the range enclosed by the line connecting the lines, so that the smaller the size of the semiconductor package, the smaller the occurrence of cracks. This is to prevent the occurrence of as much as possible.

このようにして構成した半導体装置を、85℃で85%RH
の加速雰囲気で半導体パッケージ内の水分量が飽和状態
になるまで放置し、215℃で2分間半田浸漬した後に、
クラックの発生を調べた結果、10個中にクラックの発生
したものは全くなかった。これに対して、従来のものを
上記と同様にして実験した結果では、10個中の全てにク
ラックが発生した。
85% RH at 85 ° C.
In an accelerated atmosphere, let the moisture content inside the semiconductor package become saturated, and after immersing the solder at 215 ° C for 2 minutes,
As a result of examining the occurrence of cracks, none of the 10 had cracks. On the other hand, as a result of the experiment of the conventional device in the same manner as above, cracks occurred in all of the ten samples.

第3図及び第4図は、第2の実施例を示すもので、上
記実施例と異なる点は、モールド樹脂6の対角線上のタ
イバー1に対向する位置の裏面の一ヶ所に、このタイバ
ー1に達する切欠き6bを設けた点にある。
FIGS. 3 and 4 show the second embodiment. The difference from the above embodiment is that the tie bar 1 is provided at one position on the back surface of the mold resin 6 opposite to the tie bar 1 on the diagonal line. In that the notch 6b is provided.

このようにして、半導体パッケージPの全体を200℃
以上の雰囲気にさらした時に、この切欠き6bからモール
ド樹脂6の内部の蒸発した水分を排出させるのである。
In this way, the entire semiconductor package P is heated to 200 ° C.
When exposed to the above atmosphere, the moisture evaporated inside the mold resin 6 is discharged from the notch 6b.

なお、上記のようにモールド樹脂6の裏面から穿孔6a
等を設けたのは、主に美感を損なうことがないようにす
るためであり、モールド樹脂6の表面から穿孔6aを設け
るようにすることもできる。
Note that, as described above, the perforations 6a
The reason for providing these is mainly to prevent the aesthetics from being impaired, and it is also possible to provide perforations 6 a from the surface of the mold resin 6.

また、半導体素子3の上面にジャンクションコーティ
ングレジン(JCR)又はポリイミド等を塗布して、耐湿
信頼性のより一層の向上を図るようにすることもでき
る。
In addition, a junction coating resin (JCR) or polyimide may be applied to the upper surface of the semiconductor element 3 to further improve the moisture resistance reliability.

第5図及び第6図は、第3の実施例を示すもので、モ
ールド樹脂6の表面及び裏面の双方の上下から、上記タ
イバー1に対向する対角線上の4ヶ所で、且つお互いに
対向する位置に、上記タイバー1に達する穿孔6a,6a′
を夫々設けたものである。
FIG. 5 and FIG. 6 show a third embodiment, in which four locations on a diagonal line facing the tie bar 1 and from above and below both the front and back surfaces of the mold resin 6 and face each other. Holes 6a, 6a 'reaching the tie bar 1
Are provided respectively.

このように、夫々対向する上下から夫々穿孔6a,6a′
を設けることにより、上記表面又は裏面の一方のみから
設けた効果の他に以下のような効果がある。
In this way, the perforations 6a, 6a 'are respectively located from the upper and lower sides facing each other.
In addition to the effects provided from only one of the front surface and the back surface, the following effects are provided.

即ち、第7図に示すように、樹脂モールドする際、本
来パッケージの端(タイバー長さL)でモールド金型8,
8によって固定されているタイバー2が、その途中の位
置(距離l(<L))でモールド金型8,8の突出部8a,8a
で上下から押圧して固定するようにすることができるた
め、このタイバー1によって支持されるダイパッド2及
び半導体素子3が、溶融した熱硬化性樹脂の流動圧力に
より通常あるべき位置よりも押し上げられたり、又は押
し下げられたりすることを確実に防止するようにするこ
とができる。
That is, as shown in FIG. 7, when performing resin molding, the molding die 8, 8
The tie bar 2 fixed by the projections 8a, 8a at the intermediate position (distance 1 (<L))
The die pad 2 and the semiconductor element 3 supported by the tie bar 1 are pushed up from a normal position by the flow pressure of the molten thermosetting resin. , Or being pushed down.

しかも、このようにダイパッド2及び半導体素子3の
浮き又は沈みを確実に防止することにより、半導体素子
3の上側又は下側の樹脂厚を適正値に保つことができ、
これによって、特に大型で薄型の半導体パッケージにお
いて、特に半田リフロー後の良好な耐湿信頼性を得るよ
うにすることができる。
In addition, by reliably preventing the die pad 2 and the semiconductor element 3 from floating or sinking, the resin thickness on the upper side or the lower side of the semiconductor element 3 can be maintained at an appropriate value.
As a result, particularly in a large and thin semiconductor package, it is possible to obtain good moisture resistance reliability especially after solder reflow.

なお、この実施例において、上記モールド樹脂6の表
裏両面に設けた穿孔6a,6a′は、タイバー1に近付く
程、小さくなるテーパ状に形成されているが、このよう
に形成することにより、モールド成型時の成型し易さを
図るようにすることができる。
In this embodiment, the perforations 6a and 6a 'formed on both the front and back surfaces of the molding resin 6 are formed in a tapered shape that becomes smaller as approaching the tie bar 1. It is possible to facilitate the molding at the time of molding.

第8図は、第4図の実施例を示すもので、ダイパッド
2の左右の二辺に中央から延びるタイバー1により、上
記ダイパッド2を支持するとともに、このタイバー1に
対向する左右の2カ所の表面及び裏面の双方から、且つ
お互いに対向する位置に、夫々上記タイバー1に達する
穿孔6a,6a′を夫々設けたものである。
FIG. 8 shows the embodiment of FIG. 4, in which the tie bars 1 extending from the center on the left and right sides of the die pad 2 support the die pad 2 and at two places on the left and right opposite to the tie bar 1. Perforations 6a and 6a 'reaching the tie bar 1, respectively, are provided from both the front and back surfaces and at positions facing each other.

なお、上記実施例において、第9図に示すように、上
記穿孔6aに対応する位置にあるタイバー1の一部に面積
の大きな大形部1aを形成することにより、タイバー1は
一般に細幅であるため、この穿孔6aが確実にタイバー1
に達するようにするとともに、美観の向上を図るように
することができる。
In the above embodiment, as shown in FIG. 9, by forming a large-sized portion 1a having a large area at a part of the tie bar 1 located at a position corresponding to the perforation 6a, the tie bar 1 is generally thin and wide. Because of this, this perforation 6a is surely
, And the appearance can be improved.

第10図及び第11図は、第5の実施例を示すもので、モ
ールド樹脂6の表面及び裏面の双方の上下から、上記タ
イバー1に対向する対角線上の2ヶ所で、且つお互いに
対向する位置に、夫々上記タイバー1に達する切欠き6
b,6b′を設けたものである。
FIG. 10 and FIG. 11 show a fifth embodiment, in which two locations on the diagonal line facing the tie-bar 1 from above and below both the front and back surfaces of the mold resin 6 and face each other. Notches 6 reaching the above tie bar 1 in position
b, 6b '.

上記のように、穿孔6a,6a′又は切欠き6b,6b′は、1
カ所以上で、且つモールド樹脂6の表面及び裏面の夫々
対向する位置から設ければ、ダイパッド2及び半導体素
子3の浮き又は沈みを防止する効果を発揮することがで
きる。
As described above, the perforations 6a, 6a 'or the notches 6b, 6b'
If provided at more than two places and from the positions facing the front and back surfaces of the mold resin 6, respectively, the effect of preventing the die pad 2 and the semiconductor element 3 from floating or sinking can be exhibited.

また、半導体素子3の上面に、ポリイミド等を塗布し
て、耐湿信頼性のより一層の向上を図るようにすること
もできる。
In addition, polyimide or the like may be applied to the upper surface of the semiconductor element 3 to further improve the moisture resistance reliability.

〔発明の効果〕〔The invention's effect〕

本発明は上記のような構成であるので、半田付実装時
に半導体パッケージ全体が200℃以上の高温にさらされ
た時に、モールド樹脂の内部に存在する水分は蒸気とな
って、容易に外部に排出され、この蒸気によってクラッ
クが発生することを防止することができる。
Since the present invention is configured as described above, when the entire semiconductor package is exposed to a high temperature of 200 ° C. or more at the time of solder mounting, moisture present inside the mold resin becomes steam and is easily discharged to the outside. Thus, generation of cracks due to the steam can be prevented.

しかも、大型の半導体パッケージにおいても、穿孔等
の位置によって、クラックの発生に関しては小型の半導
体パッケージと実質的に同等となして、この発生を防止
し、また、通常、クラッチはモールド樹脂の四隅には発
生しにくいので、タイパッドをその四隅から吊るタイバ
ーに到達するように穿孔または切欠きを設けても、この
穿孔または切欠きが半導体素子の信頼性を損なうことな
く、水蒸気導出の有効な手段となる。
Moreover, even in a large semiconductor package, the occurrence of cracks is substantially the same as that of a small semiconductor package due to the positions of perforations and the like, and this occurrence is prevented, and the clutch is usually provided at the four corners of the mold resin. Is difficult to generate, so even if a perforation or notch is provided so as to reach the tie bar hanging the tie pad from the four corners, this perforation or notch does not impair the reliability of the semiconductor element, and is an effective means for deriving steam. Become.

更に、半導体素子を搭載したダイパッドの下面が外部
に露出することがないので、ここが腐蝕してしまうおそ
れはない。また穿孔からダイパッドまでは細いタイバー
で繋っているので外部からの汚染物質の侵入を抑制する
ことができる。従って穿孔等によって半導体素子に悪影
響を与えてしまうことはない。
Further, since the lower surface of the die pad on which the semiconductor element is mounted is not exposed to the outside, there is no possibility that the die pad will be corroded. In addition, since the hole from the perforation to the die pad is connected by a thin tie bar, intrusion of contaminants from the outside can be suppressed. Therefore, the semiconductor element is not adversely affected by the perforation or the like.

加えて、モールド樹脂の表面及び裏面の夫々対向する
位置にタイバーに達する穿孔又は切欠きを設けることに
より、樹脂モールドによるダイパッド及び半導体素子の
上下方向へのずれ(浮き又は沈み)を確実に防ぐように
することができ、これによって、特に大型で薄型の半導
体パッケージでの、この浮き又は沈みによる耐湿信頼性
上の問題をなくすようにすることができるといった効果
がある。
In addition, by providing perforations or notches that reach the tie bars at positions facing the front and back surfaces of the mold resin, respectively, it is possible to reliably prevent the die pad and the semiconductor element from being vertically displaced (lift or sink) due to the resin mold. Accordingly, there is an effect that it is possible to eliminate the problem of the moisture resistance reliability due to the floating or sinking particularly in a large and thin semiconductor package.

【図面の簡単な説明】[Brief description of the drawings]

第1図及び第2図は本発明の第1の実施例を示し、第1
図は第2図のI−I線断面図、第2図は裏面図、第3図
及び第4図は第2の実施例を示し、第3図は第4図のII
I−III線断面図、第4図は裏面図、第5図乃至第7図は
第3の実施例を示し、第5図は第6図のV−V線断面
図、第6図は裏面図(表面図)、第7図はその製造工程
における断面図、第8図は第4の実施例を示す裏面図
(表面図),第9図はタイバーの変形例を示す裏面図、
第10図及び第11図は第5の実施例を示し、第10図は第11
図のX−X線断面図、第11図は裏面図(表面図)、第12
図乃至第14図は従来例を示し、第12図は裏面図、第13図
は第12図のXIII−XIII線断面図、第14図は同じくXIV−X
IV線断面図、第15図及び第16図は夫々異なる他の従来例
を示す断面図である。 1……タイバー、2……ダイパッド、3……半導体素
子、6……モールド樹脂、6a,6a′……同穿孔、6b,6b′
……同切欠き。
FIGS. 1 and 2 show a first embodiment of the present invention.
FIG. 2 is a sectional view taken along line II of FIG. 2, FIG. 2 is a rear view, FIGS. 3 and 4 show a second embodiment, and FIG.
4 is a rear view, FIGS. 5 to 7 show a third embodiment, FIG. 5 is a cross-sectional view taken along the line VV in FIG. 6, and FIG. FIG. 7 is a cross-sectional view in the manufacturing process, FIG. 8 is a back view (front view) showing the fourth embodiment, FIG. 9 is a back view showing a modification of the tie bar,
10 and 11 show a fifth embodiment, and FIG.
11 is a rear view (front view), FIG.
FIGS. 14 to 14 show a conventional example, FIG. 12 is a rear view, FIG. 13 is a sectional view taken along line XIII-XIII in FIG. 12, and FIG.
FIG. 15 and FIG. 16 are sectional views showing other different conventional examples. 1 ... tie bar, 2 ... die pad, 3 ... semiconductor element, 6 ... mold resin, 6a, 6a '... perforation, 6b, 6b'
…… Notch.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 平田 誠一 神奈川県川崎市幸区小向東芝町1 株式 会社東芝多摩川工場内 (72)発明者 桜井 寿春 神奈川県川崎市幸区小向東芝町1 株式 会社東芝多摩川工場内 (56)参考文献 特開 昭58−79739(JP,A) 特開 昭59−121959(JP,A) 特開 昭60−128646(JP,A) 実開 昭61−83045(JP,U) ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Seiichi Hirata 1 Komukai Toshiba-cho, Saiwai-ku, Kawasaki City, Kanagawa Prefecture Inside the Toshiba Tamagawa Plant Co., Ltd. (56) References JP-A-58-79739 (JP, A) JP-A-59-121959 (JP, A) JP-A-60-128646 (JP, A) (JP, U)

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】上面に半導体素子を搭載したタイパッドを
その四隅からそれぞれ延出するタイバーにより支持し前
記半導体素子をモールド樹脂で樹脂封止した半導体装置
において、上記モールド素子の表面または裏面の少なく
とも一方で上記タイバーに達する穿孔または切欠きを1
個以上設けたことを特徴とする半導体装置。
1. A semiconductor device in which a tie pad having a semiconductor element mounted on an upper surface is supported by tie bars extending from four corners thereof and the semiconductor element is resin-sealed with a mold resin. Piercing or notch reaching the tie bar with 1
A semiconductor device comprising at least two semiconductor devices.
【請求項2】上記モールド樹脂の表面および裏面の夫々
対向する位置に、上記タイバーに達する穿孔または切欠
きをそれぞれ設けたことを特徴とする特許請求の範囲第
1項記載の半導体装置。
2. The semiconductor device according to claim 1, wherein a hole or a notch reaching the tie bar is provided at a position facing the front surface and the back surface of the mold resin, respectively.
JP62330433A 1986-12-26 1987-12-26 Semiconductor device Expired - Lifetime JP2607576B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62330433A JP2607576B2 (en) 1986-12-26 1987-12-26 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP31375486 1986-12-26
JP61-313754 1986-12-26
JP62330433A JP2607576B2 (en) 1986-12-26 1987-12-26 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS63265452A JPS63265452A (en) 1988-11-01
JP2607576B2 true JP2607576B2 (en) 1997-05-07

Family

ID=26567693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62330433A Expired - Lifetime JP2607576B2 (en) 1986-12-26 1987-12-26 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2607576B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5879739A (en) * 1981-11-05 1983-05-13 Toshiba Corp Sheath for semiconductor
JPS59121959A (en) * 1982-12-28 1984-07-14 Fujitsu Ltd Semiconductor device and its manufacture

Also Published As

Publication number Publication date
JPS63265452A (en) 1988-11-01

Similar Documents

Publication Publication Date Title
KR100192760B1 (en) Method for manufacturing bga package using metal carrier frame
KR100219772B1 (en) Semiconductor device
US8115299B2 (en) Semiconductor device, lead frame and method of manufacturing semiconductor device
US6340837B1 (en) Semiconductor device and method of fabricating the same
KR960005039B1 (en) Semiconductor device
JP2607576B2 (en) Semiconductor device
JP2539432B2 (en) Resin-sealed semiconductor device
JP2006049694A (en) Dual gauge lead frame
JPH08204107A (en) Resin sealed semiconductor device
KR100373891B1 (en) Semiconductor device and method of its fabrication
JPH0870087A (en) Lead frame
JPH0555430A (en) Lead frame and resin-sealed semiconductor device using same
JP4573412B2 (en) Semiconductor device
JPS6224650A (en) Semiconductor device
JP4407860B2 (en) Semiconductor device and substrate
JPS61128551A (en) Lead frame for semiconductor device
JP2749153B2 (en) Semiconductor device
JP2771475B2 (en) Semiconductor device
JPH02170454A (en) Lead frame
JPH04254363A (en) Lead frame and semiconductor integrated circuit device utilizing the same
JPH08288447A (en) Lead frame
KR940010549B1 (en) Semiconductor lead frame
KR980012326A (en) Semiconductor Package
JPH08279585A (en) Lead frame and its semiconductor device
JPH07263468A (en) Semiconductor integrated circuit device and lead frame

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term