JP2606221B2 - ディジタルｖｔｒの再生回路 - Google Patents
ディジタルｖｔｒの再生回路Info
- Publication number
- JP2606221B2 JP2606221B2 JP18985487A JP18985487A JP2606221B2 JP 2606221 B2 JP2606221 B2 JP 2606221B2 JP 18985487 A JP18985487 A JP 18985487A JP 18985487 A JP18985487 A JP 18985487A JP 2606221 B2 JP2606221 B2 JP 2606221B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- dpcm
- error
- error flag
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタルVTRの再生回路、特にDPCMで
符号化されたデータを再生するものに関する。
符号化されたデータを再生するものに関する。
この発明では、DPCMブロック毎にエラー訂正符号の復
号がなされ、復号によりDPCMブロック毎のエラーフラグ
が形成され、このエラーフラグがDPCMブロックに付加さ
れて伝送されることにより、安価な再生メモリの使用が
可能となる。
号がなされ、復号によりDPCMブロック毎のエラーフラグ
が形成され、このエラーフラグがDPCMブロックに付加さ
れて伝送されることにより、安価な再生メモリの使用が
可能となる。
ディジタルVTRでは、再生データを伝送する場合、各
サンプルデータに対してエラーフラグを付加し、場合に
よっては、各サンプルデータに対してフィールド及びフ
レームを識別するために、ID信号も付加している。ま
た、エラーフラグは、１ビットでは不足し、新しいデー
タか旧いデータかを区別するためのエラーフラグをも必
要とする。従って、サンプルデータを８ビットとする
と、エラーフラグとして２ビットのデータを必要とし、
フィールドID及びフレームIDとして２ビットのデータを
必要とする。結局、12ビットパラレルのデータバスが必
要となる。
サンプルデータに対してエラーフラグを付加し、場合に
よっては、各サンプルデータに対してフィールド及びフ
レームを識別するために、ID信号も付加している。ま
た、エラーフラグは、１ビットでは不足し、新しいデー
タか旧いデータかを区別するためのエラーフラグをも必
要とする。従って、サンプルデータを８ビットとする
と、エラーフラグとして２ビットのデータを必要とし、
フィールドID及びフレームIDとして２ビットのデータを
必要とする。結局、12ビットパラレルのデータバスが必
要となる。
12ビットパラレルのデータバスを介して再生メモリに
データを入出力する場合、メモリとして高価なものを使
用しなければならない。
データを入出力する場合、メモリとして高価なものを使
用しなければならない。
従って、この発明の目的は、DPCMのブロックで再生さ
れたデータを８バイトのデータバスを介してメモリに入
力することができ、安価なメモリの使用が可能となるデ
ィジタルVTRの再生回路を提供することにある。
れたデータを８バイトのデータバスを介してメモリに入
力することができ、安価なメモリの使用が可能となるデ
ィジタルVTRの再生回路を提供することにある。
この発明では、DPCMブロック毎にエラー訂正符号の復
号がなされ、この復号によりDPCM毎のエラーフラグが形
成され、エラーフラグがDPCMブロックに付加されて伝送
される。
号がなされ、この復号によりDPCM毎のエラーフラグが形
成され、エラーフラグがDPCMブロックに付加されて伝送
される。
磁気テープには、DPCMブロック毎にデータが記録さ
れ、また、DPCMブロック毎に再生される。積符号を用い
る場合、エラー訂正符号（内符号）は、DPCMブロック毎
に符号化される。再生データは、DPCMブロック毎にエラ
ー訂正され、エラーの有無を示すエラーフラグが形成さ
れ、更に外符号によってエラー訂正される。このデータ
及びエラーフラグを再生メモリを書き込む場合、１サン
プル毎にエラーフラグを並列に付加して伝送せずに、DP
CMブロックの例えば先頭にエラーフラグを付加して伝送
する。従って、DPCMブロックが（８ビット（１バイト）
×６）のデータの場合には、１バイトのデータバスでデ
ータが伝送され、再生メモリとして安価なものが使用で
きる。
れ、また、DPCMブロック毎に再生される。積符号を用い
る場合、エラー訂正符号（内符号）は、DPCMブロック毎
に符号化される。再生データは、DPCMブロック毎にエラ
ー訂正され、エラーの有無を示すエラーフラグが形成さ
れ、更に外符号によってエラー訂正される。このデータ
及びエラーフラグを再生メモリを書き込む場合、１サン
プル毎にエラーフラグを並列に付加して伝送せずに、DP
CMブロックの例えば先頭にエラーフラグを付加して伝送
する。従って、DPCMブロックが（８ビット（１バイト）
×６）のデータの場合には、１バイトのデータバスでデ
ータが伝送され、再生メモリとして安価なものが使用で
きる。
以下、この発明の一実施例について図面を参照して説
明する。第１図は、この発明を適用することができるデ
ィジタルVTRの再生回路である。１が入力端子であり、
入力端子１に再生データが供給される。２が同期信号及
びID信号を復号する同期、IDデコーダである。３が内符
号デコーダである。内符号デコーダ３においては、内符
号のエラー訂正がなされる。
明する。第１図は、この発明を適用することができるデ
ィジタルVTRの再生回路である。１が入力端子であり、
入力端子１に再生データが供給される。２が同期信号及
びID信号を復号する同期、IDデコーダである。３が内符
号デコーダである。内符号デコーダ３においては、内符
号のエラー訂正がなされる。
内符号デコーダ３の出力信号が再生メモリ４に書き込
まれる。再生メモリ４から読み出されたデータ及びエラ
ーフラグが外符号デコーダ５に供給され、外符号のエラ
ー訂正の処理を受ける。外符号デコーダ５の入力側に
は、図示せずも、記録側に設けられているシャフリング
回路による配列の並び替えを元に戻すディシャフリング
回路が設けられている。外符号デコーダ５の出力信号が
出力端子６に取り出される。この出力端子６には、エラ
ー訂正符号で訂正できなかったエラーを修整するための
コンシールメント回路が接続される。
まれる。再生メモリ４から読み出されたデータ及びエラ
ーフラグが外符号デコーダ５に供給され、外符号のエラ
ー訂正の処理を受ける。外符号デコーダ５の入力側に
は、図示せずも、記録側に設けられているシャフリング
回路による配列の並び替えを元に戻すディシャフリング
回路が設けられている。外符号デコーダ５の出力信号が
出力端子６に取り出される。この出力端子６には、エラ
ー訂正符号で訂正できなかったエラーを修整するための
コンシールメント回路が接続される。
内符号デコーダ３の出力信号は、第２図に示すよう
に、６バイト（B1〜B6）のDPCMブロックの先頭に、１バ
イト（B0）のエラーフラグ、ID信号が付加されたもので
ある。ID信号は、フィールドを区別するフィールドID信
号とフレームを区別するフレームID信号であり、各々１
ビットである。この実施例では、相関が強い９サンプル
毎をまとめ、その中心に位置する中心サンプルは、元の
ビット数のままで伝送し、他の８個のサンプルは、中心
サンプルから左右に順次DPCM化することにより、５ビッ
トのデータに圧縮するDPCM方式が用いられている。１サ
ンプルを８ビットとすると、９サンプルのデータは、
（８＋８×５＝48ビット）に圧縮されている。この48ビ
ットが６バイトとして伝送（記録／再生）される。
に、６バイト（B1〜B6）のDPCMブロックの先頭に、１バ
イト（B0）のエラーフラグ、ID信号が付加されたもので
ある。ID信号は、フィールドを区別するフィールドID信
号とフレームを区別するフレームID信号であり、各々１
ビットである。この実施例では、相関が強い９サンプル
毎をまとめ、その中心に位置する中心サンプルは、元の
ビット数のままで伝送し、他の８個のサンプルは、中心
サンプルから左右に順次DPCM化することにより、５ビッ
トのデータに圧縮するDPCM方式が用いられている。１サ
ンプルを８ビットとすると、９サンプルのデータは、
（８＋８×５＝48ビット）に圧縮されている。この48ビ
ットが６バイトとして伝送（記録／再生）される。
第２図に示すデータは、再生メモリ４に書き込まれる
場合、２倍の書き込み速度でもって、各データバイト
（B1〜B6）とエラーフラグ,IDバイトB0とがペアで書き
込まれる。再生メモリ４からデータとエラーフラグが1
3.5〔MHz〕で読み出される。通常、１ライン中には、有
効データが720サンプルある。しかしながら、DPCMによ
り圧縮されているので、１ライン中の有効データは、48
0サンプルである。
場合、２倍の書き込み速度でもって、各データバイト
（B1〜B6）とエラーフラグ,IDバイトB0とがペアで書き
込まれる。再生メモリ４からデータとエラーフラグが1
3.5〔MHz〕で読み出される。通常、１ライン中には、有
効データが720サンプルある。しかしながら、DPCMによ
り圧縮されているので、１ライン中の有効データは、48
0サンプルである。
この読み出し動作の場合、スローモーション再生を考
慮して、第３図に示すような動作がなされる。第３図Ａ
は、エラーフラグ,IDバイトB0を示す。第３図Ａで斜線
で示すように、４ビットの部分は使用されていない。再
生メモリ４にエラーフラグ、IDバイトが書き込まれた状
態では、第３図Ｂに示すようになっている。
慮して、第３図に示すような動作がなされる。第３図Ａ
は、エラーフラグ,IDバイトB0を示す。第３図Ａで斜線
で示すように、４ビットの部分は使用されていない。再
生メモリ４にエラーフラグ、IDバイトが書き込まれた状
態では、第３図Ｂに示すようになっている。
第３図Ｂに示す各１ビットのエラーフラグ、フィール
ドID、フレームIDが再生メモリ４から読み出されると、
アドレスが変更されずに書き込みサイクルとなる。第２
図に示すデータ構成の中で、エラーフラグ,IDバイトB0
とDPCMブロックの最初のバイトB1との間の空き時間が書
き込みサイクルに割り当てられる。この書き込みサイク
ルによって、第３図Ｃに示すように、セットビットが
“1"にされると共に、元のエラーフラグが空いている１
ビットのエリアにフィードバックされて書き込まれる。
フィールドID及びフレームIDは、元のアドレスに書き込
まれる。この書き込みサイクル以降では、第３図Ｄに示
すように、保存されているエラーフラグ及びID信号が読
み出される。
ドID、フレームIDが再生メモリ４から読み出されると、
アドレスが変更されずに書き込みサイクルとなる。第２
図に示すデータ構成の中で、エラーフラグ,IDバイトB0
とDPCMブロックの最初のバイトB1との間の空き時間が書
き込みサイクルに割り当てられる。この書き込みサイク
ルによって、第３図Ｃに示すように、セットビットが
“1"にされると共に、元のエラーフラグが空いている１
ビットのエリアにフィードバックされて書き込まれる。
フィールドID及びフレームIDは、元のアドレスに書き込
まれる。この書き込みサイクル以降では、第３図Ｄに示
すように、保存されているエラーフラグ及びID信号が読
み出される。
再生メモリ４は、４個の回転ヘッドに応じて４フィー
ルド分のメモリから構成されている。再生信号中には、
再生ヘッドを示すヘッドID信号も含まれており、このヘ
ッドID信号に応じて書き込まれるメモリが選択される。
スローモーション再生時のように、同一トラックを繰り
返して走査する場合に、同一のフィールドメモリに対し
てデータが書き込まれる。また、読み出しも同じフィー
ルドメモリからなされる。再生メモリ４では、エラーフ
ラグとして、全てエラー有りを示す“1"をセットしてお
り、書き込まれるエラーフラグに応じて“0"にセットし
ている。このような制御を行っている時には、第３図に
示すようなエラーフラグの制御が必要となる。
ルド分のメモリから構成されている。再生信号中には、
再生ヘッドを示すヘッドID信号も含まれており、このヘ
ッドID信号に応じて書き込まれるメモリが選択される。
スローモーション再生時のように、同一トラックを繰り
返して走査する場合に、同一のフィールドメモリに対し
てデータが書き込まれる。また、読み出しも同じフィー
ルドメモリからなされる。再生メモリ４では、エラーフ
ラグとして、全てエラー有りを示す“1"をセットしてお
り、書き込まれるエラーフラグに応じて“0"にセットし
ている。このような制御を行っている時には、第３図に
示すようなエラーフラグの制御が必要となる。
この発明によれば、DPCM方式により圧縮されたデータ
であるため、時分割的に処理することが可能となり、８
ビットのデータバスを介してデータ及びエラーフラグを
伝送することができる。従って、安価な再生メモリを使
用することができる。
であるため、時分割的に処理することが可能となり、８
ビットのデータバスを介してデータ及びエラーフラグを
伝送することができる。従って、安価な再生メモリを使
用することができる。
【図面の簡単な説明】 第１図はこの発明を適用することができるディジタルVT
Rの再生回路の一例のブロック図、第２図はこの発明の
一実施例におけるデータ構成を示す略線図、第３図はこ
の発明の一実施例におけるエラーフラグの処理の説明に
用いる略線図である。 図面における主要な符号の説明 3:内符号デコーダ、4:再生メモリ。
Rの再生回路の一例のブロック図、第２図はこの発明の
一実施例におけるデータ構成を示す略線図、第３図はこ
の発明の一実施例におけるエラーフラグの処理の説明に
用いる略線図である。 図面における主要な符号の説明 3:内符号デコーダ、4:再生メモリ。
Claims (1)
- 【請求項１】相関が強い複数のサンプルデータからなる
DPCMブロック毎にDPCMの符号化がなされ、上記DPCMの符
号化出力に対してエラー訂正の符号化がなされて記録さ
れるディジタルVTRの再生回路において、 上記エラー訂正符号の復号を行い、上記DPCMブロック内
に１サンプルでもエラーの場合に、上記DPCMブロックが
エラーであることを示すエラーフラグが形成され、 上記DPCMブロックのデータに対して、ID信号と共に、上
記エラーフラグが付加されて伝送されるようにしたディ
ジタルVTRの再生回路。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18985487A JP2606221B2 (ja) | 1987-07-29 | 1987-07-29 | ディジタルｖｔｒの再生回路 |
| KR1019880009094A KR890003139A (ko) | 1987-07-29 | 1988-07-21 | 디지탈신호의 부호화 방법 및 그 장치 |
| US07/223,527 US4901139A (en) | 1987-07-29 | 1988-07-25 | Method for pulse code modulating a digital video signal |
| AU20066/88A AU609850B2 (en) | 1987-07-29 | 1988-07-27 | Method for coding a digital signal |
| GB8817854A GB2207831B (en) | 1987-07-29 | 1988-07-27 | Methods of and apparatus for transmitting digital video signals |
| CA000573243A CA1311834C (en) | 1987-07-29 | 1988-07-28 | Method for coding a digital signal |
| DE3825917A DE3825917A1 (de) | 1987-07-29 | 1988-07-29 | Verfahren und vorrichtung zum codieren eines digitalen signals |
| FR8810331A FR2618969A1 (fr) | 1987-07-29 | 1988-07-29 | Procede et dispositif pour transmettre un signal video numerique |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18985487A JP2606221B2 (ja) | 1987-07-29 | 1987-07-29 | ディジタルｖｔｒの再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6432783A JPS6432783A (en) | 1989-02-02 |
| JP2606221B2 true JP2606221B2 (ja) | 1997-04-30 |
Family
ID=16248294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18985487A Expired - Lifetime JP2606221B2 (ja) | 1987-07-29 | 1987-07-29 | ディジタルｖｔｒの再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2606221B2 (ja) |
-
1987
- 1987-07-29 JP JP18985487A patent/JP2606221B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6432783A (en) | 1989-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2630085B2 (ja) | 記録装置と再生装置 | |
| JP2000201326A (ja) | デジタルビデオ記録装置、デジタルビデオ再生装置、デジタルビデオ装置、デジタル再生装置、デジタルビデオ信号の変換及び受信用の装置 | |
| US4751590A (en) | Recording audio signals | |
| US4437125A (en) | Digital signal processing method and apparatus | |
| JP2867383B2 (ja) | 映像信号記録方法 | |
| KR100187543B1 (ko) | 디지탈 데이터 처리방법 | |
| JP2606221B2 (ja) | ディジタルｖｔｒの再生回路 | |
| CN1079568C (zh) | 再现数字盒式磁带录像机的视频段的装置和方法 | |
| JPS63160068A (ja) | デイジタル信号の時間軸補正装置 | |
| US7124344B2 (en) | Error correction coding and decoding apparatuses | |
| JP4106713B2 (ja) | ディジタル情報信号記録装置およびその方法 | |
| JPS5829280A (ja) | テレビジヨン信号のコ−デイング方法 | |
| KR100285109B1 (ko) | 디지탈 영상데이타 처리방법 | |
| KR0144975B1 (ko) | 싱크코드 인터리브장치 및 방법 | |
| JP3035984B2 (ja) | ディジタルビデオ信号記録装置 | |
| JPH0783275B2 (ja) | エラ−訂正符号の復号装置 | |
| KR0155736B1 (ko) | 디지탈 기록재생방법 및 장치 | |
| JP3106479B2 (ja) | ディジタルコンポーネント信号の記録装置及び記録方法 | |
| JP3551548B2 (ja) | ビデオデータ記録装置とその方法、ビデオデータ記録媒体、および、ビデオデータ再生装置とその方法 | |
| JPH09246998A (ja) | エラー訂正装置 | |
| KR100301486B1 (ko) | 자기기록재생장치의장시간기록재생시신호처리방법 | |
| SU1040513A1 (ru) | Устройство дл цифровой магнитной записи и воспроизведени | |
| JPH09246996A (ja) | エラー訂正装置 | |
| JPH08130711A (ja) | ディジタル情報記録再生装置 | |
| JPH081682B2 (ja) | ディジタルビデオ信号記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |