JP2605705Y2 - Membership function circuit - Google Patents

Membership function circuit

Info

Publication number
JP2605705Y2
JP2605705Y2 JP1993054657U JP5465793U JP2605705Y2 JP 2605705 Y2 JP2605705 Y2 JP 2605705Y2 JP 1993054657 U JP1993054657 U JP 1993054657U JP 5465793 U JP5465793 U JP 5465793U JP 2605705 Y2 JP2605705 Y2 JP 2605705Y2
Authority
JP
Japan
Prior art keywords
transistor
voltage
current
circuit
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1993054657U
Other languages
Japanese (ja)
Other versions
JPH0720640U (en
Inventor
力 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP1993054657U priority Critical patent/JP2605705Y2/en
Publication of JPH0720640U publication Critical patent/JPH0720640U/en
Application granted granted Critical
Publication of JP2605705Y2 publication Critical patent/JP2605705Y2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【産業上の利用分野】本考案は、ファジィ推論を実行す
るスイープタイプのファジィコンピュータ等で用いられ
るメンバーシップ関数回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a membership function circuit used in a sweep type fuzzy computer for executing fuzzy inference.

【0002】[0002]

【従来の技術】ファジィ研究において、言語情報は一般
にあいまいさ、漠然性、不確実性、不完全性あるいは正
確さを具備し、メンバーシップ関数によって特徴づけら
れる。このメンバーシップの大きさは、0.0〜1.0
までの間の領域の数値によって表され、この範囲内で変
化する。
BACKGROUND OF THE INVENTION In fuzzy research, linguistic information generally has ambiguity, vagueness, uncertainty, incompleteness or accuracy and is characterized by membership functions. The size of this membership is between 0.0 and 1.0
It is represented by the numerical value of the area between and varies within this range.

【0003】図4に、ファジィ命題におけるメンバーシ
ップ関数を表しスイープ信号に同期する信号を出力する
従来のメンバーシップ関数回路のブロック図を示す。
FIG. 4 is a block diagram showing a conventional membership function circuit which outputs a signal representing a membership function in a fuzzy proposition and synchronized with a sweep signal.

【0004】このメンバーシップ関数回路は、例えば三
角波のスイープ電圧VS と一定値のラベル電圧VL を入
力してZ関数信号(ラベル電圧VL の近辺を変化点とし
てスイープ電圧VS の変化にほぼ逆比例して最大値と最
小値の間を変化する信号)を発生するZ関数回路1と、
同様にスイープ電圧VS とラベル電圧VL を入力してS
関数信号(ラベル電圧VL の近辺を変化点としてスイー
プ電圧VS の変化にほぼ比例して最大値と最小値の間を
変化する信号)を発生するS関数回路2と、両関数回路
1、2の出力電圧を受けて、その小さい方の電圧をメン
バーシップ関数信号として出力するMIN演算回路3と
からなるものである。
The membership function circuit receives, for example, a sweep voltage V S of a triangular wave and a label voltage VL of a constant value to input a Z function signal (a change in the sweep voltage V S with a change point near the label voltage VL ). A Z-function circuit 1 for generating a signal that changes between a maximum value and a minimum value in a substantially inverse proportion.
Similarly enter the sweep voltage V S and the label voltage V L S
And S function circuit 2 for generating a function signal (signal that varies between a maximum value and a minimum value substantially proportional to the change in the sweep voltage V S to the vicinity of the label voltage V L as a change point), both function circuit 1, And a MIN operation circuit 3 which receives the output voltage of No. 2 and outputs the smaller voltage as a membership function signal.

【0005】図5はこのメンバーシップ関数回路を具体
化した回路図である。差動接続されたトランジスタQ
1、Q2、トランジスタQ1のコレクタ電流を転移する
カレントミラー接続のトランジスタQ3、Q4、ダイオ
ード接続されたトランジスタQ5、抵抗R1〜R3、ス
イッチSW1、電流Ioの定電流源4、5、は図4に示
したS関数回路2を構成する。
FIG. 5 is a circuit diagram which embodies the membership function circuit. Transistor Q connected differentially
1, Q2, current mirror connected transistors Q3 and Q4 for transferring the collector current of transistor Q1, diode connected transistor Q5, resistors R1 to R3, switch SW1, and constant current sources 4 and 5 for current Io are shown in FIG. The S function circuit 2 shown is configured.

【0006】スイッチSW1をオンした状態で、トラン
ジスタQ1のベースに三角波のスイープ電圧VS を印加
すると、そのスイープ電圧VS がトランジスタQ2のベ
ースに印加している一定値のラベル電圧VL よりも充分
低い間、つまり VS <<VL の間は、トランジスタQ1オフ、トランジスタQ2オン
となりトランジスタQ2のコレクタ電流ICQ2 として定
電流源4の電流Ioが流れる。
[0006] In a state of turning on the switch SW1, upon application of a sweep voltage V S of the triangular wave to the base of transistor Q1, than the label voltage V L constant value that sweep voltage V S is applied to the base of transistor Q2 While sufficiently low, that is, while V S << V L , the transistor Q1 is turned off and the transistor Q2 is turned on, and the current Io of the constant current source 4 flows as the collector current I CQ2 of the transistor Q2.

【0007】しかし、電圧VS が上昇して電圧VL に近
付き、 VS =VL −R1・Io にまで達すると、トランジスタQ1のコレクタ電流が流
れ始め、これに対応してトランジスタQ2のコレクタ電
流が減少し始め、 VS =VL にまでスイープ電圧VS が上昇すると、トランジスタQ
2がオフ、Q1がオンして、トランジスタQ1のコレク
タ電流ICQ1 がIoになる。
However, when the voltage V S rises and approaches the voltage V L and reaches V S = V L -R1 · Io, the collector current of the transistor Q1 starts to flow, and the collector current of the transistor Q2 is correspondingly increased. When the current starts to decrease and the sweep voltage V S rises to V S = V L , the transistor Q
2 turns off, Q1 turns on, and the collector current I CQ1 of the transistor Q1 becomes Io.

【0008】以上のように変化するトランジスタQ1の
コレクタ電流ICQ1 はトランジスタQ3、Q4からなる
カレントミラーにより転移され、負荷抵抗R2でS関数
電圧VX1に変換される。以上の動作波形を図6の
(a)、(b)に示す。
The collector current I CQ1 of the transistor Q1 that changes as described above is transferred by the current mirror including the transistors Q3 and Q4, and is converted into the S function voltage V X1 by the load resistor R2. The above operation waveforms are shown in FIGS.

【0009】なお、スイッチSW1をオフすれば、ラベ
ル電圧VL よりもトランジスタQ5のベース・エミッタ
間電圧VBEQ5分だけスイープ電圧VS が低くなった時点
から、トランジスタQ1のコレクタ電流ICQ1 の増加が
開始する。つまり図6の(b)に一点鎖線で示すように
電圧VX1の特性が左にシフトする。
When the switch SW1 is turned off, the collector current I CQ1 of the transistor Q1 increases from the time when the sweep voltage V S becomes lower than the label voltage V L by the base-emitter voltage V BEQ5 of the transistor Q5. Starts. That is, the characteristic of the voltage V X1 shifts to the left as indicated by the dashed line in FIG. 6B.

【0010】一方、差動接続されたトランジスタQ6、
Q7、トランジスタQ6のコレクタ電流を転移するカレ
ントミラー接続のトランジスタQ8、Q9、ダイオード
接続されたトランジスタQ10、抵抗R4〜R6、スイ
ッチSW2、電流Ioの定電流源6、7、は図4に示し
たZ関数回路1を構成する。
On the other hand, the differentially connected transistors Q6,
Q7, transistors Q8 and Q9 of current mirror connection for transferring the collector current of transistor Q6, transistor Q10 diode-connected, resistors R4 to R6, switch SW2, and constant current sources 6 and 7 for current Io are shown in FIG. The Z function circuit 1 is configured.

【0011】スイッチSW2をオンした状態で、トラン
ジスタQ7のベースに三角波のスイープ電圧VS を印加
すると、そのスイープ電圧VS がトランジスタQ6のベ
ースに印加している一定値のラベル電圧VL よりも充分
低い間、つまり VS <<VL の間は、トランジスタQ6オン、トランジスタQ7オフ
となりトランジスタQ6のコレクタ電流ICQ6 として定
電流源6の電流Ioが流れる。
[0011] In a state of turning on the switch SW2, the application of a sweep voltage V S of the triangular wave to the base of transistor Q7, than the label voltage V L constant value that sweep voltage V S is applied to the base of the transistor Q6 While sufficiently low, that is, while V S << VL , the transistor Q6 is turned on and the transistor Q7 is turned off, and the current Io of the constant current source 6 flows as the collector current I CQ6 of the transistor Q6.

【0012】しかし、電圧VS が上昇して電圧VL に近
付き、 VS =VL にまで達すると、トランジスタQ7のコレクタ電流が流
れ始め、これに対応してトランジスタQ6のコレクタ電
流が減少し始め、 VS =VL +Io・R4 にまでスイープ電圧VS が上昇すると、トランジスタQ
6がオフ、Q7がオンして、トランジスタQ7のコレク
タ電流ICQ7 がIoになる。
However, when the voltage V S rises and approaches the voltage V L and reaches V S = V L , the collector current of the transistor Q7 starts to flow, and the collector current of the transistor Q6 correspondingly decreases. At first, when the sweep voltage V S rises to V S = V L + Io · R4, the transistor Q
6 turns off, Q7 turns on, and the collector current I CQ7 of the transistor Q7 becomes Io.

【0013】以上のように変化するトランジスタQ6の
コレクタ電流ICQ6 はトランジスタQ8、Q9からなる
カレントミラーにより転移され、負荷抵抗R5でZ関数
電圧VX2に変換される。以上の動作波形を図6の
(c)、(d)に示す。
The collector current I CQ6 of the transistor Q6 which changes as described above is transferred by the current mirror composed of the transistors Q8 and Q9, and is converted into the Z function voltage V X2 by the load resistor R5. The above operation waveforms are shown in FIGS. 6 (c) and 6 (d).

【0014】なお、スイッチSW2をオフすれば、ラベ
ル電圧VL よりもトランジスタQ10のベース・エミッ
タ間電圧VBEQ10 分だけスイープ電圧VS が高くなった
時点から、トランジスタQ6のコレクタ電流ICQ6 の減
少が開始する。つまり図6の(d)に一点鎖線で示すよ
うに電圧VX2の特性が右にシフトする。
When the switch SW2 is turned off, the collector current I CQ6 of the transistor Q6 decreases from the time when the sweep voltage V S becomes higher than the label voltage V L by the base-emitter voltage V BEQ10 of the transistor Q10. Starts. That is, the characteristic of the voltage V X2 shifts to the right as shown by the dashed line in FIG.

【0015】次に、トランジスタQ11〜Q13、抵抗
R7、R8は上記図4のMIN演算回路3を構成し、こ
こにおいて、S関数電圧VX1、Z関数電圧VX2の小さい
方の電圧が選択的される。
Next, the transistors Q11 to Q13 and the resistors R7 and R8 constitute the MIN operation circuit 3 in FIG. 4, wherein the smaller one of the S function voltage V X1 and the Z function voltage V X2 is selectively used. Is done.

【0016】すなわち、トランジスタQ11はS関数電
圧VX1が小さくなるほどコレタク電流を増して対応する
電圧を抵抗R7に生じせしめ、トランジスタQ12もZ
関数電圧VX2が小さくなるほどコレクタ電流を増して対
応する電圧を抵抗R7に生じせしめる。そして、この抵
抗R7に生じた電圧を反転した電圧がトランジスタQ3
のエミッタ抵抗R8にメンバーシップ関数電圧VOUT
して現れる。
That is, as the S-function voltage V X1 becomes smaller, the transistor Q11 increases the collective current and causes a corresponding voltage to be generated in the resistor R7.
As the function voltage V X2 decreases, the collector current increases and a corresponding voltage is generated in the resistor R7. The voltage obtained by inverting the voltage generated at the resistor R7 is applied to the transistor Q3.
Appears as a membership function voltage V OUT at the emitter resistance R8 of the IGBT.

【0017】この電圧VOUT は図6の(e)に実線で示
すような三角形、又はスイッチSW1、SW2をオフし
たときは一点鎖線で示すような台形の波形となる。
The voltage V OUT has a triangular waveform as shown by a solid line in FIG. 6E or a trapezoidal waveform as shown by a dashed line when the switches SW1 and SW2 are turned off.

【0018】抵抗R3、R6(=R3)には定電流源
5、7から流れる電流Ioが流れて、そこにIo・R
3、Io・R8なる同一値の電圧降下を生じせしめ、こ
れによってトランジスタQ2のベース電圧をラベル電圧
L よりもIo・R3だけ低下させ、トランジスタQ6
のベース電圧をラベル電圧VL よりもIo・R6だけ上
昇させる。
A current Io flowing from the constant current sources 5 and 7 flows through the resistors R3 and R6 (= R3).
3, causing a voltage drop of the same value of Io R8, thereby lowering the base voltage of the transistor Q2 from the label voltage VL by Io R3,
Is raised from the label voltage V L by Io · R6.

【0019】この電圧Io・R3、Io・R6はトラン
ジスタQ2、Q6のベース・エミッタ間電圧を補償し、
図6の(e)に示したメンバーシップ関数電圧のピーク
値がIo・R2(又はIo・R5)よりも低下するのを
防ぐためのものである。
The voltages Io.R3 and Io.R6 compensate the base-emitter voltages of the transistors Q2 and Q6,
This is to prevent the peak value of the membership function voltage shown in FIG. 6E from dropping below Io · R2 (or Io · R5).

【0020】[0020]

【考案が解決しようとする課題】ところが、このような
メンバーシップ関数回路では、S関数回路2、Z関数回
路1で得られた信号を電流/電圧変換により電圧信号V
X1、VX2に変換してからMIN演算回路3で処理し、そ
の出力段において更に電流/電圧変換して出力電圧V
OUT として取り出すので、特別なMIN演算回路3が必
要となって回路規模が大きくなるばかりか、中間段及び
最終段での電流/電圧変換時に寄生容量への充放電に余
分な電流が要求され、応答速度が低下すると共に消費電
流も増加し、集積回路化に適さないという問題があっ
た。
However, in such a membership function circuit, the signals obtained by the S function circuit 2 and the Z function circuit 1 are converted into a voltage signal V by current / voltage conversion.
X1 and VX2 , then processed by the MIN operation circuit 3, and further subjected to current / voltage conversion at the output stage to output voltage V
Since it is extracted as OUT , a special MIN operation circuit 3 is required, which not only increases the circuit scale, but also requires an extra current for charging / discharging the parasitic capacitance at the time of current / voltage conversion in the intermediate stage and the final stage. There is a problem that the response speed is reduced and the current consumption is increased, which is not suitable for integration into an integrated circuit.

【0021】本考案の目的は、回路規模を小さくでき、
しかも低消費電流で、高速化が実現できるようにして上
記した問題を解決したメンバーシップ関数回路を提供す
ることである。
An object of the present invention is to reduce the circuit scale,
In addition, it is an object of the present invention to provide a membership function circuit which solves the above problem by realizing high speed operation with low current consumption.

【0022】[0022]

【課題を解決するための手段】このために本考案は、Z
関数回路とS関数回路とを具備するメンバーシップ関数
回路において、上記Z関数回路を、ベースにスイープ電
圧が印加される第1のトランジスタのエミッタとベース
にラベル電圧が順方向接続ダイオードを介して印加され
る第2のトランジスタのエミッタを第1の抵抗を介して
接続すると共に該第1、第2のトランジスタの各エミッ
タに第1、第2の定電流源を接続し、上記第2のトラン
ジスタのコレクタ電流を取り出す第1のカレントミラー
回路を接続して構成し、上記S関数回路を、ベースに上
記スイープ電圧が印加される第3のトランジスタのエミ
ッタとベースに上記ラベル電圧が逆方向接続ダイオード
を介して印加される第4のトランジスタのエミッタを第
2の抵抗を介して接続すると共に該第3、第4のトラン
ジスタの各エミッタに電流合計値が上記第1、第2の定
電流源の電流の合計値と同値になる第3、第4の定電流
源を接続し、上記第3のトランジスタのコレクタ電流を
取り出す第2のカレントミラー回路を接続して構成し、
上記第1のカレントミラー回路の出力側トランジスタの
コレクタと上記第2のカレントミラー回路の出力側トラ
ンジスタのコレクタを共通して出力端子とし、該共通接
続点に片端に基準電圧が印加される抵抗の他端を接続
し、上記順方向接続ダイオードと上記逆方向接続ダイオ
ードを導通させるバイアス用定電流源を設け、上記出力
端子からメンバーシップ関数電圧を取り出すように構成
した。
SUMMARY OF THE INVENTION For this purpose, the present invention relates to a Z
A membership function circuit comprising a function circuit and an S function circuit, wherein the Z function circuit is applied via a forward connection diode to a emitter and a base of a first transistor to which a sweep voltage is applied to a base. The first and second constant current sources are connected to the respective emitters of the first and second transistors by connecting the emitters of the second transistors via a first resistor. A first current mirror circuit for extracting a collector current is connected to the S function circuit, and the label is connected in reverse to the emitter of the third transistor to which the sweep voltage is applied to the base and the diode connected in the reverse direction to the base. The emitter of the fourth transistor applied via the second transistor is connected via a second resistor, and the emitters of the third and fourth transistors are connected. And a third and a fourth constant current source whose total current value is equal to the total value of the currents of the first and second constant current sources, and a second transistor for extracting the collector current of the third transistor. Connect and configure the current mirror circuit,
The collector of the output-side transistor of the first current mirror circuit and the collector of the output-side transistor of the second current mirror circuit are commonly used as an output terminal. The other end is connected, a bias constant current source for conducting the forward connection diode and the reverse connection diode is provided, and a membership function voltage is extracted from the output terminal.

【0023】[0023]

【実施例】以下に、本考案の実施例について説明する。
図1は本考案のメンバーシップ関数回路のブロック図で
ある。本考案では、スイープ電圧VS とラベル電圧VL
をZ関数回路11、S関数回路12に各々入力して、そ
の各関数回路11、12の出力をワイヤードオア回路的
に結合してメンバーシップ関数信号を得るようにした。
Embodiments of the present invention will be described below.
FIG. 1 is a block diagram of the membership function circuit of the present invention. In the present invention, the sweep voltage V S and the label voltage V L
Are input to the Z function circuit 11 and the S function circuit 12, respectively, and the outputs of the function circuits 11 and 12 are connected in a wired OR circuit to obtain a membership function signal.

【0024】図2はそのメンバーシップ回路の具体的回
路図である。まず、Z関数回路11は、抵抗R11を介
して差動接続したトランジスタQ21、Q22、そのト
ランジスタQ21のコレクタ電流を転移するようカレン
トミラー接続したトランジスタQ23、Q24、そのト
ランジスタQ24とトランジスタQ22のコレクタ電流
の差分、つまりはトランジスタQ22のコレクタ電流を
取り出すカレントミラー接続のトランジスタQ25、Q
26、そのトランジスタQ26のコレクタ電流を転移す
るカレントミラー接続のトランジスタQ27、Q28、
差動対トランジスタQ21、Q22のエミッタに各々接
続した電流Ioの定電流源13、14、ダイオード接続
のトランジスタQ29、抵抗R12、電流Ioの電流源
15から構成される。
FIG. 2 is a specific circuit diagram of the membership circuit. First, the Z function circuit 11 includes transistors Q21 and Q22 that are differentially connected via a resistor R11, transistors Q23 and Q24 that are current mirror-connected to transfer the collector current of the transistor Q21, and collector currents of the transistors Q24 and Q22. , That is, the current mirror-connected transistors Q25 and Q25 for taking out the collector current of the transistor Q22.
26, current mirror-connected transistors Q27, Q28 which transfer the collector current of the transistor Q26,
The differential pair includes constant current sources 13 and 14 for current Io connected to the emitters of the transistors Q21 and Q22, a diode-connected transistor Q29, a resistor R12, and a current source 15 for current Io.

【0025】また、S関数回路12は、抵抗R13を介
して差動接続したトランジスタQ30、Q31、そのト
ランジスタQ30のコレクタ電流を転移するようカレン
トミラー接続したトランジスタQ32、Q33、そのト
ランジスタQ33とトランジスタQ31のコレクタ電流
の差分、つまりはトランジスタQ31のコレクタ電流を
取り出すカレントミラー接続のトランジスタQ34、Q
35、そのトランジスタQ35のコレクタ電流を転移す
るカレントミラー接続のトランジスタQ36、Q37、
差動対トランジスタQ30、Q31のエミッタに各々接
続した電流Ioの定電流源16、17、ダイオード接続
のトランジスタQ38、抵抗R14、電流Ioの電流源
18から構成される。
The S function circuit 12 includes transistors Q30 and Q31 differentially connected via a resistor R13, transistors Q32 and Q33 which are current mirror-connected to transfer the collector current of the transistor Q30, and the transistors Q33 and Q31. Of the collector currents of the transistors Q34, Q
35, current mirror-connected transistors Q36, Q37 that transfer the collector current of the transistor Q35,
The differential pair includes constant current sources 16 and 17 for the current Io connected to the emitters of the transistors Q30 and Q31, a diode-connected transistor Q38, a resistor R14, and a current source 18 for the current Io.

【0026】そして、トランジスタQ28のコレクタと
トランジスタQ37のコレクタがワイヤードオア回路を
構成すべく直接接続され、こことVREF の電圧が印加す
る基準電圧源との間に抵抗R15が接続されている。
[0026] Then, collectors of the transistor Q37 of the transistors Q28 is directly connected so as to constitute a wired OR circuit, the resistor R15 between the reference voltage source voltage here and V REF is applied are connected.

【0027】さて、定電流源15、18から流れる電流
Ioによってダイオード接続トランジスタQ29、Q3
8がバイアスされて常時導通しているので、トランジス
タQ22のベースにはラベル電圧VL よりもVBEQ29
け低い電圧が印加し、トランジスタQ30のベースには
ラベル電圧VL よりもVBEQ38 だけ高い電圧が印加す
る。なお、抵抗R12、R14は無視できる程度の値で
あり、ここでの電圧降下は無視できる。
Now, the current Io flowing from the constant current sources 15 and 18 causes the diode-connected transistors Q29 and Q3
Since 8 is conducting always biased, the base of transistor Q22 is applied a low voltage by V BEQ29 than the label voltage V L, higher by V BEQ38 than the label voltage V L to the base of the transistor Q30 voltage Is applied. The values of the resistors R12 and R14 are negligible, and the voltage drop here is negligible.

【0028】Z関数回路11において、スイープ電圧V
S が、 VS <(VL −VBEQ29 ) の間は、トランジスタQ21がオフ、Q22がオンし
て、トランジスタQ22、Q25〜Q28のコレクタ電
流が2Ioの状態が継続する。
In the Z function circuit 11, the sweep voltage V
While S is V S <(V L −V BEQ29 ), the transistor Q21 is turned off and the transistor Q22 is turned on, and the state where the collector currents of the transistors Q22 and Q25 to Q28 are 2Io continues.

【0029】スイープ電圧VS が上昇して、 VS =(VL −VBEQ29 ) から VS >(VL −VBEQ29 ) になると、トランジスタQ21のコレクタ電流が増加を
開始すると共にトランジスタQ22のコレクタ電流が減
少を開始し、トランジスタQ25〜Q28のコレクタ電
流も減少を開始し、所定時間の後にそのコレクタ電流は
0になる。
The increased sweep voltage V S is, V S = to consist (V L -V BEQ29) to V S> (V L -V BEQ29 ), the transistor Q22 with the collector current of the transistor Q21 begins to increase The collector current starts decreasing, and the collector currents of the transistors Q25 to Q28 also start decreasing, and after a predetermined time, the collector current becomes zero.

【0030】この後、スイープ電圧VS がピーク値を越
えて低下傾向に移り、ある値まで低下するとトランジス
タQ21がオフ、トランジスタQ22がオンして、トラ
ンジスタQ22、Q25〜Q28のコレクタ電流が2I
oとなる。
[0030] After this, move to decline sweep voltage V S is beyond the peak value, the transistor Q21 drops to a value off, transistor Q22 is turned on, the transistor Q22, the collector current of Q25~Q28 is 2I
It becomes o.

【0031】そして、スイープ電圧VS の変化に応じ
て、以上の動作が繰り返され、トランジスタQ27のコ
レクタ電流ICQ27は図3の(b)のように間欠的な台形
の波形の電流特性となる。
The above operation is repeated according to the change in the sweep voltage V S , and the collector current I CQ27 of the transistor Q27 has a current characteristic having an intermittent trapezoidal waveform as shown in FIG. .

【0032】このように、トランジスタQ27のコレク
タ電流ICQ27が2Ioから減少を開始してから0になる
までの時間、及び0から増加して2Ioになるまでの時
間、つまり電流減少/増加特性の傾斜は、抵抗R11の
値によって決まり、その値が大きいと急傾斜となり、小
さいと緩慢な傾斜となる。
As described above, the time from when the collector current I CQ27 of the transistor Q27 starts decreasing from 2Io to 0, and the time when it increases from 0 to 2Io, that is, the current decreasing / increasing characteristic. The slope is determined by the value of the resistor R11. The larger the value, the steeper the slope, and the smaller the value, the slower the slope.

【0033】一方、S関数回路12において、スイープ
電圧VS が VS <<VL の間は、トランジスタQ30がオン、Q31がオフして
トランジスタQ31、Q34〜Q37のコレクタ電流は
0である。
On the other hand, in the S function circuit 12, while the sweep voltage V S is V S << V L , the transistor Q30 is turned on, the Q31 is turned off, and the collector currents of the transistors Q31 and Q34 to Q37 are zero.

【0034】スイープ電圧VS が増大すると、ある時点
からトランジスタ31のコレクタ電流が増大を開始し、
トランジスタQ30のコレクタ電流が減少を開始する。
そして、 VS =(VL +VBEQ38 ) にまで増大すると、トランジスタQ31、Q34〜Q3
7のコレクタ電流が2Ioになり、トランジスタQ30
のコレクタ電流が0になる。
When the sweep voltage V S increases, the collector current of the transistor 31 starts increasing at a certain point,
The collector current of transistor Q30 starts to decrease.
When the voltage increases to V S = (V L + V BEQ38 ), the transistors Q31, Q34 to Q3
7 becomes 2Io, and the transistor Q30
Becomes zero.

【0035】この後はスイープ電圧VS が増大してもト
ランジスタQ31、Q34〜Q37のコレクタ電流は2
Ioから変化しないが、 VS =(VL +VBEQ38 ) に再度低下してこの低下傾向が続くと、上記と逆にトラ
ンジスタQ31のコレクタ電流が減少を開始し、トラン
ジスタQ30のコレクタ電流が増加を開始し、所定時間
の後にトランジスタQ31のコレクタ電流は0になる。
Thereafter, even if the sweep voltage V S increases, the collector currents of the transistors Q31 and Q34 to Q37 become 2
Although it does not change from Io, when the voltage drops again to V S = (V L + V BEQ38 ) and this downward trend continues, the collector current of the transistor Q31 starts to decrease, and conversely, the collector current of the transistor Q30 increases. Starting, after a predetermined time, the collector current of the transistor Q31 becomes 0.

【0036】そして、スイープ電圧VS の変化に応じ
て、以上の動作が繰り返され、トランジスタQ36のコ
レクタ電流ICQ36は図3の(c)のように間欠的な台形
の波形の電流特性となる。
The above operation is repeated according to the change in the sweep voltage V S , and the collector current I CQ36 of the transistor Q36 has a current characteristic having an intermittent trapezoidal waveform as shown in FIG. .

【0037】このように、トランジスタQ36のコレク
タ電流が0から増加を開始してから2Ioになるまでの
時間、および2Ioから減少を開始してから0になるま
での時間、つまり電流減少/増加特性の傾斜は、抵抗R
13の値によって決まり、その値が大きいと急傾斜とな
り、小さいと緩慢な傾斜となる。抵抗R13とR11の
値を同一値にすれば、図3の(b)、(c)に示す特性
図の電流増加/減少の傾斜は同一傾斜となる。
As described above, the time from when the collector current of the transistor Q36 starts increasing from 0 to 2Io and the time from when the collector current starts to decrease from 2Io to 0Io, that is, the current decrease / increase characteristics Of the resistance R
The value is determined by the value of 13. The larger the value, the steeper the slope, and the smaller the value, the slower the slope. If the values of the resistors R13 and R11 are set to the same value, the slope of the current increase / decrease in the characteristic diagrams shown in FIGS. 3B and 3C becomes the same.

【0038】以上のようにして、抵抗R15には、トラ
ンジスタQ28のコレクタ電流ICQ28とトランジスタQ
37のコレタク電流ICQ37が流れ、その時の出力電圧V
OUTは、 VOUT =VREF −R15(ICQ28+ICQ37) で表される。
As described above, the collector current I CQ28 of the transistor Q28 and the transistor Q
37 Koretaku current I CQ37 flows, the output voltage V at that time
OUT is represented by V OUT = V REF -R15 ( ICQ28 + ICQ37 ).

【0039】上記のコレクタ電流ICQ28、ICQ37は、図
3の(b)、(c)に示すように、この両電流を異なっ
たタイミング(重ならないよう)で交互に流れるように
設定する。この結果、出力電圧VOUT は、これをスイー
プ電圧VS 、ラベル電圧VL、VBE29=VBE38=VBE
表すと、立上り時、つまり(VS −VL )≦−VBEは、 VOUT =VREF +(VS −VL )R15/R11 最大時、つまり−VBE≦(VS −VL )≦VBEは、 VOUT =VREF 立下り時、つまり(VS −VL )≧VBEは、 VOUT =VREF −(VS −VL )R15/R13 となる。なお、いずれも0≦VOUT ≦VREF の範囲にあ
る。
As shown in FIGS. 3B and 3C , the collector currents I CQ28 and I CQ37 are set so that these currents alternately flow at different timings (so as not to overlap). As a result, when the output voltage V OUT is represented by the sweep voltage V S , the label voltage V L , and V BE29 = V BE38 = V BE , the output voltage V OUT at the rising time, that is, (V S −V L ) ≦ −V BE When V OUT = V REF + (V S −V L ) R15 / R11 at the maximum, ie, −V BE ≦ (V S −V L ) ≦ V BE , V OUT = V REF falling, that is, (V S − V L ) ≧ V BE satisfies V OUT = V REF − (V S −V L ) R15 / R13. Each of the values is in the range of 0 ≦ V OUT ≦ V REF .

【0040】また、トランジスタQ28、Q37のコレ
クタ・ベース間の容量が充分小さければ、これらの容量
と抵抗R15との過渡応答による遅延を少なくすること
ができ、そのコレクタ電流ICQ28、ICQ37を大きくする
必要がないため、低電力消費で速い応答速度を実現でき
る。
If the capacitance between the collector and base of the transistors Q28 and Q37 is sufficiently small, the delay due to the transient response between these capacitances and the resistor R15 can be reduced, and the collector currents I CQ28 and I CQ37 can be increased. Therefore, it is possible to realize a fast response speed with low power consumption.

【0041】図5に示した従来例では、Z関数回路1、
S関数回路2の出力を得るために各々電流/電圧変換部
が必要であり、そこにおいて動作遅れや電力消費が発生
したが、本実施例ではZ関数回路11、S関数回路12
の出力を電流で得ているため、そこに電流/電圧変換部
は不要であり、そこにおける電力消費や動作遅れの問題
がないのである。
In the conventional example shown in FIG. 5, the Z function circuit 1
In order to obtain the output of the S function circuit 2, a current / voltage conversion unit is required, and operation delay and power consumption occur therein. In this embodiment, the Z function circuit 11 and the S function circuit 12
The current / voltage conversion unit is not required there, and there is no problem of power consumption or operation delay there.

【0042】また、電圧VREF を基準としているため、
集積回路化した場合に、出力電圧の最大値が回路内部の
抵抗素子の値等のバラツキの影響を受けることはない。
Since the voltage V REF is used as a reference,
When an integrated circuit is formed, the maximum value of the output voltage is not affected by variations in the value of the resistance element inside the circuit.

【0043】[0043]

【考案の効果】以上から本考案によれば、Z関数回路と
S関数回路の出力を電流で取り出す電流モードとし、そ
の電流をワイヤードオア的に加算するので、そこに従来
のようなMIN演算回路は必要なく、回路規模を小さく
することができる。また、電流/電圧変換部は最終の出
力段のみであり、低消費電力で高速な動作を実現でき
る。更に、出力電圧の最大値が内部抵抗素子の値のバラ
ツキの影響を受けない。
As described above, according to the present invention, the current mode in which the outputs of the Z function circuit and the S function circuit are taken out as currents and the currents are added in a wired-OR manner, so that the conventional MIN operation circuit is added thereto. Is not necessary, and the circuit scale can be reduced. Further, the current / voltage converter is only the final output stage, and high-speed operation with low power consumption can be realized. Further, the maximum value of the output voltage is not affected by the variation in the value of the internal resistance element.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本考案のメンバーシップ関数回路のブロック
図である。
FIG. 1 is a block diagram of a membership function circuit of the present invention.

【図2】 同回路の具体的回路図である。FIG. 2 is a specific circuit diagram of the circuit.

【図3】 同回路の動作特性を示す波形図である。FIG. 3 is a waveform chart showing operation characteristics of the circuit.

【図4】 従来のメンバーシップ回路のブロック図であ
る。
FIG. 4 is a block diagram of a conventional membership circuit.

【図5】 同回路の具体的回路図である。FIG. 5 is a specific circuit diagram of the circuit.

【図6】 同回路の動作特性を示す波形図である。FIG. 6 is a waveform chart showing operation characteristics of the circuit.

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】 Z関数回路とS関数回路とを具備するメ
ンバーシップ関数回路において、 上記Z関数回路を、ベースにスイープ電圧が印加される
第1のトランジスタのエミッタとベースにラベル電圧が
順方向接続ダイオードを介して印加される第2のトラン
ジスタのエミッタを第1の抵抗を介して接続すると共に
該第1、第2のトランジスタの各エミッタに第1、第2
の定電流源を接続し、上記第2のトランジスタのコレク
タ電流を取り出す第1のカレントミラー回路を接続して
構成し、 上記S関数回路を、ベースに上記スイープ電圧が印加さ
れる第3のトランジスタのエミッタとベースに上記ラベ
ル電圧が逆方向接続ダイオードを介して印加される第4
のトランジスタのエミッタを第2の抵抗を介して接続す
ると共に該第3、第4のトランジスタの各エミッタに電
流合計値が上記第1、第2の定電流源の電流の合計値と
同値になる第3、第4の定電流源を接続し、上記第3の
トランジスタのコレクタ電流を取り出す第2のカレント
ミラー回路を接続して構成し、 上記第1のカレントミラー回路の出力側トランジスタの
コレクタと上記第2のカレントミラー回路の出力側トラ
ンジスタのコレクタを共通して出力端子とし、該共通接
続点に片端に基準電圧が印加される抵抗の他端を接続
し、 上記順方向接続ダイオードと上記逆方向接続ダイオード
を導通させるバイアス用定電流源を設け、 上記出力端子からメンバーシップ関数電圧を取り出すこ
とを特徴とするメンバーシップ関数回路。
1. A membership function circuit comprising a Z function circuit and an S function circuit, wherein the Z function circuit comprises: a first transistor having a base to which a sweep voltage is applied; The emitter of the second transistor applied via the connection diode is connected via a first resistor and the first and second emitters are connected to the respective emitters of the first and second transistors.
And a first current mirror circuit for extracting a collector current of the second transistor is connected to the S-function circuit, and the S transistor is applied to a base of the third transistor. The label voltage is applied to the emitter and the base of the fourth through a reverse connection diode.
Are connected via a second resistor, and the total current value of each of the emitters of the third and fourth transistors is equal to the total value of the currents of the first and second constant current sources. A third current mirror circuit connected to the third and fourth constant current sources, and a second current mirror circuit for extracting a collector current of the third transistor connected to a collector of an output transistor of the first current mirror circuit; The collector of the output-side transistor of the second current mirror circuit is commonly used as an output terminal, the other end of a resistor to which a reference voltage is applied to one end is connected to the common connection point, and the forward connection diode and the reverse connection are connected. A membership function circuit, comprising: a bias constant current source for conducting a direction connection diode; and extracting a membership function voltage from the output terminal.
JP1993054657U 1993-09-16 1993-09-16 Membership function circuit Expired - Fee Related JP2605705Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993054657U JP2605705Y2 (en) 1993-09-16 1993-09-16 Membership function circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993054657U JP2605705Y2 (en) 1993-09-16 1993-09-16 Membership function circuit

Publications (2)

Publication Number Publication Date
JPH0720640U JPH0720640U (en) 1995-04-11
JP2605705Y2 true JP2605705Y2 (en) 2000-08-07

Family

ID=12976864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993054657U Expired - Fee Related JP2605705Y2 (en) 1993-09-16 1993-09-16 Membership function circuit

Country Status (1)

Country Link
JP (1) JP2605705Y2 (en)

Also Published As

Publication number Publication date
JPH0720640U (en) 1995-04-11

Similar Documents

Publication Publication Date Title
JPH0770975B2 (en) Waveform conversion circuit
JP2605705Y2 (en) Membership function circuit
JP2753422B2 (en) Full-wave rectifier circuit
US5066874A (en) Signal output circuit having bipolar transistor in output stage and arranged in cmos semiconductor integrated circuit
JPS6334652B2 (en)
US4600897A (en) Voltage-controlled oscillator of emitter-coupled astable multivibrator type
JPS62247269A (en) Three-voltage level detector
JPS6331214A (en) Variable delay circuit
JPH036032Y2 (en)
JPS645384Y2 (en)
JPH04103218A (en) Emitter follower output circuit
JP2995898B2 (en) ECL output circuit
US5495099A (en) High speed super push-pull logic (SPL) circuit using bipolar technology
JP3074963B2 (en) Signal switching circuit
JP2002152015A (en) Output circuit
JP2599429Y2 (en) Photoelectric conversion circuit
JPS594231A (en) High-speed logical circuit
JP2803439B2 (en) Logic circuit
JPH07321288A (en) Semiconductor integrated circuit and regulator/ thermometer using it
SU1658209A1 (en) Reading amplifier
JP3743125B2 (en) Clamp circuit
JP2951655B2 (en) Write driver circuit
KR880002867Y1 (en) Mono-stable multivibrator
JPH0732357B2 (en) Logic level setting circuit
JP2604110Y2 (en) Switch circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000516

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees