JP2601495B2 - 定電流入力型ｄｃ−ｄｃコンバータ - Google Patents
定電流入力型ｄｃ−ｄｃコンバータInfo
- Publication number
- JP2601495B2 JP2601495B2 JP1642688A JP1642688A JP2601495B2 JP 2601495 B2 JP2601495 B2 JP 2601495B2 JP 1642688 A JP1642688 A JP 1642688A JP 1642688 A JP1642688 A JP 1642688A JP 2601495 B2 JP2601495 B2 JP 2601495B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- fet
- load
- circuit
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔概要〕 負荷と並列にFETを接続し、該負荷を流れる電流に基
づいて駆動電源回路及び該駆動電源回路に接続された駆
動回路により該FETをオン／オフ制御し定電流源からの
負荷電圧を制御する定電流入力型DC−DCコンバータに関
し、 負荷が高インピーダンス状態にあっても直ぐにFETを
オンにして負荷構成部品に過大な電圧ストレスを掛けな
いようにすることを目的とし、 第１及び第２の抵抗とで構成され、起動時のみ該第２
の抵抗の分圧により該FETをオンにする分圧回路と、該
駆動電源回路の出力端子にゲートが接続され、該FETの
ゲートと該駆動回路の出力端子との間にドレイン−ソー
ス間が接続され、該駆動電源回路の出力電圧が確立した
起動後であって該駆動回路の駆動出力が発生されない時
にオンとなり該第１の抵抗及び該駆動回路に電流を流す
ことにより該FETをオフにする別のFETとで構成し、起動
後の該FETのオン／オフ動作は該別のFETを介して該駆動
回路により行われるもの。
づいて駆動電源回路及び該駆動電源回路に接続された駆
動回路により該FETをオン／オフ制御し定電流源からの
負荷電圧を制御する定電流入力型DC−DCコンバータに関
し、 負荷が高インピーダンス状態にあっても直ぐにFETを
オンにして負荷構成部品に過大な電圧ストレスを掛けな
いようにすることを目的とし、 第１及び第２の抵抗とで構成され、起動時のみ該第２
の抵抗の分圧により該FETをオンにする分圧回路と、該
駆動電源回路の出力端子にゲートが接続され、該FETの
ゲートと該駆動回路の出力端子との間にドレイン−ソー
ス間が接続され、該駆動電源回路の出力電圧が確立した
起動後であって該駆動回路の駆動出力が発生されない時
にオンとなり該第１の抵抗及び該駆動回路に電流を流す
ことにより該FETをオフにする別のFETとで構成し、起動
後の該FETのオン／オフ動作は該別のFETを介して該駆動
回路により行われるもの。
本発明は定電流入力型DC−DCコンバータに関し、特に
負荷と並列にFETを接続し、該負荷を流れる電流に基づ
いて該FETをオン／オフ制御し定電流源からの負荷電圧
を制御する定電流入力型DC−DCコンバータに関するもの
である。
負荷と並列にFETを接続し、該負荷を流れる電流に基づ
いて該FETをオン／オフ制御し定電流源からの負荷電圧
を制御する定電流入力型DC−DCコンバータに関するもの
である。
DC−DCコンバータには、定電圧型のものと定電流型の
ものとがあり、通信装置用電源回路としては前者の足電
圧型の方が一般的であるが、後者の定電流型の適用も種
々検討されている。
ものとがあり、通信装置用電源回路としては前者の足電
圧型の方が一般的であるが、後者の定電流型の適用も種
々検討されている。
従来の定電流入力型DC−CDコンバータが第３図に示さ
れており、図中、１はFET、PFはFET1の定電流電源（定
電流出力コンバータ）、Ｚは負荷、Ｃは定電流電源PFに
並列接続された平滑用コンデンサ、Ｌは定電流電源PFか
ら負荷Ｚへの昇圧電圧（ブースト圧）を与えるためのコ
イルであり、負荷Ｚの両端電圧VZ＝コンデンサＣの両端
電圧VC＋コイルＬの両端電圧VLとなる。
れており、図中、１はFET、PFはFET1の定電流電源（定
電流出力コンバータ）、Ｚは負荷、Ｃは定電流電源PFに
並列接続された平滑用コンデンサ、Ｌは定電流電源PFか
ら負荷Ｚへの昇圧電圧（ブースト圧）を与えるためのコ
イルであり、負荷Ｚの両端電圧VZ＝コンデンサＣの両端
電圧VC＋コイルＬの両端電圧VLとなる。
D1は整流用のダイオード、C1はコンデンサ、R1、R2は
負荷Ｚの電圧を検出するための抵抗、CTLは抵抗R2の電
圧に基づいてFET1のオン／オフ制御を行う制御回路、ZD
は負荷電流Ｉを電圧に変換するツェナーダイオード、２
はツェナーダイオードZDの両端電圧から所定の直流電圧
を発生してFET1を駆動するための駆動電源回路で、ツェ
ナーダイオードZDの両端電圧をコンデンサC3に蓄え、ト
ランジスタQ1、Q2を外部の制御信号によって制御するこ
とにより変成器Ｔの二次側からダイオードブリッジ回路
DBを経てコンデンサC2の両端に所定の電圧を発生する。
このコンデンサC2の両端電圧は、トランジスタTr1〜Tr
3、抵抗R3〜R5及びダイオードD2で構成されFET1を駆動
するための駆動回路３に送られる。この駆動回路３のト
ランジスタTr2は制御回路CTLによってオン／オフ制御さ
れるようになっている。
負荷Ｚの電圧を検出するための抵抗、CTLは抵抗R2の電
圧に基づいてFET1のオン／オフ制御を行う制御回路、ZD
は負荷電流Ｉを電圧に変換するツェナーダイオード、２
はツェナーダイオードZDの両端電圧から所定の直流電圧
を発生してFET1を駆動するための駆動電源回路で、ツェ
ナーダイオードZDの両端電圧をコンデンサC3に蓄え、ト
ランジスタQ1、Q2を外部の制御信号によって制御するこ
とにより変成器Ｔの二次側からダイオードブリッジ回路
DBを経てコンデンサC2の両端に所定の電圧を発生する。
このコンデンサC2の両端電圧は、トランジスタTr1〜Tr
3、抵抗R3〜R5及びダイオードD2で構成されFET1を駆動
するための駆動回路３に送られる。この駆動回路３のト
ランジスタTr2は制御回路CTLによってオン／オフ制御さ
れるようになっている。
次にこの従来例の動作を説明する。
負荷Ｚに流れる電流はツェナーダイオードZDで電圧に
変換され、この電圧をトランジスタQ1、Q2のオン／オフ
制御によりコンデンサC2の両端に所定の直流電圧を発生
する。
変換され、この電圧をトランジスタQ1、Q2のオン／オフ
制御によりコンデンサC2の両端に所定の直流電圧を発生
する。
今、制御回路CTLによりトランジスタTr2がオフの状態
にあるとすると、コンデンサC2に発生した電圧は、トラ
ンジスタTr3をオンにするとともにトランジスタTr1をオ
フにするので、FET1のゲートＧ−ソースＳ間にその電圧
を印加し、FET1をオンにする。
にあるとすると、コンデンサC2に発生した電圧は、トラ
ンジスタTr3をオンにするとともにトランジスタTr1をオ
フにするので、FET1のゲートＧ−ソースＳ間にその電圧
を印加し、FET1をオンにする。
これにより、負荷Ｚの電圧はFET1のドレインＤ−ソー
スＳ間の飽和電圧VDSに低下し、実質的に短絡された形
となるので、抵抗R2の電圧を検出する制御回路CTLは今
度は負荷電圧を上げるためにトランジスタTr2をオンに
する。すると、トランジスタTr3がオフになりトランジ
スタTr1はFET1のＤ−Ｇを介してオンとなるのでFET1は
オフとなって定電流電源PFからの電圧を負荷Ｚに供給す
る。
スＳ間の飽和電圧VDSに低下し、実質的に短絡された形
となるので、抵抗R2の電圧を検出する制御回路CTLは今
度は負荷電圧を上げるためにトランジスタTr2をオンに
する。すると、トランジスタTr3がオフになりトランジ
スタTr1はFET1のＤ−Ｇを介してオンとなるのでFET1は
オフとなって定電流電源PFからの電圧を負荷Ｚに供給す
る。
このようにして制御回路CTLがFET1をオン／オフ動作
させることにより、所定の直流電圧が負荷Ｚから発生さ
れることになる。
させることにより、所定の直流電圧が負荷Ｚから発生さ
れることになる。
上記の従来の定電流入力型DC−DCコンバータでは、定
電流電源PFの電源を投入した時又はFET1がオフの時に、
負荷Ｚが無負荷状態又は高インピーダンス状態にあった
とすると、定電流電源の性質上、定電流電源が所定の定
電流を供給できる最大の電圧まで上昇してしまうため、
負荷Ｚの両端電圧は過度に大きくなって行く。
電流電源PFの電源を投入した時又はFET1がオフの時に、
負荷Ｚが無負荷状態又は高インピーダンス状態にあった
とすると、定電流電源の性質上、定電流電源が所定の定
電流を供給できる最大の電圧まで上昇してしまうため、
負荷Ｚの両端電圧は過度に大きくなって行く。
この場合にも負荷電流Ｉは流れるが、その量が少しづ
つしか増加しないため、コンデンサC2の両端に発生する
電圧が徐々に高くなって確立（起動完了）しトランジス
タTr3をオンにするまではFET1をオンにできないことに
なる。
つしか増加しないため、コンデンサC2の両端に発生する
電圧が徐々に高くなって確立（起動完了）しトランジス
タTr3をオンにするまではFET1をオンにできないことに
なる。
このため、負荷を構成する各部品に過大なストレスを
与えてしまうという問題点があった。
与えてしまうという問題点があった。
従って、本発明は、負荷と並列にFETを接続し、該負
荷を流れる電流に基づいて該FETをオン／オフ制御し定
電流源からの負荷電圧を制御する定電流入力型DC−DCコ
ンバータにおいて、負荷に高インピーダンス状態にあっ
ても直ぐにFETをオンにして負荷構成部品に過大な電圧
ストレスを掛けないようにすることを目的とする。
荷を流れる電流に基づいて該FETをオン／オフ制御し定
電流源からの負荷電圧を制御する定電流入力型DC−DCコ
ンバータにおいて、負荷に高インピーダンス状態にあっ
ても直ぐにFETをオンにして負荷構成部品に過大な電圧
ストレスを掛けないようにすることを目的とする。
本発明に係る定電流入力型DC−DCコンバータでは、第
１図に概念的に示すように、第１及び第２の抵抗r1、r2
とで構成され、起動時のみ第２の抵抗r2の分圧によりFE
T1をオンにする分圧回路４と、駆動電源回路２の出力端
子にゲートが接続され、FET1のゲートと駆動回路３の出
力端子との間にドレイン−ソース間が接続され、該駆動
電源回路２の出力電圧が確立した起動後であって該駆動
回路３が駆動出力を発生していない時にオンとなって第
１の抵抗r1及び駆動回路３に電流を流すことによりFET1
をオフにする別のFET5と、を備え、起動後のFET1のオン
／オフ動作はFET5を介して駆動回路３により行われるも
のである。
１図に概念的に示すように、第１及び第２の抵抗r1、r2
とで構成され、起動時のみ第２の抵抗r2の分圧によりFE
T1をオンにする分圧回路４と、駆動電源回路２の出力端
子にゲートが接続され、FET1のゲートと駆動回路３の出
力端子との間にドレイン−ソース間が接続され、該駆動
電源回路２の出力電圧が確立した起動後であって該駆動
回路３が駆動出力を発生していない時にオンとなって第
１の抵抗r1及び駆動回路３に電流を流すことによりFET1
をオフにする別のFET5と、を備え、起動後のFET1のオン
／オフ動作はFET5を介して駆動回路３により行われるも
のである。
第１図に示した本発明に係る定電流入力型DC−DCコン
バータにおいては、負荷Ｚの両端の電圧を分圧回路４で
検出し、第２の抵抗r2の分圧電圧を起動時のみFET1のゲ
ート−ソース間に印加することによりFET1をオンにする
ことができる。
バータにおいては、負荷Ｚの両端の電圧を分圧回路４で
検出し、第２の抵抗r2の分圧電圧を起動時のみFET1のゲ
ート−ソース間に印加することによりFET1をオンにする
ことができる。
FET1がオンになると、負荷電流が流れるため、駆動電
源回路２の出力端子電圧が上昇し、この電圧が確立（起
動後）とすると、これをゲート電圧としているFET5がオ
ンとなるため、第１の抵抗r1、FET5及び駆動回路３を介
して電流が流れるためFET1のゲート−ソース間を短絡状
態にする。これによりFET1はオフとなる。
源回路２の出力端子電圧が上昇し、この電圧が確立（起
動後）とすると、これをゲート電圧としているFET5がオ
ンとなるため、第１の抵抗r1、FET5及び駆動回路３を介
して電流が流れるためFET1のゲート−ソース間を短絡状
態にする。これによりFET1はオフとなる。
起動後は駆動回路３がFET1を駆動する出力を発生する
か否定かによってFET1のスイッチング動作を行う。
か否定かによってFET1のスイッチング動作を行う。
即ち、駆動回路３がFET1を駆動しない時には、既に確
立した駆動電源回路２の出力電圧によりFET5がオンとな
り、抵抗r1、FET5のＤ−Ｓ、及び駆動回路３を介して電
流が流れ、FET1をオフにする。また、駆動回路３がFET1
を駆動する時には、駆動回路３の出力電圧がFET5の内部
ダイオード作用によりFET1のゲートに印加されてFET1を
オンにする。
立した駆動電源回路２の出力電圧によりFET5がオンとな
り、抵抗r1、FET5のＤ−Ｓ、及び駆動回路３を介して電
流が流れ、FET1をオフにする。また、駆動回路３がFET1
を駆動する時には、駆動回路３の出力電圧がFET5の内部
ダイオード作用によりFET1のゲートに印加されてFET1を
オンにする。
起動後は、このような動作を繰り返すスイッチング動
作が行われる。
作が行われる。
このように、起動時に例え負荷Ｚが無負荷状態になっ
て負荷電圧が高くなっても分圧回路４によりFET1を直ぐ
にオンにできるので、過度に高くなることはなく、各部
品から過度の電圧ストレスを除去することができる。
て負荷電圧が高くなっても分圧回路４によりFET1を直ぐ
にオンにできるので、過度に高くなることはなく、各部
品から過度の電圧ストレスを除去することができる。
以下、本願発明に係る定電流入力型DC−DCコンバータ
の実施例を説明する。
の実施例を説明する。
第２図は第１図に示した本発明の定電流入力型DC−DC
コンバータにおける点線で示した部分の実施例を示した
もので、この実施例と第３図に示した従来例との差異
は、一点鎖線で示した起動回路STを設けた点である。
コンバータにおける点線で示した部分の実施例を示した
もので、この実施例と第３図に示した従来例との差異
は、一点鎖線で示した起動回路STを設けた点である。
即ち、FET1とを並列接続された分圧回路４を構成する
分圧抵抗r1とr2との分圧点ＡをFET1のゲートＧに接続す
るとともに抵抗r2の両端、即ちFET1のゲートとソース間
にツェナーダイオードZD0を接続する。分圧点Ａには、
更にFET5のドレインＤが接続され、FET5のソースＳは駆
動回路３の出力端子、即ちダイオードD2とトランジスタ
Tr1のコレクタとの接続点に接続され、ゲートＧの抵抗r
3を介して駆動電源回路２の出力端子、即ちコンデンサC
2の一端に接続されている。尚、上記の実施例でも、FET
としてMOS−FETを用いる。
分圧抵抗r1とr2との分圧点ＡをFET1のゲートＧに接続す
るとともに抵抗r2の両端、即ちFET1のゲートとソース間
にツェナーダイオードZD0を接続する。分圧点Ａには、
更にFET5のドレインＤが接続され、FET5のソースＳは駆
動回路３の出力端子、即ちダイオードD2とトランジスタ
Tr1のコレクタとの接続点に接続され、ゲートＧの抵抗r
3を介して駆動電源回路２の出力端子、即ちコンデンサC
2の一端に接続されている。尚、上記の実施例でも、FET
としてMOS−FETを用いる。
次に上記の実施例における起動回路の動作を説明す
る。
る。
FET1がオフのときに、負荷Ｚが無負荷状態又は高イン
ピーダンス状態にあれば、定電流電源PFの出力電圧は上
昇して行くが、この電圧は分圧回路４で分圧されてFET1
のゲート電圧となるため、FET1は所定の電圧はオンにな
る。これにより、起動時の無負荷状態での負荷電圧の過
大な上昇を防ぐことができる。
ピーダンス状態にあれば、定電流電源PFの出力電圧は上
昇して行くが、この電圧は分圧回路４で分圧されてFET1
のゲート電圧となるため、FET1は所定の電圧はオンにな
る。これにより、起動時の無負荷状態での負荷電圧の過
大な上昇を防ぐことができる。
この後、負荷電圧Ｉを流れるので、コンデンサC2の両
端の電圧は徐々に上昇し、この電圧が確立（起動完了）
した時点でFET5がオンとなる（FET5はこれまではオフ状
態を保つ）。
端の電圧は徐々に上昇し、この電圧が確立（起動完了）
した時点でFET5がオンとなる（FET5はこれまではオフ状
態を保つ）。
これにより、トランジスタTr3及びFET1がオン／オフ
制御状態に入る。
制御状態に入る。
この状態で、制御回路CTLがトランジスタTr2をオフに
する時（負荷電圧が高い時）には、トランジスタTr3は
オンとなってダイオードD2及びFET5の内部ダイオード作
用（点線で示す）によりFET1をオンにして負荷電圧を下
げ、トランジスタTr2をオンにする時（負荷電圧が低い
時）には、トランジスタTr3がオフとなり、FET5がオン
となりトランジスタTr1は、抵抗r1からFET5のＤ−Ｓ間
を通って流れる電流によりオンとなる。これと同時にFE
T1の浮遊容量に溜まっていた電荷もFET5及びトランジス
タTr1を流れて消失するとともにFET1はオフになる。
する時（負荷電圧が高い時）には、トランジスタTr3は
オンとなってダイオードD2及びFET5の内部ダイオード作
用（点線で示す）によりFET1をオンにして負荷電圧を下
げ、トランジスタTr2をオンにする時（負荷電圧が低い
時）には、トランジスタTr3がオフとなり、FET5がオン
となりトランジスタTr1は、抵抗r1からFET5のＤ−Ｓ間
を通って流れる電流によりオンとなる。これと同時にFE
T1の浮遊容量に溜まっていた電荷もFET5及びトランジス
タTr1を流れて消失するとともにFET1はオフになる。
この後は、上記の動作を繰り返す。
このようにして、本コンバータの起動時のみ、分圧回
路４が働いてFET1をオンにし、過大な負荷電圧を発生さ
せないようにしている。但し、分圧抵抗r2によりFET1の
ゲート−ソース間に過大な電圧が印加されないようにす
るため、抵抗r2と並列にツェナーダイオードZD0が接続
されている。
路４が働いてFET1をオンにし、過大な負荷電圧を発生さ
せないようにしている。但し、分圧抵抗r2によりFET1の
ゲート−ソース間に過大な電圧が印加されないようにす
るため、抵抗r2と並列にツェナーダイオードZD0が接続
されている。
以上のように、本発明の定電流入力型DC−DCコンバー
タによれば、起動時のみ負荷と並列のFETをオンにし、
起動後は別に設けたFETと駆動回路とによりオン／オフ
制御を行うように構成したので、負荷を構成する各部品
に与える電圧ストレスを低減することができ、このスト
レスの低減によりコンバータ自体を小型化することがで
きるという効果がある。
タによれば、起動時のみ負荷と並列のFETをオンにし、
起動後は別に設けたFETと駆動回路とによりオン／オフ
制御を行うように構成したので、負荷を構成する各部品
に与える電圧ストレスを低減することができ、このスト
レスの低減によりコンバータ自体を小型化することがで
きるという効果がある。
第１図は本発明に係る定電流入力型DC−DCコンバータを
概念的に示したブロック図、 第２図は本発明に係る定電流入力型DC−DCコンバータの
一実施例を示した回路図、 第３図は従来の定電流入力型DC−DCコンバータの一例を
示す図、である。 第１図において、 １、５……FET、 ２……駆動電源回路、 ３……駆動回路、 ４……分圧回路、 r1、r2……抵抗、 Ｚ……負荷、 PF……定電流電源。 図中、同一符号は同一又は相当部分を示す。
概念的に示したブロック図、 第２図は本発明に係る定電流入力型DC−DCコンバータの
一実施例を示した回路図、 第３図は従来の定電流入力型DC−DCコンバータの一例を
示す図、である。 第１図において、 １、５……FET、 ２……駆動電源回路、 ３……駆動回路、 ４……分圧回路、 r1、r2……抵抗、 Ｚ……負荷、 PF……定電流電源。 図中、同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】負荷（Ｚ）と並列にFET（１）を接続し、
該負荷（Ｚ）を流れる電流に基づいて駆動電源回路
（２）及び該駆動電源回路（２）に接続された駆動回路
（３）により該FET（１）をオン／オフ制御し定電流源
（PF）からの負荷電圧を制御する定電流入力型DC−DCコ
ンバータにおいて、 第１及び第２の抵抗（r1,r2）とで構成され、起動時の
み該第２の抵抗（r2）の分圧により該FET（１）をオン
にする分圧回路（４）と、 該駆動電源回路（２）の出力端子にゲートが接続され、
該FET（１）のゲートと該駆動回路（３）の出力端子と
の間にドレイン−ソース間が接続され、該駆動電源回路
（２）の出力電圧が確立した起動後であって該駆動回路
（３）の駆動出力が発生されない時にオンとなり該第１
の抵抗（r1）及び該駆動回路（３）に電流を流すことに
より該FET（１）をオフにする別のFET（５）と、 を備え、起動後の該FET（１）のオン／オフ動作は該別
のFET（５）を介して該駆動回路（３）により行われる
ことを特徴とした定電流入力型DC−DCコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1642688A JP2601495B2 (ja) | 1988-01-27 | 1988-01-27 | 定電流入力型ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1642688A JP2601495B2 (ja) | 1988-01-27 | 1988-01-27 | 定電流入力型ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01194863A JPH01194863A (ja) | 1989-08-04 |
| JP2601495B2 true JP2601495B2 (ja) | 1997-04-16 |
Family
ID=11915915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1642688A Expired - Fee Related JP2601495B2 (ja) | 1988-01-27 | 1988-01-27 | 定電流入力型ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2601495B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5024963B2 (ja) * | 2008-07-23 | 2012-09-12 | オムロンオートモーティブエレクトロニクス株式会社 | エンジン始動装置 |
-
1988
- 1988-01-27 JP JP1642688A patent/JP2601495B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01194863A (ja) | 1989-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6911806B2 (en) | DC to DC converter producing output voltage exhibiting rise and fall characteristics independent of load thereon | |
| US4959606A (en) | Current mode switching regulator with programmed offtime | |
| US6441597B1 (en) | Method and apparatus for sensing output inductor current in a DC-to-DC power converter | |
| US5233508A (en) | Dc/dc voltage converting device | |
| US5959442A (en) | Buck converter | |
| US7564228B2 (en) | Switching regulator | |
| US20020036487A1 (en) | Bootstrap circuit in DC/DC static converters | |
| JPS5911420A (ja) | 電圧調整器 | |
| JPH0357713B2 (ja) | ||
| US8797010B2 (en) | Startup for DC/DC converters | |
| JP2601495B2 (ja) | 定電流入力型ｄｃ−ｄｃコンバータ | |
| JP3238833B2 (ja) | 電源回路 | |
| US6115265A (en) | Constant output current load driver | |
| US6348784B1 (en) | Switching power supply | |
| US5502634A (en) | Regulated auxiliary power supply | |
| JPH07264866A (ja) | Ａｃ−ｄｃコンバータ | |
| JP2656070B2 (ja) | 定電流入力型ｄｃ−ｄｃコンバータ | |
| JP2605397B2 (ja) | 多出力スイッチング電源装置の起動回路 | |
| JPH041586B2 (ja) | ||
| JP2776152B2 (ja) | スイッチングレギュレ−タ | |
| JP2596141Y2 (ja) | スイッチング電源装置 | |
| JP2735736B2 (ja) | スイッチング電源 | |
| JPH06133539A (ja) | ステップアップｄｃ−ｄｃコンバータ | |
| JPH04255459A (ja) | スイッチングレギュレータ | |
| JP2554736Y2 (ja) | スイッチングレギュレ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |