JP2595618B2

JP2595618B2 - デジタル映像信号の伝送装置

Info

Publication number: JP2595618B2
Application number: JP4336388A
Authority: JP
Inventors: 哲二郎近藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1988-02-26
Filing date: 1988-02-26
Publication date: 1997-04-02
Anticipated expiration: 2012-04-02
Also published as: JPH01218281A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明はデジタル映像信号を圧縮して低伝送レート
で伝送する装置に関する。

〔発明の概要〕

この発明はデジタル映像信号を伝送するに当たって、
すべての画素についてｍビットのデータとして伝送する
のではなく、この画素データの所定の周期毎のものにつ
いてはｍビットのうちの上位ｎビット（ｍ＞ｎ）として
伝送するようにしたもので、バランスの良い圧縮を行な
えるようにしたものである。

〔従来の技術〕

デジタル映像信号のデータ圧縮方式の１つとして、空
間内サブサンプリングと呼ばれる技術が知られている。

例えば第11図に示すように水平及び垂直方向に○印で
示す１個おきの画素データのみを伝送し、×印で示す画
素データを間引く方法が良く用いられる。このようにす
れば、１画素を８ビットで表わした場合、１画素を４ビ
ットですべての画素を伝送したときと等価となり伝送デ
ータを1/2に圧縮できる。

この場合、伝送時、間引いた×印の位置の画素データ
は、伝送した○印の位置の画素データが５の目格子状に
なるので、その×印の画素データに隣接する左右の○印
の画素データと、上下の○印の画素データとを用いて補
間によって再生するようにする。

〔発明が解決しようとする課題〕

ところが、上述した空間内サブサンプリングの場合、
×印の位置の画素データが上，下，左，右の画素データ
と相関があるときは、補間により得たその×印の位置の
画素データは良好なものであるが、相関がない場合に
は、再現不能になってしまう。すなわち、例えば、映像
信号が第12図Ａの実線で示すように急激にレベル変化す
るものであって、×印の位置と○印の位置の画素データ
に全く相関がなくなった場合、×印の位置の画素データ
の情報が全くないため、補間により得た画素データとし
ては第12図Ｂの□印のレベルとなり、再現不能になって
しまうのである。これは、例えば第11図で実線ａで示す
ような×印の位置の画素データのみからなる線分の画素
は再現できないことを意味する。

これは空間内サブサンプリングという空間的圧縮によ
って×印の位置の画素データを間引いたことにより、こ
の×印の位置の画素データのレベル方向の情報が消失し
て、このレベル方向のバランスがくずれたことに起因す
る。

この発明はこの点を改善してバランスの良い圧縮を行
なうことができるようにしたものを提供しようとするも
のである。

〔課題を解決するための手段〕

この発明によるデジタル映像信号の伝送装置において
は、同一の映像信号のデジタル化信号であって画素周期
は等しいが、１画素当たりのビット数が異なる複数のデ
ジタル映像信号のうちの１つを選択する選択回路と、上
記画素周期に関連した信号に基づいて上記選択回路の選
択信号を形成する選択信号発生回路と、上記選択回路の
出力を伝達する伝送回路とを備える。

〔作用〕

上記選択信号によって上記選択回路が選択制御されて
上記選択信号に応じた周期をもって上記ビット数が異な
るデジタル映像信号が伝送回路に供給される。

すべての画素データについてレベル方向の情報消失は
なく、しかもすべての画素データについて同一ビットを
伝送する場合に比べてデータ圧縮がなされている。つま
りバランスの良い圧縮がなされているものである。

〔実施例〕

第１図はこの発明による伝送装置の一実施例を示し、
第２図はその説明のためのタイミングチャートである。

第１図において、入力端子（１）を通じた映像信号は
A/Dコンバータ（２）に供給され、端子（３）を通じた
クロックCLK₁（第２図Ａ）によりサンプリングされると
ともにそのサンプリング値がこの例では５ビットのデジ
タルデータ（画素データ）とされる。このA/Dコンバー
タ（２）からの５ビットの画素データDAはそのまま選択
回路（４）の一方の入力端に供給されるとともに上位３
ビット選択回路（５）に供給され、これにより５ビット
の画素データDAの上位３ビットのみが得られ、この３ビ
ットのデータが選択回路（４）の他方の入力端に供給さ
れる。そして、この選択回路（４）には選択信号形成回
路（５）からの選択信号SEが供給されて、この選択回路
（４）からは画素データが５ビットのデータと３ビット
のデータとが水平方向及び垂直方法にともに交互になる
ようにして得られ、それが出力端子（11）を介して伝送
される。

第３図はこの出力画素データの説明図で、○印で示す
のが５ビットの画素データ、△印で示すのが３ビットの
画素データで、画面上ではいわゆる５の目格子の位置に
ある画素が同一ビット数となる。

選択信号形成回路（５）は、この例ではフリップフロ
ップ（６）及び（７）とイクスクルーシブオア回路
（８）とで構成される。そして、端子（３）を通じたク
ロックCLK₁によりフリップフロップ（６）がトリガされ
るとともに、端子（９）を通じた映像信号の水平同期信
号に同期いた信号SH（第２図Ｂ）によりこのフリップフ
ロップ（６）がリセットされ、これより、クロックCLK₁
を1/2分周したものであって、かつ、水平区間の頭の時
点でリセットがかかる信号PT（第２図Ｃ）が得られる。
この信号PTはイクスクルーシブオア回路（８）に供給さ
れる。

また、信号SHによりフリップフロップ（７）がトリガ
されるとともに、端子（10）を通じたフィールド周期の
信号FLによりこのフリップフロップ（７）がリセットさ
れ、これより１水平区間毎に状態を反転する信号LA（第
２図Ｄ）が得られ、この信号LAがイクスクルーシブオア
回路（８）に供給される。したがって、このイクスクル
ーシブオア回路（８）からは、１水平区間毎に、信号PT
そのままの位相のものと、信号PTが反転したものとが交
互に表われる信号、すなわち選択信号SE（第２図Ｅ）が
得られる。

例えば、この選択信号SEが「１」のとき選択回路
（４）から５ビットの画素データを得、「０」のとき３
ビットの画素データを得るようにすれば、前述したよう
に出力端子（11）には画面上において第３図に示したよ
うな５の目格子状に５ビット画素データと３ビット画素
データが配列される伝送データが得られる。

第４図はこの伝送データの受信側のブロック図で、３
ビットあるいはビットのデータは、入力端子（12）を通
じて例えばシフトレジスタ（５ビット）とその周辺回路
からなる選択回路（13）に供給される。

一方、画素周期の受信側のクロックCLK₂が端子（14）
を通じて選択制御信号形成回路（16）に供給されるとと
もに、水平区間の頭の位置やフィールドの頭の位置を示
す信号LDが端子（15）を介して選択信号形成回路（16）
に供給される。

デジタル映像信号の伝送の場合、水平同期信号や垂直
同期信号は伝送しない。しかし、サンプリング周波数に
応じて１水平ライン当たりの画素サンプル数は定まって
いるから水平ライン分のデータの先頭は判別でき、ま
た、水平ライン数からフィールドも識別でき、これから
信号IDが得られる。また、この信号IDとクロックCLK₂と
を一定位相関係とすることによりクロックCLK₂を画素デ
ータに同期させることができる。

なお、これらの水平区間及びフィールド等を識別する
ための信号IDも、データとともに伝送するようにしても
もちろんよい。

そして、この信号IDとクロックCLK₂とから、伝送装置
側の選択信号SEに対応する選択制御信号が得られる。

そして、選択回路（13）においては、この選択制御信
号により画素データが５ビットのときはその５ビットの
データがそのままD/Aコンバータ（17）に出力され、ま
た、画素データが３ビットのときはこの３ビットのデー
タが５ビットのシフトレジスタの１上位３ビットとなる
ようにシフトされるとともに下位２ビットにはデータ
“0"がつめられて合計５ビットとされ、これがD/Aコン
バータ（17）に対して出力される。D/Aコンバータ（1
7）にはクロックCLK₂が供給され、５ビットの画素デー
タがアナログ信号に戻され、出力端子（18）に復調され
た映像信号が得られる。

第５図はこの発明の他の例のブロック図で、この例に
おいては、入力端子（21）を通じた映像信号が５トのA/
Dコンバータ（22）及び３ビットのA/Dコンバータ（23）
に供給され、それぞれ端子（24）を通じたクロック信号
CLKによって各画素がサンプリングされて、デジタルデ
ータに変換される。そして、この場合A/Dコンバータ（2
2）からは５ビットの画素データが得られ、これが選択
回路（25）の一方の入力端子に供給されるとともにA/D
コンバータ（23）からは３ビットの画素データが得ら
れ、これが選択回路（25）の他方の入力端に供給され
る。そして、この選択回路（25）には、第１図例と同様
に、選択信号形成回路（26）からの、端子（24）を通じ
たクロック信号CLK₁及び端子（27）を通じた水平周期の
信号SHから形成された選択信号SEが供給され、第１図例
と同様に第３図のように５ビットの画素データと３ビッ
トの画素データがそれぞれ５の目格子の位置となるよう
に選択回路（25）よりこれら５ビットデータと３ビット
データとが１画素毎に交互に取り出され、出力端子（2
8）を通じて伝送される。

第６図は伝送されたデジタル映像信号を受信してアナ
ログ映像信号を復元する装置の一例のブロック図で、伝
送データは入力端子（31）を通じて選択回路（32）に供
給される。

一方、端子（33）を通じてクロック信号CLK₂及び信号
IDがタイミング信号発生回路（35）に供給させ、これよ
りは画素データ毎に状態を反転する選択信号SE′が得ら
れ、これが選択回路（32）に供給される。選択回路（3
2）はこの選択信号SE′により選択制御され、５ビット
の画素データは、５ビット用のD/Aコンバータ（36）
に、３ビットの画素データは３ビット用のD/Aコンバー
タ（37）に、それぞれこの選択回路（32）から供給され
る。そして、タイミング信号発生回路（35）からは、５
ビットの画素データの周期に同期したクロック信号CK₅
が得られるとともにこの信号CK₅が位相反転した状態の
３ビットの画素データの周期に同期したクロック信号CK
₃が得られ、クロック信号CK₅はD/Aコンバータ（36）
に、クロック信号CK₃はD/Aコンバータ（37）に、それぞ
れ供給される。そして、各D/Aコンバータ（36）及び（3
7）において画素データがアナログ信号に変換され、そ
の合成出力信号、すなわち、再現された映像信号が出力
端子（38）に得られる。

なお、第１図例の伝送装置からの伝送データを第６図
例の受信装置で受信して復号するようにしてもよいし、
また、第５図例の伝送装置からの伝送データを第４図例
の受信装置で受信して復号するようにしてもよい。

第１図例及びこの第５図例の場合、画素データを５ビ
ットと３ビットで送るので、空間的に積分された画面上
で見れば、すべての画素データを４ビットで伝送したの
と等価であり、第11図に示した従来の８ビットの画素デ
ータを５の目格子に間引いて伝送する場合と解像度とし
てはほぼ等しい。

しかし、第11図の従来例の場合には、空間方向の圧縮
のみを考え、全くデータを送らない画素があったために
冒頭で述べたような再現できない画像が生じるが、この
発明の場合には空間方向の圧縮のみではなく、レベル方
向の圧縮をも考慮して、画素データは必ず伝送するよう
にしているので、従来例のような欠点がなく、バランス
の良い圧縮ができる。

ところで、レベル方向のデジタル映像信号の圧縮方式
として本発明者等は適応型ダイナミック・レンジ符号化
方式（以下ADRC方式と称する）を提案した（1986年12月
11日社団法人電子通信学会発表 MR 86−43）。

このADRC方式は、テレビジョンの信号の持つ強い時空
間の相関を利用した符号化方式である。

すなわち、画像をブロック分割すると、各ブロックは
局所的相関により、小さなダイナミックレンジしか持た
ないことが多い。そこで、このADRC方式では画像をブロ
ック分割し、各ブロックのダイナミックレンジを求め、
適応的に画素データを再符号化することにより各画素デ
ータを元のビット数よりも少ないビット数に圧縮できる
ようにしている。

画像のブロック分割の方法としては水平ライン方向の
みの分割（１次元的ADRC）、水平、垂直両方向の方形領
域による分割（２次元ADRC）、さらに複数フレームにわ
たる空間的領域を考えた分割（３次元ADRC）が提案され
ている（例えば、特開昭61−144990号公報、特開昭61−
144989号公報、さらに特開昭62−92620号公報参照）。

３次元ADRCではブロック毎に２フレーム間の動き検出
を行ない、静止ブロックでは例えば後のフレームのデー
タは送らずに、いわゆる駒落しを行なうことで、さらに
効率のよい符号化ができる。もっとも、この場合には、
各ブロックに１ビットの動き情報コードを必要とする
が、静止領域では1/2のデータ圧縮ができる。

再符号化時の各ブロック毎のビット数の割り当ては、
元の画素データのビット数より少ない一定値として、各
ブロック毎のダイナミックレンジに応じて量子化ステッ
プ幅を変える方式（以下固定長ADRCと称する；前掲公報
参照）の外に、各ブロック毎のダイナミックレンジの大
きさに応じて各ブロック毎の割り当てビット数を変える
方式（以下可変長ADRCと称する）も提案している（例え
ば特開昭61−147689号公報参照）。

以上のようなレベル方向の圧縮を行なうADRC方式のデ
ジタル映像信号伝送システムにこの発明を適用すれば、
さらにバランス及び効率のよい圧縮を行なうことができ
る。

第７図は固定長ADRC方式のシステムにこの発明を適用
した場合の構成例を示すものである。

すなわち、入力端子（41）を通じた映像信号は、A/D
コンバータ（42）に供給されて、端子（43）からのクロ
ック信号CLK₁により例えば各画素が８ビットのデジタル
データに変換される。このデジタルデータはブロック化
回路（44）に供給されて、例えば３ライン×６画素の２
次元小ブロック毎にブロック分割される。各ブロック毎
のデータは最大値最小値検出回路（45）に供給され、各
ブロック内の画素データの最大値MAXと最小値MINを求め
る。

ブロック化回路（44）からのブロック毎のデータは、
また、検出回路（45）における遅延時間分の遅延回路
（46）を通じて減算回路（47）に供給される。この減算
回路（47）には検出回路（45）からのそのブロック内の
最小値MINが供給され、このブロックの各画素データか
らブロック内最小値MINが減算されて差分データΔDATA
が得られる。そして、その差分データΔDATAが適応型エ
ンコーダ（48）に供給される。

一方、検出回路（45）からの各ブロック毎の最大値MA
X及び最小値MINのデータは、ダイナミックレンジ検出回
路としての減算回路（49）に供給されて、MAX−MIN＝DR
として、ブロック内ダイナミックレンジDRが検出される
とともに、このダイナミックレンジDRは適応型エンコー
ダ（48）に供給される。適応型エンコーダ（48）では、
これに入力されたダイナミックレンジDRに応じてブロッ
ク内割当てビット数BITSが選択され、減算回路（47）か
らの差分画素データΔDATAが元の８ビットより少ないビ
ット数、例えば４ビットに圧縮されたデータBPLに再符
号化され、このデータBPLが適応型エンコーダ（48）よ
り得られる。

１ブロック内の画素データは、すべて最小値MINから
最大値MAX迄のダイナミックレンジDR内に属している。
適応型のエンコーダ（48）ではブロック内ダイナミック
レンジDRをブロック割当てビット数BITS（固定長ADRCで
はすべてのブロックで同一）に応じて分割し、各分割レ
ベル範囲に対応したコードを設定し、各画素データがど
のレベル範囲に属するかを判定して、各画素に対し、そ
の属するレベル範囲に対応したコードを出力データBPL
とする。

この場合の符号化方法の例としては、復号時、各レベ
ル範囲の復号データとしてどの代表レベルを用いるかに
より第９図と第10図に示すような２通りの方法が提案さ
れている。但し、両図の例では説明の簡単のため、出力
データBPLのビット数を２ビットとしている。

第９図の例ではブロック内ダイナミックレンジDRを2
^BITS＝４個に等分割し、分割レベル範囲の中央値L0,L1,
L2,L3を復号時の値として利用している。この方法では
量子化歪を小さくできる。この符号化方法をノー・エッ
ジ・マッチングと称し、以下NEMと略称する。

第10図は例の代表最小レベルL0は最小値MIN,代表最大
レベルL3は最大値MAXとした場合である。すなわち、こ
の場合、ダイナミックレンジを2^BITS+1−２）＝６個に
分割し、最も最小レベル側の分割レベル、範囲の代表レ
ベルとして最小値MINを用い、また、最も最大レベルの
側の分割レベル範囲の代表レベルとして最大値MAXを用
いる。そして、その間は、分割レベルの２つ毎に分け、
それぞれ２分割レベルの境界のレベルを代表レベルL1,L
2とする。

この方法によれば、最小値MIN、最大値MAXを有する画
素データが１ブロック内に必ず存在しているので、誤差
が０の符号化コードを多くすることができるという利点
がある。この符号化方法をエッジ・マッチングと称し、
以下EMと略称する。

エンコーダ（７）の出力データBPLは次式で定義され
る。

NENの場合、 EMの場合、（固定長ADRCの場合には割り当てビット数BITSが一定で
ある）こうして得られた出力データBPLは選択回路（50）に
供給される。そして、この選択回路（50）からは選択信
号形成回路（51）からの選択信号によって前述と同様に
水平及び垂直の隣り合う画素同志ではビット数が４ビッ
トと３ビットと異なるようにされたデータが得られる。
この例の場合、選択信号形成回路（51）には端子（43）
を通じたクロック信号CLK₁が供給されるとともに、ブロ
ック化回路（44）よりブロック化の際に使用される水平
区間の先頭の時点、ブロックの水平方向の区切り及び垂
直方向の区切りの時点の情報が供給され、これらに基づ
いて選択信号が形成される。

選択回路（50）から得られた１画素が４ビット及び３
ビットのデータと、ブロック内ダイナミックレンジDR
と、また、ブロック内最小値MINがフレーム化回路（5
2）に供給されるとともに回路（51）からの選択信号が
このフレーム化回路（52）に供給されて、フレーム化さ
れ、このフレーム化回路（52）からのデータ出力端子
（53）を通じて伝送される。

なお、この場合、適応型エンコーダ（48）に、ΔDATA
を４ビットの出力データBPLに変換する回路（例えばRO
M）と、ΔDATAを３ビットの出力データBPLに変換する回
路（例えばROM）とを設け、選択信号によりこれら４ビ
ットと３ビットの変換回路からの出力BPLを切り換えて
出力するようにしてもよい。この場合には、選択回路
（50）は不要になり、その代わりに適応型エンコーダ
（48）の出力に４ビットと３ビットの変換回路の出力の
一方を選択する選択回路を設ければよい。

この場合、データBPLの他に伝送する付加コードとし
てはダイナミックレンジDRとブロック内最大値MAX又は
ブロック内最小値MINとブロック内最大値MAXであっても
よい。

第８図は第７図例のエンコーダよりのデータのデコー
ド装置の一例である。

すなわち、伝送されたデータは入力端子（61）を通じ
てフレーム分解回路（62）に供給される。そして、フレ
ーム分解回路（62）からの画像データは適応型デコーダ
（63）に供給される。また、伝送されたブロック内ダイ
ナミックレンジDRは、フレーム分解回路（62）より適応
型デコーダ（63）に供給される。適応型デコーダ（63）
では、ブロック内ダイナミックレンジDRに応じた割当て
ビット数BITSが得られ、この情報BITSが使用されて適応
復号がなされる。

また、フレーム分解回路（62）からのブロック内最小
値MINは、加算回路（66）に供給される。

この場合、適応型デコーダ（63）に４ビットのデータ
を適応復号する手段Ｉ（例えばROM）と３ビットのデー
タを適応復号する手段II（例えばROM）が設けられ、割
当てビット数BITSとして、これら手段Ｉ及び手段IIに４
ビット及び３ビットが与えられる。

また、フレーム分解回路（62）からはエンコーダ側の
選択回路（50）の選択信号に関連する信号が制御信号形
成回路（64）に供給され、この形成回路（64）より伝送
されてきた４ビットと３ビットの画素データに同期する
切換制御信号が得られる。そして、この切換制御信号が
適応型デコーダ（63）に供給され、手段Ｉと手段IIとが
切り換えられ、４ビットの画素データと３ビットの画素
データがそれぞれ適応復号されて、８ビットの差分デー
タΔDATA^＊が、適応型デコーダ（63）より得られる。

この場合、適応型デコーダ（63）では、人力画素デー
タとしての各分割レベル範囲の符号化コードBPL（４ビ
ットと３ビットのデータである）から、例えば４ビット
のBPLについては第９図及び第10図に示したように代表
レベルL0,L1,L2,L3のそれぞれより最小値MINを減算した
差分データΔDATA^＊を得、これを加算回路（65）に供給
し、復号画素データDATA^＊を得る。この復号画素データ
DATA^＊はブロック毎のデータであるので、ブロック分解
回路（66）において、ブロックが分解されて、元の時系
列の画素データに戻され、これがD/Aコンバータ（67）
に供給され、制御信号形成回路（64）からのクロックCL
K₂に従ってアナログ信号に戻され、出力端子（68）に導
出される。

デコーダ（63）で行われる演算は次式のように表わす
ことができる。

NENの場合、 EMの場合、但し、BITS＝０のとき、NEMとEMとで同一とする。

第７図及び第８図の例は固定長ADRCの場合の例である
が、可変調ADRCの場合にも適用できる。可変調ADRCの場
合には、適応符号化後のデータBPLと、このデータBPLの
上位ビットのみからなりビット数がBPLより小さい低ビ
ット数データとを画素毎に交互に得るようにすればよ
い。低ビット数データのビット数は、データBPLのビッ
ト数に応じて変えるようにしてもよいし、また、データ
BPLが２ビット以上のものに対し常に１ビットと定める
ようにしてもよい。

なお、以上の例は、高いビット数のデータと、低いビ
ット数のデータとが第３図のように５の目格子のように
なるようにして伝送したが、特にこのような画素配列と
なるように考慮することはなく、単に周期的に高いビッ
ト数のデータと低いビット数のデータとを切換えて伝送
するようにしてもよい。

また、１画素毎にビット数を換えるのではなく、複数
画素毎にビット数を変えてもよい。また、複数画素毎に
１画素あるいは複数画素毎に複数画素のビット数に変え
るようにしてもよい。

さらに、ビット数は２種類ではなく、３種類以上用意
して、これらを周期的に切り換えるようにしてもよい。

〔発明の効果〕

この発明によれば、空間方向とレベル方向との両方向
にバランスのとれた圧縮ができる。そして、従来のよう
なレベル方向の情報を送らない画素は存在しないから、
再現できない画像が生じることはない。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図はそ
の説明のためのタイミングチャート、第３図は伝送画素
データの説明のための図、第４図は受信側の一例のブロ
ック図、第５図はこの発明の他の実施例のブロック図、
第６図はその受信側の一例のブロック図、第７図はこの
発明のさらに他の例のブロック図、第８図はそのデコー
ダ側のブロック図、第９図及び第10図は符号化方法を説
明するための図、第11図は従来の装置による伝送方法を
説明するための図、第12図はその受信側での復元動作の
説明のための図である。（２）はA/Dコンバータ、（４）は選択回路、（５）は
選択信号形成回路である。

Claims

(57)【特許請求の範囲】

【請求項１】同一の映像信号のデジタル化信号であって
画素周期は等しいが、１画素当たりのビット数が異なる
複数のデジタル映像信号のうちの１つを選択する選択手
段と、上記画素周期に関連した信号に基づいて上記選択手段の
選択信号を形成する選択信号形成手段と、上記選択手段の出力を伝送する伝送手段とを有し、上記選択信号によって上記選択手段が選択制御されて上
記選択信号に応じた周期をもって上記ビット数が異なる
デジタル映像信号が上記伝送手段に供給されるようにな
されたデジタル映像信号の伝送装置。