JP2594172Y2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2594172Y2
JP2594172Y2 JP1993073325U JP7332593U JP2594172Y2 JP 2594172 Y2 JP2594172 Y2 JP 2594172Y2 JP 1993073325 U JP1993073325 U JP 1993073325U JP 7332593 U JP7332593 U JP 7332593U JP 2594172 Y2 JP2594172 Y2 JP 2594172Y2
Authority
JP
Japan
Prior art keywords
bump
chip
wiring
shielding
ground potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1993073325U
Other languages
Japanese (ja)
Other versions
JPH0742134U (en
Inventor
光 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP1993073325U priority Critical patent/JP2594172Y2/en
Publication of JPH0742134U publication Critical patent/JPH0742134U/en
Application granted granted Critical
Publication of JP2594172Y2 publication Critical patent/JP2594172Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【産業上の利用分野】本発明は、半導体チップ上に形成
するバンプ構造と、フリップチップ組立を組み合わせ
て、シールド効果を持たせた半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a shielding effect by combining a bump structure formed on a semiconductor chip and flip-chip assembly.

【0002】[0002]

【従来の技術】今日、高度情報化社会の中で、社会生活
の高度化、エレクトロニクス化は急速に進み、コンピュ
ータをはじめとするOA機器やテレビゲーム、電卓など
デジタル技術を応用した電子機器が広範に普及してい
る。しかしながらこれら電子機器は、高周波のパルス信
号を発生し、これがノイズとなり、機器内、または他の
機器の誤動作の原因となる。
2. Description of the Related Art In today's highly information-oriented society, the sophistication of social life and the development of electronics are progressing rapidly, and electronic devices that use digital technology, such as OA devices such as computers, video games, and calculators, are widely used. It is widespread. However, these electronic devices generate high-frequency pulse signals, which become noise and cause malfunctions in the device or other devices.

【0003】そのため、従来、半導体チップをノイズか
らシールドする方法として、半導体チップを金属製の筺
体(メタルキャン)に入れたり、金属膜で覆われたセラ
ミック基板に入れるということが行なわれていた。
Therefore, conventionally, as a method of shielding a semiconductor chip from noise, the semiconductor chip is put in a metal housing (metal can) or put on a ceramic substrate covered with a metal film.

【0004】[0004]

【考案が解決しようとする課題】上記のような方法で
は、チップ内部のある部分だけをシールドすることはで
きないので、完成品のサイズはチップサイズより大きく
なってしまう。また、メタルキャンを使用すると部品点
数が多くなり、コストが高くなってしまう。
In the above-described method, it is not possible to shield only a certain portion inside the chip, so that the size of the finished product is larger than the chip size. Also, the use of a metal can increases the number of parts and increases the cost.

【0005】本考案は、上記問題点を解消し、チップサ
イズのシールドを容易に提供することを目的とする。
An object of the present invention is to solve the above problems and to easily provide a chip size shield.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するた
め、本考案はバンプが形成されたチップと、該バンプと
の接続部を有する配線が形成された回路基板とからな
り、上記バンプが上記配線にフリップチップボンディン
グにて接続された構造を有する半導体装置であって、上
記チップのバンプ形成面上にシールド用バンプを設け、
上記回路基板上に上記シールド用バンプとの接続部を有
する接地電位配線を設け、上記シールド用バンプと上記
接地電位配線とをフリップチップボンディングにて接続
し、上記チップ上のシールドを必要とする領域が上記チ
ップのサブストレート、上記回路基板上の接地電位配
線、及び上記シールド用バンプにて囲まれるように構成
している。
In order to achieve the above object, the present invention comprises a chip on which bumps are formed, and a circuit board on which wiring having a connection portion with the bumps is formed. A semiconductor device having a structure connected to wiring by flip chip bonding, wherein a shielding bump is provided on a bump forming surface of the chip,
A ground potential wiring having a connection portion with the shield bump is provided on the circuit board, the shield bump and the ground potential wiring are connected by flip chip bonding, and a region on the chip requiring a shield is required. Are surrounded by the substrate of the chip, the ground potential wiring on the circuit board, and the bump for shielding.

【0007】また、バンプが形成されたチップと、該バ
ンプとの接続部を有する配線が形成された基板とからな
り、上記バンプが上記配線にフリップチップボンディン
グにて接続された構造を有する半導体装置であって、上
記チップのバンプ形成面上にシールド用バンプを上記バ
ンプに隣接して設け、上記回路基板上に上記シールド用
バンプとの接続部を有する接地電位配線を設け、上記シ
ールド用バンプと上記接地電位配線とをフリップチップ
ボンディングにて接続し、上記チップ上のシールドを必
要とする領域が上記チップのサブストレート、上記回路
基板上の接地電位配線、上記シールド用バンプ及び上記
バンプにて囲まれるように構成している。
A semiconductor device comprising a chip on which a bump is formed and a substrate on which a wiring having a connection portion with the bump is formed, wherein the bump is connected to the wiring by flip chip bonding. A bump for shielding is provided adjacent to the bump on the bump forming surface of the chip, a ground potential wiring having a connection portion with the bump for shielding is provided on the circuit board, and the bump for shielding is provided. The ground potential wiring is connected to the ground potential wiring by flip-chip bonding, and the area on the chip requiring a shield is surrounded by the chip substrate, the ground potential wiring on the circuit board, the shielding bump, and the bump. It is configured to be.

【0008】[0008]

【作用】このような構造にすることにより、シールドを
必要とする部分を下側を回路基板の接地電位配線で、上
側を半導体チップの基板(サブストレート)で、側面を
バンプで囲むようになり、シールド効果を発揮する。
With this structure, the portion requiring the shield is surrounded by the ground potential wiring of the circuit board on the lower side, the substrate (substrate) of the semiconductor chip on the upper side, and the side surfaces by the bumps. , Exerts a shielding effect.

【0009】[0009]

【実施例】図1は本考案の実施例である。チップ1上に
形成したバンプ2と隣合わせてシールド用バンプ3が形
成され、これらがそれぞれ回路基板4の基板5上に形成
した配線6及び7に接続している。
FIG. 1 shows an embodiment of the present invention. Shield bumps 3 are formed adjacent to the bumps 2 formed on the chip 1, and these are connected to the wirings 6 and 7 formed on the substrate 5 of the circuit board 4, respectively.

【0010】図2はチップ1の詳細を示す図であり、図
1と同一の符号は同一または相当するものを示す。チッ
プ1はシリコン等のサブストレートに活性領域が形成さ
れ、その上に絶縁膜を介してアルミニウム等の配線が施
されている。活性領域と配線は絶縁膜の開口を通じて接
続されており、配線上には保護膜が一面に形成され、保
護膜に形成されたコンタクトホールを通じて、バンプ2
と配線が、パターニングされた下地金属を介して接続さ
れている。
FIG. 2 is a diagram showing details of the chip 1, and the same reference numerals as those in FIG. 1 denote the same or corresponding components. The chip 1 has an active region formed on a substrate made of silicon or the like, on which wiring such as aluminum is provided via an insulating film. The active region and the wiring are connected through an opening in the insulating film, a protective film is formed on the entire surface of the wiring, and the bump 2 is formed through a contact hole formed in the protective film.
And the wiring are connected via a patterned base metal.

【0011】3はバンプ2に隣接して配設されたシール
ド用バンプであり、バンプ2の下地金属を被着・パター
ニングするのと同時に保護膜上に形成した下地金属上に
バンプ2と同じくメッキ技法により被着しており、はぼ
下地金属と同一の平面形状となっている。
Reference numeral 3 denotes a shielding bump disposed adjacent to the bump 2. The base metal for the bump 2 is deposited and patterned, and at the same time, the base metal formed on the protective film is plated similarly to the bump 2. It is applied by a technique, and has the same planar shape as the metal base metal.

【0012】なお、シールド用バンプ3とバンプ2との
間隙は小さくすればする程、シールド用バンプ3とバン
プ2で囲まれた領域内へのノイズの侵入を少なくでき、
およそ20μm位にすれば通常の使用には差し支えが無
い。なぜならば、ノイズの波長は通常小さくて1000
μmであり、この値に対して十分に小さいからである。
The smaller the gap between the shielding bumps 3 and the bumps 2, the less the noise can enter the region surrounded by the shielding bumps 3 and the bumps 2.
If it is about 20 μm, there is no problem in normal use. Because the wavelength of the noise is usually as small as 1000
μm, which is sufficiently small for this value.

【0013】図3はチップ1をフリップチップボンディ
ングにて配設する相手となる回路基板である。本図にお
いて、図1と同一の符号は同一または相当するものを示
す。5はセラミック等の基板であり、6及び7は配線で
ある。6a、7aはそれぞれ配線6及び7の一部に設け
たバンプ及びシールド用バンプとの接続部である。接続
部6a及び7aはそれぞれ図1のバンプ2及びシールド
用バンプ3に対応するように位置され、バンプやシール
ド用バンプと相対する形になっている。配線7は配線6
と同時に形成された配線であるが、配線6と違うのは接
地電位(図示せず)に接続されており、チップ1が回路
基板4に組み上げられた時に、図1に示すチップ1のシ
ールド用バンプ3に囲まれるシールドすべき領域と対向
する面一面(但し、接続部6aと絶縁を保つための逃げ
部分は除く)を被蓋するように形成されていることであ
る。
FIG. 3 shows a circuit board on which the chip 1 is mounted by flip chip bonding. In this drawing, the same reference numerals as those in FIG. 1 indicate the same or corresponding components. Reference numeral 5 denotes a substrate made of ceramic or the like, and reference numerals 6 and 7 denote wirings. Reference numerals 6a and 7a denote connection portions with bumps and shielding bumps provided on a part of the wirings 6 and 7, respectively. The connection portions 6a and 7a are positioned so as to correspond to the bump 2 and the shielding bump 3 in FIG. 1, respectively, and have a shape facing the bump and the shielding bump. Wiring 7 is wiring 6
The wiring formed at the same time is different from the wiring 6 because it is connected to a ground potential (not shown). When the chip 1 is assembled on the circuit board 4, the shielding for the chip 1 shown in FIG. It is formed so as to cover the entire surface facing the region to be shielded surrounded by the bumps 3 (excluding the escape portion for maintaining insulation from the connection portion 6a).

【0014】接地電位は、基板に配設するときに電池ま
たは電源より供給される。
[0014] The ground potential is supplied from a battery or a power supply when being provided on the substrate.

【0015】図4はチップの一部のみをシールドする時
のシールド用バンプの形状を示す。本図において図1〜
図3と同一の符号は同一または相当するものを示し、A
はシールドすべき領域を示す。領域Aはディジタル回路
や高周波回路等ノイズを発生し易いかまたは外部ノイズ
の影響を受け易い部分である。
FIG. 4 shows the shape of the shielding bump when only a part of the chip is shielded. In FIG.
The same reference numerals as those shown in FIG.
Indicates an area to be shielded. The region A is a portion that is likely to generate noise or is easily affected by external noise, such as a digital circuit or a high-frequency circuit.

【0016】このような場合にも回路基板側にはシール
ド用バンプ3及びバンプ2に対応して回路配線してお
き、シールド用バンプ3の接続する配線は接地電位にす
ると共にチップを回路基板に組み上げた時領域Aを被蓋
するようにしておく。そして前述と同様にフリップチッ
プボンディングにて組み立て、チップの回路基板への電
気的接続をするとともにシールドを行なう。
In such a case as well, circuit wiring is provided on the circuit board side corresponding to the shielding bumps 3 and the bumps 2. The wiring connected to the shielding bumps 3 is set to the ground potential and the chip is mounted on the circuit board. When assembled, the area A is covered. Then, as described above, the chip is assembled by flip chip bonding, and the chip is electrically connected to the circuit board and shielded.

【0017】以上本考案の実施例について述べたが、本
考案はこれに限られるものではなく、種々の変更が可能
である。例えば前記実施例においては保護膜上に下地金
属を被着しその上にシールド用バンプを形成したが、サ
ブストレートと接続されて接地電位となっている配線上
でも良い。つまりはシールド用バンプの形成により、チ
ップに電気的な影響を与えなければ良い。
Although the embodiment of the present invention has been described above, the present invention is not limited to this, and various modifications are possible. For example, in the above-described embodiment, a base metal is applied on the protective film and a shielding bump is formed thereon, but it may be on a wiring connected to the substrate and having a ground potential. In other words, the formation of the shielding bumps does not have to affect the chip electrically.

【0018】また、前記実施例ではチップ側にバンプを
設ける場合について述べたが、チップにはバンプの代わ
りに電気端子を設け、回路基板にスルーホールを設け、
該スルーホールに上記電気端子を嵌合させる構造とした
場合にも応用可能である。さらに、実施例ではいずれも
寸断されたシールド用バンプを示したが連続していても
シールドされることは言うまでもない。
In the above embodiment, the case where bumps are provided on the chip side has been described. However, electric terminals are provided on the chip instead of the bumps, and through holes are provided on the circuit board.
The present invention is also applicable to a case where the electric terminal is fitted in the through hole. Further, in each of the embodiments, the shield bumps which are cut are shown. However, it is needless to say that the shield bumps are shielded even if they are continuous.

【考案の効果】以上説明したように、バンプとフリップ
チップ技術を利用したシールド効果を持った構造である
ために、従来シールドに必要とされたメタルパッケージ
を必要とせず、電極の接続と同時にシールドができるの
で材料費や工数が少なくて済む。また、チップ内の部分
的なシールドができるので、高周波ICではインピーダ
ンスの設計が容易になる。
[Effect of the Invention] As described above, since the structure has a shielding effect using the bump and flip chip technology, the metal package required for the conventional shielding is not required, and the shielding is performed simultaneously with the connection of the electrodes. Can reduce material costs and man-hours. Further, since a partial shield in the chip can be performed, the impedance design becomes easy in the high frequency IC.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本考案の一実施例を示す図である。FIG. 1 is a diagram showing an embodiment of the present invention.

【図2】図1のチップの詳細を示す図である。FIG. 2 is a diagram showing details of the chip of FIG. 1;

【図3】図1の回路基板の詳細を示す図である。FIG. 3 is a diagram showing details of the circuit board of FIG. 1;

【図4】本考案の他の実施例に使用するチップの詳細を
示す図である。
FIG. 4 is a diagram showing details of a chip used in another embodiment of the present invention.

Claims (2)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】バンプが形成されたチップと、該バンプと
の接続部を有する配線が形成された回路基板とからな
り、上記バンプが上記配線にフリップチップボンディン
グにて接続された構造を有する半導体装置であって、上
記チップのバンプ形成面上にシールド用バンプを設け、
上記回路基板上に上記シールド用バンプに対応した接続
部を有する接地電位配線を設け、上記シールド用バンプ
と上記接地電位配線とをフリップチップボンディングに
て接続し、上記チップ上のシールドを必要とする領域が
上記チップのサブストレート、上記回路基板上の接地電
位配線、及び上記シールド用バンプにて囲まれているこ
とを特徴とする半導体装置。
A semiconductor having a structure in which a chip on which a bump is formed and a circuit board on which a wiring having a connection portion with the bump is formed are connected to the wiring by flip chip bonding. An apparatus, wherein a bump for shielding is provided on a bump forming surface of the chip,
A ground potential wiring having a connection portion corresponding to the shield bump is provided on the circuit board, and the shield bump and the ground potential wiring are connected by flip chip bonding, and a shield on the chip is required. A semiconductor device, wherein a region is surrounded by a substrate of the chip, a ground potential wiring on the circuit board, and the bump for shielding.
【請求項2】バンプが形成されたチップと、該バンプに
対応した接続部を有する配線が形成された回路基板とか
らなり、上記バンプが上記配線にフリップチップボンデ
ィングにて接続された構造を有する半導体装置であっ
て、上記チップのバンプ形成面上にシールド用バンプを
上記バンプに隣接して設け、上記基板上に上記シールド
用バンプとの接続部を有する接地電位配線を設け、上記
シールド用バンプと上記接地電位配線とをフリップチッ
プボンディングにて接続し、上記チップ上のシールドを
必要とする領域が上記チップのサブトレート、上記回路
基板上の接地電位配線、上記シールド用バンプ及びバン
プにて囲まれていることを特徴とする半導体装置。
2. A semiconductor device comprising a chip on which a bump is formed and a circuit board on which a wiring having a connection portion corresponding to the bump is formed, wherein the bump is connected to the wiring by flip chip bonding. A semiconductor device, wherein a shielding bump is provided adjacent to the bump on a bump forming surface of the chip, and a ground potential wiring having a connection portion with the shielding bump is provided on the substrate; And the ground potential wiring are connected by flip-chip bonding, and a region on the chip that requires a shield is surrounded by a substrate of the chip, a ground potential wiring on the circuit board, the shielding bump and the bump. A semiconductor device characterized in that:
JP1993073325U 1993-12-24 1993-12-24 Semiconductor device Expired - Lifetime JP2594172Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993073325U JP2594172Y2 (en) 1993-12-24 1993-12-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993073325U JP2594172Y2 (en) 1993-12-24 1993-12-24 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH0742134U JPH0742134U (en) 1995-07-21
JP2594172Y2 true JP2594172Y2 (en) 1999-04-19

Family

ID=13514912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993073325U Expired - Lifetime JP2594172Y2 (en) 1993-12-24 1993-12-24 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2594172Y2 (en)

Also Published As

Publication number Publication date
JPH0742134U (en) 1995-07-21

Similar Documents

Publication Publication Date Title
JP2565300B2 (en) Semiconductor device
US5811880A (en) Design for mounting discrete components inside an integrated circuit package for frequency governing of microprocessors
JP4190111B2 (en) High frequency module
JP4039012B2 (en) Piezoelectric oscillator
JPH11204699A (en) Semiconductor device, manufacture thereof and electronic apparatus
JP3082579B2 (en) Shield case
JP2594172Y2 (en) Semiconductor device
JP2002026178A (en) Semiconductor device and its manufacturing method, and electronic device
JP2003179181A (en) Resin wiring board
JP2001189417A (en) Semiconductor module package
JPH1168029A (en) Semiconductor device
JPH09252191A (en) Circuit substrate device
JP2630294B2 (en) Hybrid integrated circuit device and method of manufacturing the same
KR20050035043A (en) Tape circuit substrate, semiconductor chip package using thereof, and liquid crystal display using thereof
JPH1093012A (en) High frequency integrated circuit device
JPH06163810A (en) Lead block for surface packaging hybrid ic
JPH0645763A (en) Printed wiring board
JPH08255993A (en) Shielding device of circuit board
JPH0719148Y2 (en) Microwave circuit package
JPH05211279A (en) Hybrid integrated circuit
JPH10173468A (en) Surface acoustic wave device
JPH11284291A (en) Circuit board and liquid crystal display device with the circuit board mounted
JP2827950B2 (en) Hybrid integrated circuit device
JP3529323B2 (en) High frequency unit and method of manufacturing high frequency unit
JP2006086664A (en) Crystal vibrator, crystal oscillator, and assembling method for them, and mobile communication terminal

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080219

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090219

Year of fee payment: 10

EXPY Cancellation because of completion of term