JPH06163810A - Lead block for surface packaging hybrid ic - Google Patents

Lead block for surface packaging hybrid ic

Info

Publication number
JPH06163810A
JPH06163810A JP33799192A JP33799192A JPH06163810A JP H06163810 A JPH06163810 A JP H06163810A JP 33799192 A JP33799192 A JP 33799192A JP 33799192 A JP33799192 A JP 33799192A JP H06163810 A JPH06163810 A JP H06163810A
Authority
JP
Japan
Prior art keywords
hybrid
conductive film
lead block
electrostatic shield
wall surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33799192A
Other languages
Japanese (ja)
Inventor
Seiichi Koike
清一 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP33799192A priority Critical patent/JPH06163810A/en
Publication of JPH06163810A publication Critical patent/JPH06163810A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To bring about the electrostatic shielding effect on a hybrid IC at low cost by a method wherein an electrostatic shielding conductive film is formed on outer wall surface while a hybrid IC containing stepped part is pro vided on the upper part of a substrate in rectangular plane shape as well as an electrostatic shielding conductive film is formed on the upper end and outer wall surface. CONSTITUTION:Within the lead block 1 for surface packaging hybrid IC, wiring films 3, 3..., through holes 4, etc., are formed on a substrate 2 comprising ceramic or resin in rectangular plane shape while a hybrid IC containing stepped part 5 is formed on the upper part of inner peripheral part. Next, an electrostatic shielding conductive film 10 is formed on the outer wall surface and upper surface of the lead block 1. A hybrid IC 6 is covered with a conductive film 11 thereof and the electrostatic shielding conductive film 10 which are to be grounded. Accordingly, the title lead block 1 can be externally and electrostatically shielded thereby enabling any external noise to be abated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ハイブリッドIC面実
装用リードブロック、特に静電シールド効果が得られる
新規なハイブリッドIC面実装用リードブロックに関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid IC surface mounting lead block, and more particularly to a novel hybrid IC surface mounting lead block capable of obtaining an electrostatic shield effect.

【0002】[0002]

【従来の技術】ハイブリッドICの配線基板への実装
は、製造コストの低減のためリードブロックを介して行
われることが多くなっている。
2. Description of the Related Art Mounting of a hybrid IC on a wiring board is often performed via a lead block in order to reduce the manufacturing cost.

【0003】リードブロックは例えばセラミック等の絶
縁性材料からなる部材の表面に配線膜を形成したもの
で、そのリードブロックにハイブリッドICを接続し、
その後リードブロックを配線基板に接続することにより
ハイブリッドICが配線基板に取り付けられるのであ
る。
The lead block has a wiring film formed on the surface of a member made of an insulating material such as ceramics, and a hybrid IC is connected to the lead block.
After that, the hybrid IC is attached to the wiring board by connecting the lead block to the wiring board.

【0004】そして、リードブロックの各配線膜がハイ
ブリッドICの各電極と、配線基板の配線膜との間を電
気的に接続する。ところで、ハイブリッドICを他から
静電シールドする場合、従来においては金属からなるシ
ールドケースを、別途用意しハイブリッドIC及びリー
ドブロックを覆うように配線基板に取り付けるようにし
ていた。
Each wiring film of the lead block electrically connects each electrode of the hybrid IC to the wiring film of the wiring board. By the way, in the case of electrostatically shielding the hybrid IC from the other, conventionally, a shield case made of metal is separately prepared and attached to the wiring board so as to cover the hybrid IC and the lead block.

【0005】[0005]

【発明が解決しようとする課題】ところが、シールドケ
ースでハイブリッドIC及び静電シールドを覆うことに
より静電シールドするという従来の技術によれば、シー
ルドケースの材料費、加工費及び組付に要するコストが
高いのでハイブリッドIC実装配線基板の低コスト化が
難しくなるという問題があった。
However, according to the conventional technique of electrostatically shielding by covering the hybrid IC and the electrostatic shield with the shield case, the material cost of the shield case, the processing cost, and the cost required for assembly. Therefore, there is a problem that it is difficult to reduce the cost of the wiring board mounted with the hybrid IC.

【0006】本発明はこのような問題点を解決すべく為
されたものであり、ハイブリッドICにおいて低コスト
でハイブリッドICに対する静電シールド効果を得るこ
とを目的とする。
The present invention has been made to solve such problems, and an object thereof is to obtain an electrostatic shield effect for a hybrid IC at low cost.

【0007】[0007]

【課題を解決するための手段】請求項1のハイブリッド
IC面実装用リードブロックは、外壁面に静電シールド
用導電膜を形成したことを特徴とする。請求項2のハイ
ブリッドIC面実装用リードブロックは、平面形状が矩
形枠状で、上部にハイブリッドIC収納段部を形成し、
上面及び外壁面に静電シールド用導電膜を形成したこと
を特徴とする。
The lead block for hybrid IC surface mounting according to claim 1 is characterized in that a conductive film for electrostatic shield is formed on the outer wall surface. The lead block for hybrid IC surface mounting according to claim 2, wherein the planar shape is a rectangular frame shape, and the hybrid IC storage step portion is formed on the upper portion,
It is characterized in that a conductive film for electrostatic shield is formed on the upper surface and the outer wall surface.

【0008】[0008]

【作用】請求項1のハイブリッドIC面実装用リードブ
ロックによれば、外壁面に静電シールド用導電膜が形成
されているので、該静電シールド用導電膜を接地するこ
とにより該静電シールド用導電膜によりハイブリッドI
Cを他から静電シールドすることができる。そして、材
料費、加工費が高くなるシールドケースを用いなくても
静電シールド効果が得られるので、低コストで静電シー
ルド効果が得られる。
According to the lead block for hybrid IC surface mounting of claim 1, since the electrostatic shield conductive film is formed on the outer wall surface, the electrostatic shield conductive film is grounded. Hybrid I with conductive film
It is possible to electrostatically shield C from the others. Further, the electrostatic shield effect can be obtained without using a shield case, which requires high material cost and processing cost, so that the electrostatic shield effect can be obtained at low cost.

【0009】請求項2のハイブリッドIC面実装用リー
ドブロックによれば、上面及び外壁面に静電シールド用
導電膜を有するので、ハイブリッドICをハイブリッド
IC収納段部に収納したとき上を向く面に形成されたア
ース用導電膜とリードブロック上面の静電シールド用導
電膜とを例えば半田等により接続することにより、収納
されたハイブリッドICを該IC自身のアース用導電膜
とリードブロックの上面及び外壁面の静電シールド用導
電膜とによって覆うことができ、より簡単且つ完璧にハ
イブリッドICを他から静電シールドすることができ
る。
According to the hybrid IC surface-mounting lead block of the second aspect, since the conductive film for electrostatic shield is provided on the upper surface and the outer wall surface, the surface facing upward when the hybrid IC is stored in the hybrid IC storage step portion. By connecting the formed conductive film for grounding and the conductive film for electrostatic shield on the upper surface of the lead block by, for example, soldering or the like, the stored hybrid IC is grounded by the IC itself and the upper and outer surfaces of the lead block. Since it can be covered with the conductive film for electrostatic shield on the wall surface, the hybrid IC can be more easily and completely shielded from the other electrostatic charges.

【0010】[0010]

【実施例】以下、本発明ハイブリッドIC面実装用リー
ドブロックを図示実施例に従って詳細に説明する。図1
(A)、(B)は本発明ハイブリッドIC面実装用リー
ドブロックの一つの実施例を示すもので、(A)は断面
図、(B)は底面図である。図面において、1はハイブ
リッドIC面実装用リードブロックで、平面形状が矩形
枠状(ロ字状)のセラミックあるいは樹脂からなる基板
2に配線膜3、3、…、スルーホール4等を形成して、
内周部の上部にハイブリッドIC収納段部5を形成して
なる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A hybrid IC surface mounting lead block of the present invention will be described in detail below with reference to the illustrated embodiments. Figure 1
(A), (B) shows one Example of the lead block for hybrid IC surface mounting of this invention, (A) is sectional drawing, (B) is a bottom view. In the drawing, reference numeral 1 is a lead block for surface mounting of a hybrid IC, in which a wiring film 3, 3, ..., Through holes 4 and the like are formed on a substrate 2 made of ceramic or resin having a rectangular frame shape (square shape) in plan view. ,
A hybrid IC storage step portion 5 is formed on the upper portion of the inner peripheral portion.

【0011】6はハイブリッドICで、上記ハイブリッ
ドIC収納段部5に収納されている。7はハイブリッド
ICの例えばセラミック基板、8、8、…はその表面に
搭載された電子部品、9、9、…はハイブリッドIC6
表面の配線膜であり、該配線膜9、9、…とリードブロ
ック1のハイブリッドIC収納段部5の配線膜3、3、
…との接続によりハイブリッドIC6が電子部品搭載面
を下向きにして収納段部5に収納された状態に保持され
ている。
A hybrid IC 6 is housed in the hybrid IC housing step portion 5. 7 is, for example, a ceramic substrate of a hybrid IC, 8, 8, ... Are electronic components mounted on the surface of the hybrid IC, and 9, 9 ,.
, And the wiring films 3, 3 of the hybrid IC housing step portion 5 of the lead block 1 which are the wiring films on the surface.
The hybrid IC 6 is held in the storage step portion 5 with the electronic component mounting surface facing downward by the connection with.

【0012】10はリードブロック1の外壁面及び上面
に全面的に形成された静電シールド用導電膜であり、該
静電シールド用導電膜10を有することが本ハイブリッ
ドIC面実装用リードブロックの最大の特徴である。該
静電シールド用導電膜10はリードブロック1底面の一
つの配線膜3と接続されている。11はハイブリッドI
C6の電子部品が搭載されたのと反対側の面に全面的に
形成された導電膜であり、該導電膜11と、リードブロ
ック1上面の静電シールド用導電膜10とは半田12を
介して接続されている。
Reference numeral 10 denotes an electrostatic shield conductive film which is entirely formed on the outer wall surface and the upper surface of the lead block 1. The electrostatic shield conductive film 10 is provided in the hybrid IC surface mounting lead block. This is the greatest feature. The electrostatic shield conductive film 10 is connected to one wiring film 3 on the bottom surface of the lead block 1. 11 is hybrid I
The conductive film 11 is a conductive film formed entirely on the surface opposite to the side where the electronic component C6 is mounted. The conductive film 11 and the electrostatic shield conductive film 10 on the upper surface of the lead block 1 are soldered together. Connected.

【0013】図2はハイブリッドIC面実装用リードブ
ロック1を配線基板13に搭載した状態を示す断面図で
ある。本ハイブリッドIC面実装用リードブロック1は
ハイブリッドIC収納段部5の各配線膜3と、下面の各
配線膜3とがスルーホール4により接続されているの
で、ハイブリッドIC6の各配線膜9は下面の各配線膜
3に電気的に接続され、そして、この配線膜9が配線基
板13のベース14表面の配線膜15に接続される。そ
して、静電シールド用導電膜10は一つのアース配線膜
15に接続される。
FIG. 2 is a sectional view showing a state in which the hybrid IC surface mounting lead block 1 is mounted on the wiring board 13. In this hybrid IC surface mounting lead block 1, each wiring film 3 of the hybrid IC housing step portion 5 and each wiring film 3 on the lower surface are connected by through holes 4, so that each wiring film 9 of the hybrid IC 6 is on the lower surface. Is electrically connected to each of the wiring films 3, and the wiring film 9 is connected to the wiring film 15 on the surface of the base 14 of the wiring substrate 13. Then, the electrostatic shield conductive film 10 is connected to one earth wiring film 15.

【0014】このようなハイブリッドIC面実装用リー
ドブロック1によれば、ハイブリッドIC6はハイブリ
ッドIC6自身の導電膜11及び静電シールド用導電膜
10に覆われ、そして、導電膜11及び静電シールド用
導電膜10はアースされているので、外部から静電シー
ルドされる。従って、外部からノイズが侵入することを
防止することができる。
According to such a hybrid IC surface mounting lead block 1, the hybrid IC 6 is covered with the conductive film 11 and the electrostatic shield conductive film 10 of the hybrid IC 6 itself, and the conductive film 11 and the electrostatic shield. Since the conductive film 10 is grounded, it is electrostatically shielded from the outside. Therefore, it is possible to prevent noise from entering from the outside.

【0015】図3(A)、(B)は本発明ハイブリッド
IC面実装用リードブロックの他の実施例を示すもの
で、(A)は断面図、(B)は底面図である。本実施例
1aは、外壁面及び上面のみならず内壁面及び下面にも
静電シールド用導電膜10を形成したものである。
3 (A) and 3 (B) show another embodiment of the lead block for hybrid IC surface mounting of the present invention. FIG. 3 (A) is a sectional view and FIG. 3 (B) is a bottom view. In Example 1a, the conductive film 10 for electrostatic shield is formed not only on the outer wall surface and the upper surface but also on the inner wall surface and the lower surface.

【0016】下面の静電シールド用導電膜10は、図3
(B)において斜線で示すように配線膜3、3、…を除
き略全面的に形成されている。尚、本実施例においては
ハイブリッドIC6aの導電膜11はスルーホール13
を介してハイブリッドIC6aの電子部品側の面の一つ
の配線膜3に形成され、この配線膜3はリードブロック
1aの静電シールド用導電膜10に接続されている。
The conductive film 10 for electrostatic shield on the lower surface is shown in FIG.
In (B), as shown by the diagonal lines, the wiring films 3, 3, ... In this embodiment, the conductive film 11 of the hybrid IC 6a has the through hole 13.
Is formed on one wiring film 3 on the surface of the hybrid IC 6a on the electronic component side, and the wiring film 3 is connected to the electrostatic shield conductive film 10 of the lead block 1a.

【0017】本ハイブリッドIC面実装用リードブロッ
ク1aによれば、下面及び内壁面にも静電シールド用導
電膜10が形成されているのでハイブリッドIC6aを
より完璧に静電シールドすることができる。
According to the present hybrid IC surface mounting lead block 1a, since the electrostatic shield conductive film 10 is formed on the lower surface and the inner wall surface as well, the hybrid IC 6a can be electrostatically shielded more completely.

【0018】[0018]

【発明の効果】請求項1のハイブリッドIC面実装用リ
ードブロックは、外壁面に静電シールド用導電膜を形成
したことを特徴とするものである。従って、請求項1の
ハイブリッドIC面実装用リードブロックによれば、外
壁面に静電シールド用導電膜が形成されているので、該
静電シールド用導電膜を接地することにより該静電シー
ルド用導電膜によりハイブリッドICを他から静電シー
ルドすることができる。そして、材料費、加工費が高く
なるシールドケースを用いなくても静電シールド効果が
得るので、低コストで静電シールド効果が得られる。
The hybrid IC surface mounting lead block according to the first aspect of the invention is characterized in that the electrostatic shield conductive film is formed on the outer wall surface. Therefore, according to the hybrid IC surface mounting lead block of claim 1, since the electrostatic shield conductive film is formed on the outer wall surface, the electrostatic shield conductive film is grounded so that the electrostatic shield conductive film is grounded. The conductive film can electrostatically shield the hybrid IC from others. Further, the electrostatic shield effect can be obtained without using a shield case in which the material cost and the processing cost are high, so that the electrostatic shield effect can be obtained at a low cost.

【0019】請求項2のハイブリッドIC面実装用リー
ドブロックは、平面形状が矩形枠状で、上部にハイブリ
ッドIC収納段部を形成し、上面及び外壁面に静電シー
ルド用導電膜を形成したことを特徴とするものである。
従って、請求項2のハイブリッドIC面実装用リードブ
ロックによれば、上面及び外壁面に静電シールド用導電
膜を有するので、ハイブリッドICをハイブリッドIC
収納段部に収納したとき上を向く面に形成されたアース
用導電膜とリードブロック上面の静電シールド用導電膜
とを例えば半田等により接続することにより、収納され
たハイブリッドICを該IC自身のアース用導電膜とリ
ードブロックの上面及び外壁面の静電シールド用導電膜
とによって覆うことができ、より簡単且つ完璧にハイブ
リッドICを他から静電シールドすることができる。
According to a second aspect of the present invention, the lead block for surface mounting of the hybrid IC has a rectangular frame shape in plan view, the hybrid IC storage step portion is formed on the upper portion, and the electrostatic shield conductive film is formed on the upper surface and the outer wall surface. It is characterized by.
Therefore, according to the hybrid IC surface mounting lead block of the second aspect, since the conductive film for electrostatic shield is provided on the upper surface and the outer wall surface, the hybrid IC can be used as
The stored hybrid IC is connected to the ground itself by connecting the grounding conductive film formed on the surface facing up when stored in the storage step portion and the electrostatic shield conductive film on the upper surface of the lead block by, for example, soldering. Can be covered with the conductive film for grounding and the conductive film for electrostatic shield on the upper surface and the outer wall surface of the lead block, and the hybrid IC can be more easily and completely shielded from the other.

【図面の簡単な説明】[Brief description of drawings]

【図1】(A)、(B)は本発明ハイブリッドIC面実
装用リードブロックの一つの実施例を示すもので、
(A)は断面図、(B)は底面図である。
1A and 1B show an embodiment of a lead block for surface mounting of a hybrid IC of the present invention,
(A) is a sectional view and (B) is a bottom view.

【図2】図1のハイブリッドIC面実装用リードブロッ
クを配線基板に接続した状態を示す断面図である。
FIG. 2 is a cross-sectional view showing a state in which the hybrid IC surface mounting lead block of FIG. 1 is connected to a wiring board.

【図3】(A)、(B)は本発明ハイブリッドIC面実
装用リードブロックの他の実施例を示すもので、(A)
は断面図、(B)は底面図である。
3A and 3B show another embodiment of the lead block for surface mounting of the hybrid IC of the present invention. FIG.
Is a cross-sectional view, and (B) is a bottom view.

【符号の説明】[Explanation of symbols]

1、1a ハイブリッドIC面実装用リードブロック 6、6a リードブロック 10 静電シールド用導電膜 1, 1a Lead block for hybrid IC surface mounting 6, 6a Lead block 10 Conductive film for electrostatic shield

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 外壁面に静電シールド用導電膜を形成し
たことを特徴とするハイブリッドIC面実装用リードブ
ロック
1. A lead block for surface mounting of a hybrid IC, characterized in that a conductive film for electrostatic shield is formed on an outer wall surface.
【請求項2】 平面形状が矩形枠状で、 上部にハイブリッドIC収納段部を有し、 上端面及び外壁面に静電シールド用導電膜を形成したこ
とを特徴とするハイブリッドIC面実装用リードブロッ
2. A lead for hybrid IC surface mounting, wherein the planar shape is a rectangular frame shape, a hybrid IC storage step portion is provided on an upper portion, and an electrostatic shield conductive film is formed on an upper end surface and an outer wall surface. block
JP33799192A 1992-11-25 1992-11-25 Lead block for surface packaging hybrid ic Pending JPH06163810A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33799192A JPH06163810A (en) 1992-11-25 1992-11-25 Lead block for surface packaging hybrid ic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33799192A JPH06163810A (en) 1992-11-25 1992-11-25 Lead block for surface packaging hybrid ic

Publications (1)

Publication Number Publication Date
JPH06163810A true JPH06163810A (en) 1994-06-10

Family

ID=18313917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33799192A Pending JPH06163810A (en) 1992-11-25 1992-11-25 Lead block for surface packaging hybrid ic

Country Status (1)

Country Link
JP (1) JPH06163810A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU681207B2 (en) * 1993-12-21 1997-08-21 Prysmian Communications Cables And Systems Usa, Llc Process for manufacturing optical fiber ribbons
US6011299A (en) * 1996-07-24 2000-01-04 Digital Equipment Corporation Apparatus to minimize integrated circuit heatsink E.M.I. radiation
EP1089336A3 (en) * 1999-09-22 2005-07-20 Lucent Technologies Inc. Integrated circuit packages with improved EMI characteristics
FR2877537A1 (en) * 2004-10-29 2006-05-05 Thales Sa Microelectronic box for e.g. radar, has upper and lower stages with printed circuits that along with intermediate structure are made of organic material, and channels interconnected with circuits` connection points to interconnect stages

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU681207B2 (en) * 1993-12-21 1997-08-21 Prysmian Communications Cables And Systems Usa, Llc Process for manufacturing optical fiber ribbons
US6011299A (en) * 1996-07-24 2000-01-04 Digital Equipment Corporation Apparatus to minimize integrated circuit heatsink E.M.I. radiation
EP1089336A3 (en) * 1999-09-22 2005-07-20 Lucent Technologies Inc. Integrated circuit packages with improved EMI characteristics
FR2877537A1 (en) * 2004-10-29 2006-05-05 Thales Sa Microelectronic box for e.g. radar, has upper and lower stages with printed circuits that along with intermediate structure are made of organic material, and channels interconnected with circuits` connection points to interconnect stages

Similar Documents

Publication Publication Date Title
US5712767A (en) Circuit elements mounting
JPH0784115B2 (en) Semiconductor device card
US5041943A (en) Hermetically sealed printed circuit board
JPH06163810A (en) Lead block for surface packaging hybrid ic
JPH06283883A (en) Shielded board
JPH06283884A (en) Shielded board and its shield process
JPH10233593A (en) Smd driver module for el with electromagnetic shield and its manufacture
JP2809212B2 (en) Electronic device package
JPS63144550A (en) Optical digital link module
JPH1093012A (en) High frequency integrated circuit device
JPH01213018A (en) Structure of surface acoustic wave device
JP3786866B2 (en) Solid-state image sensor
JPH0191320U (en)
JP2827950B2 (en) Hybrid integrated circuit device
JPS58105559A (en) Circuit board
JPH08316656A (en) Package for electronic component
JP2594172Y2 (en) Semiconductor device
JP2994167B2 (en) Semiconductor device
JPH084742Y2 (en) Surface mount electronic components and insulating packages
JPS5934713A (en) Shielding method of surface acoustic wave device
JPH08316684A (en) Surface mount type piezo-electric device
JPH05109974A (en) Capacitor composite ic chip
JPH04271196A (en) Printed board
JPH03263360A (en) Semiconductor device
JPH02214195A (en) Method of mounting electronic part