JP2590610B2 - Device hot-swap test equipment in multiplex system - Google Patents

Device hot-swap test equipment in multiplex system

Info

Publication number
JP2590610B2
JP2590610B2 JP2405569A JP40556990A JP2590610B2 JP 2590610 B2 JP2590610 B2 JP 2590610B2 JP 2405569 A JP2405569 A JP 2405569A JP 40556990 A JP40556990 A JP 40556990A JP 2590610 B2 JP2590610 B2 JP 2590610B2
Authority
JP
Japan
Prior art keywords
central processing
processing unit
bus
cpu
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2405569A
Other languages
Japanese (ja)
Other versions
JPH04222030A (en
Inventor
由美 ▲高▼橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2405569A priority Critical patent/JP2590610B2/en
Publication of JPH04222030A publication Critical patent/JPH04222030A/en
Application granted granted Critical
Publication of JP2590610B2 publication Critical patent/JP2590610B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、多重化システムにおい
て、各装置の活性挿抜試験を行う場合に、システム全体
に何らかの影響を与えないことを確認する装置活性挿抜
試験装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus insertion / extraction test apparatus for confirming that no influence is exerted on the whole system when an apparatus insertion / extraction test is performed in a multiplex system.

【0002】近年、装置が二重化され、障害が発生して
も、システムを停止することなく、稼働し続けることの
できるノンストップ計算機が増加しつつある。このよう
なノンストップ計算機では、障害が発生して障害装置を
取り除き、新装置を組み込んでも悪影響を及ぼさずにシ
ステムが稼働し続ける必要があることから、活性挿抜機
構のより精度の高い試験方式が要求されている。
In recent years, the number of non-stop computers capable of continuing operation without stopping the system even when a device is duplicated and a failure occurs has been increasing. In such a non-stop computer, a more accurate test method for the hot-swap mechanism must be used because the fault must be removed and the faulty device removed, and the system must continue to operate without adverse effects even if a new device is installed. Has been requested.

【0003】[0003]

【従来の技術】図3は、従来のシステム構成を示した図
であり、(a) は一重化システムの構成例を示し、(b) は
多重化システムの構成例を示している。
2. Description of the Related Art FIG. 3 is a diagram showing a conventional system configuration, in which (a) shows an example of the configuration of a single system, and (b) shows an example of the configuration of a multiplex system.

【0004】本図の (a)に示したような、所謂、一重化
構成のデータ処理システムにおいては、ある装置、例え
ば、アダプタ装置 2に障害が発生しても、縮退した構成
で稼働を続けることができず、システムがダウンする
為、ノンストップ計算機として稼働することができない
という問題があった。
In a data processing system having a so-called single configuration as shown in FIG. 1 (a), even if a failure occurs in a certain device, for example, an adapter device 2, operation continues in a degenerated configuration. As a result, there is a problem that the system cannot be operated as a non-stop computer because the system is down.

【0005】そのため、障害が発生すると装置が停止
し、システム稼働中の活性挿抜を可能とした機能も装備
していないのが現状であった。
[0005] For this reason, at present, the apparatus stops when a failure occurs, and is not equipped with a function that enables hot insertion and removal during system operation.

【0006】[0006]

【発明が解決しようとする課題】そこで、(b) 図に示し
たような多重化システムが増加しつつあるが、このよう
な多重化システムでは、ある装置、例えば、バスハンド
ラ装置 3a に障害が発生すると、該障害の発生したバス
ハンドラ装置 3a を取り除いて、バスハンドラ装置 3b
を用いた一重系装置に縮退させて、システムの稼働を続
けることが行われる。
Therefore, the number of multiplexing systems as shown in FIG. 2 (b) is increasing. In such a multiplexing system, a failure occurs in a certain device, for example, a bus handler device 3a. When this occurs, the bus handler device 3a in which the fault has occurred is removed and the bus handler device 3b is removed.
In this case, the operation of the system is continued by degenerating the system into a single-system device using the system.

【0007】この場合、障害発生装置 (バスハンドラ装
置 3a)の活性挿抜をしても、システムダウンしないこと
を保証しなければならない。本発明は、該障害の発生し
たバスハンドラ装置を取り除いても、システム全体に影
響を与えることのない装置活性挿抜試験方式、更に、具
体的には、該活性挿抜機構の検証手段を提供することを
目的とするものである。
In this case, it is necessary to ensure that the system does not go down even if the fault occurrence device (bus handler device 3a) is hot-swapped. An object of the present invention is to provide a device hot-swap test method that does not affect the entire system even if the faulty bus handler device is removed, and more specifically, a verification means of the hot-swap mechanism. It is intended for.

【0008】[0008]

【課題を解決するための手段】図1は、本発明の原理構
成図である。上記の課題は、下記のように構成した多重
化システムの装置活性挿抜試験装置によって解決され
る。
FIG. 1 is a block diagram showing the principle of the present invention. The above-mentioned problem is solved by a device active insertion / extraction test device of a multiplex system configured as follows.

【0009】多重化システム内で、或る系に装置を挿入
または抜去したときの他系への影響を検証する多重化シ
ステムにおける装置活性挿抜試験装置であって、 多重化
システムの中央処理装置をマスタとスレーブの形式に構
成変更する手段と、 前記マスタ側の中央処理装置におい
て、前記スレーブ側の中央処理装置に対し、装置活性挿
抜試験におけるシステム構成及び装置活性挿抜試験の開
始を通知する手段と、 前記スレーブ側の中央処理装置に
おいて、前記マスタ側の中央処理装置からの通知内容に
基づき、前記システムに対する診断処理を行う手段と、
前記マスタ側の中央処理装置において、診断処理を行っ
ている前記スレーブ側の中央処理装置に対し、前記シス
テムへの所定の装置の挿入或いは抜去の有無を確認する
よう指示する手段と、 前記スレーブ側の中央処理装置に
おいて、前記マスタ側からの確認指示に応じて、前記シ
ステムへの所定の装置の挿入或いは抜去の有無を確認
し、その結果を前記マスタ側の中央処理装置に応答する
手段と、を有してなるように構成する。
In a multiplex system, a device is inserted into a certain system.
Or a multiplexing system to verify the effect on other systems when removed.
Apparatus OIR test apparatus in a system, multiplexing
Configure the central processing unit of the system in master and slave format
Means for changing the configuration and the central processing unit on the master side.
The central processing unit on the slave side is hot-inserted into the device.
Of the system configuration and device active insertion / removal test
Means for notifying the start and the slave-side central processing unit.
The notification content from the central processing unit on the master side
Means for performing a diagnostic process on the system based on
Diagnosis processing is performed in the central processing unit on the master side.
The central processing unit on the slave side
Check whether the specified device has been inserted into or removed from the system
To the central processing unit on the slave side.
In response to the confirmation instruction from the master side,
Check whether the specified device has been inserted or removed from the stem
And sends the result to the central processing unit on the master side.
And means.

【0010】[0010]

【作用】図1において、3a,3b はバスハンドラ装置でバ
スの制御を司るものであり、1aはマスタの中央処理装置
(CPU) であり、1bはスレーブの中央処理装置(CPU) であ
る。該図1を用いて本発明の原理を説明する。本例で
は、バスハンドラ装置 3a が障害になった場合を例にし
ており、本発明は、該中央処理装置(CPU) 1a,1b のデー
タ処理機能, データ転送機能を駆使して、障害装置を活
性挿抜した後のシステムの動作確認を行うようにしたも
のである。
In FIG. 1, reference numerals 3a and 3b denote bus handlers for controlling a bus, and 1a denotes a master central processing unit.
(CPU), and 1b is a slave central processing unit (CPU). The principle of the present invention will be described with reference to FIG. In this example, the case where the bus handler device 3a has failed is taken as an example.The present invention uses the data processing function and data transfer function of the central processing units (CPU) 1a and 1b to remove the failed device. This is to check the operation of the system after hot insertion and removal.

【0011】1) バスハンドラ装置 3a の抜粋テストを
開始するため、例えば、機番が最若番の中央処理装置(C
PU) 1aをマスタとし、他の中央処理装置(CPU) 1bをスレ
ーブとした後、該マスタの中央処理装置(CPU) 1aか
ら、スレーブ側の全中央処理装置(CPU 2,3, 〜n) 1b
に、挿抜テスト開始条件 (本例では、障害となったバス
ハンドラ装置 3a を取り除いてテストすること)と、該
挿抜テストの開始のメッセージを通知し、両者の動作
上の同期を取る。
1) In order to start an excerpt test of the bus handler device 3a, for example, the central processing unit (C
PU) 1a as a master, and the other central processing unit (CPU) 1b as a slave, and then from the central processing unit (CPU) 1a of the master, all the central processing units (CPUs 2, 3, ... n) on the slave side. 1b
Then, an insertion / removal test start condition (in this example, the test is performed by removing the failed bus handler device 3a) and a message for starting the insertion / removal test are notified, and the operations are synchronized.

【0012】2) マスタの中央処理装置(CPU) 1aから、
図示されていないシステムコンソールのディスプレイ画
面に、バスハンドラ装置3a を抜き取るメッセージを出
力し、オペレータが該バスハンドラ装置 3a の抜き取っ
たことを確認する為の通知をスレーブ側の中央処理装置
(CPU) 1bに送信する。
2) From the master central processing unit (CPU) 1a,
A message for extracting the bus handler device 3a is output to a display screen of a system console (not shown), and a notification for confirming that the operator has removed the bus handler device 3a is notified by the central processing unit on the slave side.
(CPU) Send to 1b.

【0013】3) スレーブ側の各中央処理装置(CPU) 1b
は、上記通知された障害情報からバスハンドラ装置 3a
が使用できないとして、バスハンドラ装置 3b と,バス
#1 4 を用いて、アダプタ装置 2b によりI/Oアクセ
スを連続的に行い、正常動作することによって、バスハ
ンドラ装置 3a が抜取られたことによるバス #1 4 への
影響がないことを確認すると共に、該バスハンドラ装置
3a にバス獲得要求を送出し、該バスハンドラ装置 3a
が完全に抜き取られていることを確認すると、マスタ
側の中央処理装置(CPU) 1aに、その旨を通知する。
3) Each central processing unit (CPU) 1b on the slave side
Is the bus handler device 3a based on the notified fault information.
The bus handler 3b and the bus
Using # 14, I / O access is continuously performed by the adapter device 2b, and it is confirmed that normal operation does not affect the bus # 14 due to the removal of the bus handler device 3a. Together with the bus handler device
Sends a bus acquisition request to the bus handler device 3a.
Is completely removed, the master central processing unit (CPU) 1a is notified of the fact.

【0014】4) 上記と同様にして、今度は、該マスタ
の中央処理装置(CPU) 1aから、修復された, 又は、新規
なバスハンドラ装置 3a を挿入するようにオペレータに
対して挿入メッセージを出力することにより、オペレー
タが挿入を行う。
4) In the same manner as above, this time, an insertion message is sent from the central processing unit (CPU) 1a of the master to the operator so as to insert the repaired or new bus handler device 3a. By outputting, the operator performs insertion.

【0015】5) スレーブ側の中央処理装置(CPU) 1b
は、上記と同じバスハンドラ装置 3b を使用してI/O
アクセスを連続的に行い、バスハンドラ装置 3a を挿入
しても、正常動作することによって、該バスハンドラ装
置 3a の挿入によるバス #1 4 への影響がないことを確
認する。
5) Slave central processing unit (CPU) 1b
Uses the same bus handler device 3b as above to
Even if the bus handler device 3a is inserted continuously and the bus handler device 3a is inserted, it operates normally, and it is confirmed that the insertion of the bus handler device 3a does not affect the bus # 14.

【0016】6) バスハンドラ装置 3a 挿入確認後、全
中央処理装置(CPU) 1a,1b からテスト対象バス (本例で
は、上記バス #0 4)を用いて、I/Oアクセス, もしく
は、データ転送を行うことによって、該バス #0 4 が使
用できることを確認する。
6) After confirming the insertion of the bus handler device 3a, all central processing units (CPUs) 1a and 1b use the test target bus (in this example, the above bus # 04) to perform I / O access or data access. Confirm that the bus # 04 can be used by performing the transfer.

【0017】このように、本発明は、システムにあるす
べての中央処理装置(CPU 1a,1b),および、バス(#0/#1)
4 を用いたデータ転送機能を駆使することにより、該活
性挿抜後のシステム動作の確認を行うようにしたもので
ある。
As described above, according to the present invention, all the central processing units (CPUs 1a and 1b) and buses (# 0 / # 1)
By making full use of the data transfer function using 4, the system operation after the hot insertion and removal is confirmed.

【0018】従って、上記の手段により、障害発生装置
を活性挿抜しながら、正常系での動作テストをすること
により、該障害装置を活性挿抜しても、システム全体の
動作に悪影響を及ぼさないことの確認が可能となる効果
がある。
Therefore, by performing an operation test in a normal system while hot-swapping the faulty device by the above means, the hot-swapping of the faulty device does not adversely affect the operation of the entire system. Has the effect of enabling confirmation of

【0019】[0019]

【実施例】以下本発明の実施例を図面によって詳述す
る。前述の図1が本発明の原理構成図であり、図2が本
発明の一実施例を流れ図で示した図である。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. FIG. 1 is a block diagram showing the principle of the present invention, and FIG. 2 is a flowchart showing an embodiment of the present invention.

【0020】本発明においては、多重化システムのある
装置が障害になった時、該システムの中央処理装置 (以
下、CPUという) 1 をマスタCPU 1a /スレーブC
PU1b の形式に構成変更し、該マスタCPU 1a か
ら、スレーブCPU 1b に挿抜テストの条件と開始を通
知し、スレーブCPU 1b で該マスタCPU 1a から
の該通知を受けた時点で、該条件にあった装置構成で特
定のデータ処理を行いつつ、マスタCPU 1a からの該
障害装置の挿抜を確認を指示する通知に基づいて、該障
害装置の挿抜を確認した後、該確認したことをスレー
ブCPU 1b からマスタCPU 1c に通知する手段が
本発明を実施するのに必要な手段である。尚、全図を通
して同じ符号は同じ対象物を示している。
In the present invention, when a device in a multiplexing system fails, a central processing unit (hereinafter referred to as a CPU) 1 of the system is set to a master CPU 1a / slave C
The configuration is changed to the PU1b format, the master CPU 1a notifies the slave CPU 1b of the condition and start of the insertion / removal test, and when the slave CPU 1b receives the notification from the master CPU 1a, the condition is met. While performing specific data processing with the device configuration described above, after confirming the insertion / removal of the faulty device based on the notification from the master CPU 1a instructing the confirmation of the insertion / removal of the faulty device, the slave CPU 1b confirms the confirmation. Means for notifying the master CPU 1c of the present invention is a means necessary for carrying out the present invention. Note that the same reference numerals indicate the same object throughout the drawings.

【0021】以下、図1を参照しながら、図2によっ
て、本発明の多重化システムにおける装置活性挿抜試験
装置を説明する。図2において、(a) はマスタCPU 1
a での動作を示し、(b) はスレーブCPU 1b での動作
を示している。
Referring now to FIG. 1 and FIG. 2, FIG. 2 shows a device active insertion / removal test in the multiplexing system of the present invention.
The device will be described. In FIG. 2, (a) shows the master CPU 1
The operation at a is shown, and the operation at slave CPU 1b is shown at (b).

【0022】a.先ず、多重化システムにおいて、例え
ば、バスハンドラ装置3a に障害が発生したとき、複数
台のCPU 1のうち、機番の最若番であるCPU 1a を
テストの主導権のあるマスタCPUとし、他のCPU 1
b をスレーブCPUとし、該マスタCPU 1a から、
スレーブCPU 1b に対して、正常な系 (即ち、バス#1
4)によるデータ転送手段を用いて、装置抜粋テストの
条件、例えば、バスハンドラ装置 3a,及び、バス #0 4
をテスト対象とする条件と、装置抜粋テストの開始を通
知する。(ステップ 100,105参照) b.マスタCPU 1a 以外の、スレーブCPU 1b はテ
スト対象外のバス (本実施例では、バス #1 4)を用い
て、例えば、アダプタ装置 2b を介して、I/Oアクセ
スを連続的に行う。 (ステップ 106参照) c.マスタCPU 1a は、図示されていないシステムコ
ンソールのディスプレイ画面に、 #0 系のバス 4に接続
されている障害のバスハンドラ装置 3a を抜きとるよう
に出力する。
A. First, in the multiplexing system, for example, when a failure occurs in the bus handler device 3a, among the plurality of CPUs 1, the CPU 1a, which is the youngest of the machine numbers, is set as the master CPU having the initiative of the test. CPU 1
b is a slave CPU, and from the master CPU 1a,
For the slave CPU 1b, a normal system (that is, bus # 1)
Using the data transfer means according to 4), the conditions of the device extraction test, for example, the bus handler device 3a and the bus # 0 4
And the start of the device excerpt test are notified. (See steps 100 and 105) b. The slave CPUs 1b other than the master CPU 1a continuously perform I / O access using, for example, the adapter 2b using a bus (bus # 14 in this embodiment) that is not to be tested. (See step 106) c. The master CPU 1a outputs to a display screen of a system console (not shown) so as to remove the faulty bus handler device 3a connected to the bus 4 of the # 0 system.

【0023】オペレータは、該ディスプレイ画面に指示
された内容に基づいて、該障害となったバスハンドラ装
置 3a を抜き取る。 (ステップ 101,102参照) d.上記の動作c.により、システム全体からバスハン
ドラ装置 3a が抜き取れたことを確認するため、もう一
方のバス (本例では、バス#1 4)を用いて、マスタCP
U 1a から他のスレーブCPU 1b に対して、該抜き取
りの確認を行う為のメッセージを転送する。 (ステップ
103参照) e.該メッセージによる通知を受けたスレーブCPU 1
b は、バスハンドラ装置 3a が抜き取られ、該抜き取ら
れた側のバス #0 4を用いてアクセスできないことによ
り、バス #0 4 が使用できないことを確認する。又、バ
スハンドラ装置3a を抜き取った時のもう一方のバス #1
4 への影響がないことを、上記I/O連続アクセスが
正常終了することによって確認する。 (ステップ 10
7,108,109参照) 該スレーブCPU 1b においては、該
抜き取りの確認が終了すると、マスタCPU 1a に対し
て、確認終了メッセージを送信する。 (ステップ 110
参照) 同様にして、該バスハンドラ装置 3a を挿入した
時にも、以下の手順で、試験を行う。
The operator removes the failed bus handler device 3a based on the content indicated on the display screen. (See steps 101 and 102) d. The above operation c. By using the other bus (in this example, bus # 14), the master CP is used to confirm that the bus handler device 3a has been removed from the entire system.
A message for confirming the removal is transferred from U 1a to another slave CPU 1b. (Step
103) e. Slave CPU 1 notified by the message
b confirms that the bus # 04 cannot be used because the bus handler device 3a has been extracted and cannot be accessed using the bus # 04 on the extracted side. The other bus # 1 when the bus handler device 3a is pulled out
4 is confirmed by the normal termination of the I / O continuous access. (Step 10
The slave CPU 1b transmits a confirmation completion message to the master CPU 1a when the confirmation of the extraction is completed. (Step 110
Similarly, when the bus handler device 3a is inserted, the test is performed in the following procedure.

【0024】f.全CPUによる上記テストの確認終了
後、マスタCPU1a から他のスレーブCPU 1b に対
して、正常系によるデータ転送手段を用いて、バスハン
ドラ装置 3a の挿入テストの開始を通知する。
F. After the confirmation of the test by all the CPUs, the master CPU 1a notifies the other slave CPUs 1b of the start of the insertion test of the bus handler device 3a by using the data transfer means of the normal system.

【0025】g.スレーブCPU 1b は、上記テスト対
象外のバス (バス #1 4)を用いてI/Oアクセスを連続
的に行う。 h.マスタCPU 1a は、図示されていないシステムコ
ンソールのディスプレイ画面に、 #0 系のバス 4に接続
されている障害のバスハンドラ装置 3a を挿入するよう
に出力する。
G. The slave CPU 1b continuously performs I / O access using a bus (bus # 14) that is not to be tested. h. The master CPU 1a outputs to the display screen of the system console (not shown) to insert the faulty bus handler device 3a connected to the bus 4 of the # 0 system.

【0026】オペレータは、該ディスプレイ画面の指示
に基づいて、バスハンドラ装置 3a を挿入する。 i.システムに対して、バスハンドラ装置 3a が挿入で
きたことを確認するため、もう一方のバス #1 4 を用い
て、マスタCPU 1a から他のスレーブCPU1b に対
して、正常系によるデータ転送手段を用いて、挿入確認
を指示するメッセージを送信する。
The operator inserts the bus handler device 3a based on the instruction on the display screen. i. To confirm that the bus handler device 3a has been inserted into the system, use the other bus # 14 and use the normal system data transfer means from the master CPU 1a to the other slave CPU 1b. Sends a message instructing insertion confirmation.

【0027】j.該メッセージの通知を受けたスレーブ
CPU 1b は、バスハンドラ装置 3a が挿入でき、バス
#0 4 が使用できることを確認する。又、装置挿入時の
もう一方のバス #1 4 への影響がないことを、該バス #
1 4,アダプタ装置 2b の系を使用したI/O連続アクセ
スが正常終了することによって確認する。
J. The slave CPU 1b, which has been notified of the message, can insert the bus handler device 3a and
Check that # 04 can be used. Also, confirm that there is no effect on the other bus # 14 when the device is inserted.
1 4, Confirmed by normal termination of I / O continuous access using the system of adapter device 2b.

【0028】k.バスハンドラ装置 3a 挿入確認後、全
CPU 1a,1bからテスト対象バス (本例では、上記バス
#0 4)を用いて、I/Oアクセス, もしくは、データ転
送を行うことによって、該バス #0 4 が使用できること
を確認する。
K. After confirming the insertion of the bus handler device 3a, all the CPUs 1a and 1b send a test target bus (in this example, the above bus
Confirm that the bus # 04 can be used by performing I / O access or data transfer using # 04).

【0029】上記の実施例においては、バスハンドラ装
置 3a が障害になったことを例にして説明したが、バス
ハンドラ装置 3a,3bの障害に限定されないことはいう迄
もないことである。
In the above embodiment, an example was described in which the bus handler device 3a failed, but it goes without saying that the present invention is not limited to the failure of the bus handler devices 3a and 3b.

【0030】例えば、アダプタ装置 2a,又は、2bの障害
に対しては、上記バスハンドラ装置3a,又は、3bに対す
る活性挿抜試験と同様の手順で該アダプタ装置 2a,又
は、2bに対する活性挿抜試験が可能であるが、CPU 1
a,1bに対しては、該装置がバス#0/1 4 の両方に接続さ
れているので、該障害のCPU 1a,又は、1bをバス #0/
1 4 から切り離して、他の全てのCPU 1から、該2つ
のバス #0/1 4 が、共に使用できること、例えば、上記
アダプタ装置 2a,2bを介するI/O連続アクセスを試験
するような手順で、活性挿抜試験を行うことができる。
For example, for a failure of the adapter device 2a or 2b, an active insertion / extraction test for the adapter device 2a or 2b is performed in the same procedure as the active insertion / extraction test for the bus handler device 3a or 3b. Possible, but CPU 1
For the devices a and 1b, since the device is connected to both of the buses # 0/14, the failed CPU 1a or 1b is connected to the bus # 0 /
A procedure for testing that the two buses # 0/14 can be used together from all other CPUs 1 separately from the other CPUs 1, for example, the I / O continuous access via the adapter devices 2a and 2b. Thus, an active insertion / extraction test can be performed.

【0031】このように、本発明は、システムにあるす
べての中央処理装置(CPU 1a,1b),および、バス(#0/#1)
4 を用いたデータ転送機能を駆使することにより、該活
性挿抜後のシステム動作の確認を行うようにしたところ
に特徴がある。
As described above, according to the present invention, all the central processing units (CPUs 1a and 1b) and buses (# 0 / # 1)
It is characterized in that the system operation after the hot insertion and removal is confirmed by making full use of the data transfer function using 4.

【0032】[0032]

【発明の効果】以上、詳細に説明したように、本発明の
多重化システムにおける装置活性挿抜試験装置は、多重
化システムのある装置が障害になった時、該多重化シス
テムの中央処理装置(CPU) をマスタの中央処理装置(CP
U) /スレーブの中央処理装置(CPU) の形式に構成変更
し、該マスタの中央処理装置(CPU) から、スレーブの中
央処理装置(CPU) に、該挿抜状態の確認と、該挿抜時で
の正常系への影響の有無のチェックを行う挿抜テストの
装置構成条件と、該挿抜テストの開始を通知し、該スレ
ーブの中央処理装置(CPU) で、該マスタの中央処理装置
(CPU) からの上記挿抜テストの装置構成条件と、該挿抜
テストの開始の通知を受けた時点で、該挿抜テストの装
置構成条件に合った装置構成で所定の診断処理を行いつ
つ、マスタの中央処理装置(CPU) からの該障害装置の挿
抜の確認を指示する通知に基づいて、該障害装置の挿抜
を確認した後、該確認したことをスレーブの中央処理装
置(CPU) からマスタの中央処理装置(CPU) に通知する
ようにしたものであるので、従来の活性挿抜機構に対す
る確認だけでなく、挿抜対象外装置の正常動作を確認す
ことにより、信頼性の高い試験を行うことができる効
果がある。
Effect of the Invention] As described above in detail, device OIR test apparatus in a multiplexed system of the present invention, when a device of a multiplexing system is hampered, the multiplexing cis <br/> Temu Central processing unit (CPU) to the master central processing unit (CP
U) / Configuration change to slave / central processing unit (CPU) format
From the central processing unit (CPU) of the master
The central processing unit (CPU) checks the insertion / removal state and
Of the insertion / removal test to check whether the
Notifying the device configuration conditions and the start of the insertion / removal test,
The central processing unit (CPU) of the
The device configuration conditions for the above insertion / removal test from (CPU)
When the test start notification is received, the insertion / removal test
Perform predetermined diagnostic processing with the equipment configuration that matches the equipment configuration conditions.
First, insert the failed unit from the master central processing unit (CPU).
Insertion / removal of the faulty device based on the notification for
After confirming the
From the CPU (CPU) to the master central processing unit (CPU)
Since as is obtained by the well confirmed for a conventional OIR mechanism, by confirming the normal operation of insertion exempt device, there is an effect that it is possible to perform a highly reliable test.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理構成図FIG. 1 is a block diagram of the principle of the present invention.

【図2】本発明の一実施例を流れ図で示した図FIG. 2 is a flowchart showing an embodiment of the present invention.

【図3】従来のシステム構成を示した図FIG. 3 is a diagram showing a conventional system configuration;

【符号の説明】[Explanation of symbols]

1 中央処理装置(CPU) 1a マスタCP
U 1b スレーブCPU 2,2a,2b アダプタ
装置 3,3a,3b バスハンドラ装置 4 バス #0/#1 100 〜111 はステップ
1 Central processing unit (CPU) 1a Master CP
U 1b Slave CPU 2,2a, 2b Adapter device 3,3a, 3b Bus handler device 4 Bus # 0 / # 1 100 to 111 are steps

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】多重化システム内で、或る系に装置を挿入
または抜去したときの他系への影響を検証する多重化シ
ステムにおける装置活性挿抜試験装置であって、 多重化システムの中央処理装置をマスタとスレーブの形
式に構成変更する手段と、 前記マスタ側の中央処理装置において、前記スレーブ側
の中央処理装置に対し、装置活性挿抜試験におけるシス
テム構成及び装置活性挿抜試験の開始を通知する手段
と、 前記スレーブ側の中央処理装置において、前記マスタ側
の中央処理装置からの通知内容に基づき、前記システム
に対する診断処理を行う手段と、 前記マスタ側の中央処理装置において、診断処理を行っ
ている前記スレーブ側の中央処理装置に対し、前記シス
テムへの所定の装置の挿入或いは抜去の有無を確認する
よう指示する手段と、 前記スレーブ側の中央処理装置において、前記マスタ側
からの確認指示に応じて、前記システムへの所定の装置
の挿入或いは抜去の有無を確認し、その結果を前記マス
タ側の中央処理装置に応答する手段と、 を有してなることを特徴とする多重化システムにおける
装置活性挿抜試験装置。
1. A device is inserted into a certain system in a multiplexing system.
Or a multiplexing system to verify the effect on other systems when removed.
A system hot-swap test system in a system, where the central processing unit of the multiplex system is in the form of a master and a slave.
Means for changing the configuration to a formula, and in the central processing unit on the master side, the slave side
Of the central processing unit in the system
For notifying the start of the system configuration and device hot-swap test
In the slave central processing unit, the master side
Based on the content of the notification from the central processing unit
Means for performing a diagnosis process on the master , and performing a diagnosis process in the central processing unit on the master side.
The central processing unit on the slave side
Check whether the specified device has been inserted into or removed from the system
Means for instructing, on the slave-side central processing unit,
A predetermined device to the system in response to a confirmation instruction from
Check for insertion or removal of the
Means for responding to the central processing unit on the data side .
Device active insertion and removal test device.
JP2405569A 1990-12-25 1990-12-25 Device hot-swap test equipment in multiplex system Expired - Lifetime JP2590610B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2405569A JP2590610B2 (en) 1990-12-25 1990-12-25 Device hot-swap test equipment in multiplex system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2405569A JP2590610B2 (en) 1990-12-25 1990-12-25 Device hot-swap test equipment in multiplex system

Publications (2)

Publication Number Publication Date
JPH04222030A JPH04222030A (en) 1992-08-12
JP2590610B2 true JP2590610B2 (en) 1997-03-12

Family

ID=18515174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2405569A Expired - Lifetime JP2590610B2 (en) 1990-12-25 1990-12-25 Device hot-swap test equipment in multiplex system

Country Status (1)

Country Link
JP (1) JP2590610B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128555A (en) * 1997-05-29 2000-10-03 Trw Inc. In situ method and system for autonomous fault detection, isolation and recovery

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63180872A (en) * 1987-01-23 1988-07-25 Hitachi Ltd Test system of electronic equipment

Also Published As

Publication number Publication date
JPH04222030A (en) 1992-08-12

Similar Documents

Publication Publication Date Title
JPH01269151A (en) Multiplex processor system testing method
JP3982353B2 (en) Fault tolerant computer apparatus, resynchronization method and resynchronization program
TW440755B (en) Method and system for environmental sensing and control within a computer system
US20060150004A1 (en) Fault tolerant system and controller, operation method, and operation program used in the fault tolerant system
JPH01154243A (en) Interface between non failure-proof element and failure-proof system
JPH01154242A (en) Double-zone failure-proof computer system
JPH01154240A (en) Double-rail processor with error check function added to single-rail interface
JP2004152298A (en) Method and apparatus for enhancement of bus function
JP2000181887A (en) Fault processing method for information processor and storage controller
US7000153B2 (en) Computer apparatus and method of diagnosing the computer apparatus and replacing, repairing or adding hardware during non-stop operation of the computer apparatus
JP2004046455A (en) Information processor
JP2590610B2 (en) Device hot-swap test equipment in multiplex system
JP2001175545A (en) Server system, fault diagnosing method, and recording medium
JPH07321799A (en) Input output equipment management method
EP1845447B1 (en) Method, apparatus and software for preventing switch failures in the presence of faults
JP3381756B2 (en) Parallel processor system
JP2000322284A (en) Pseudo multiple fault generator
JP2896206B2 (en) On-line diagnostics for multiplexed memory devices.
JP2820084B2 (en) Hot swapping method
JPH08147183A (en) Diagnostic controller put in/out system on live line
JPH0916509A (en) Maintenance managing device for peripheral equipment of general purpose computer system
JP2630100B2 (en) Fault handling method for interprocessor communication bus
JP3342030B2 (en) I / O device reset method
JP2000298628A (en) Method for expanding logic card and common bus system using the method
JPS6375855A (en) Trouble processing system for information processing system

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961022