JP2590353B2 - パターン判定回路 - Google Patents
パターン判定回路Info
- Publication number
- JP2590353B2 JP2590353B2 JP62324538A JP32453887A JP2590353B2 JP 2590353 B2 JP2590353 B2 JP 2590353B2 JP 62324538 A JP62324538 A JP 62324538A JP 32453887 A JP32453887 A JP 32453887A JP 2590353 B2 JP2590353 B2 JP 2590353B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- pattern
- input
- unit
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Character Discrimination (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 この発明はパターン判定回路に係り、特に連想的パタ
ーン判定に有効なパターン判定回路に関する。
ーン判定に有効なパターン判定回路に関する。
従来、文字認識や音声認識では入力信号のパターンや
入力信号に何らかの処理を加えた信号のパターンを登録
済のパターンと比較するパターンマッチングが一般に行
われており、この際入力信号と登録済パターンとの一致
度が高くないと正確な判定は不可能であった。
入力信号に何らかの処理を加えた信号のパターンを登録
済のパターンと比較するパターンマッチングが一般に行
われており、この際入力信号と登録済パターンとの一致
度が高くないと正確な判定は不可能であった。
一方連想的なパターン判定を行う手法として、第1図
に示すような神経細胞モデルをベースとした脳細胞モデ
ルが提案されている。第1図の神経細胞モデルは1943年
にアメリカ合衆国マサチューセッツ工科大学のW.S.McCu
llochとW.H.Pittsによって発表されたものであり、また
脳細胞モデルにより連想的パターンマッチングが可能で
あることはF.Rosenblattにより立証されてる。
に示すような神経細胞モデルをベースとした脳細胞モデ
ルが提案されている。第1図の神経細胞モデルは1943年
にアメリカ合衆国マサチューセッツ工科大学のW.S.McCu
llochとW.H.Pittsによって発表されたものであり、また
脳細胞モデルにより連想的パターンマッチングが可能で
あることはF.Rosenblattにより立証されてる。
しかし脳細胞モデルを集積回路により実現しようとす
ると、連想パターンの出力の為に膨大な数の出力ピンが
必要になり、現在の半導体技術では実用的な能力を備え
た回路を具備することは不可能である。
ると、連想パターンの出力の為に膨大な数の出力ピンが
必要になり、現在の半導体技術では実用的な能力を備え
た回路を具備することは不可能である。
例えば1文字を32×32ドットの2値パターンとして入
力するとき、これを完全に直交したデータとして処理す
るためには(322)2=106個の神経細胞が必要であり、
これら全ての神経細胞の発火状態を出力するためには10
6本の出力ピンが必要である。
力するとき、これを完全に直交したデータとして処理す
るためには(322)2=106個の神経細胞が必要であり、
これら全ての神経細胞の発火状態を出力するためには10
6本の出力ピンが必要である。
一方脳細胞モデルをソフトウェアで具現化しようとす
る試みも為されているが、膨大なメモリを消費するとと
もに、その処理速度は決して充分なものとはいえない。
る試みも為されているが、膨大なメモリを消費するとと
もに、その処理速度は決して充分なものとはいえない。
この発明はこのような従来の問題点を解消すべく創案
されたもので、いわゆる実用的脳細胞モデルの具現化を
可能としたパターン判定回路を提供することを目的とす
る。
されたもので、いわゆる実用的脳細胞モデルの具現化を
可能としたパターン判定回路を提供することを目的とす
る。
この発明に係るパターン判定回路は、出力パターンを
光変換して、光ファイバなどにより回路から導出するも
のである。
光変換して、光ファイバなどにより回路から導出するも
のである。
次にこの発明に係るパターン判定装置の一実施例を図
面に基づいて説明する。
面に基づいて説明する。
ここで第1図の神経細胞モデルについて説明しておく
と、入力x1〜xkに重み(効率)w1〜wkが設定されてお
り、それぞれの入力に重みを乗じた値 x1w1+x2w2+…+xkwk が閾値Hを越えたとき、出力zが生じるようになってい
る。そして重みw1〜wkは教師信号yによって変化し、入
力に対する出力が適正であったときにはそのときの入力
(x1〜xkのうちの一部、あるいは全部)に対応する重み
が増大され、逆に不適正であったときには減少される。
と、入力x1〜xkに重み(効率)w1〜wkが設定されてお
り、それぞれの入力に重みを乗じた値 x1w1+x2w2+…+xkwk が閾値Hを越えたとき、出力zが生じるようになってい
る。そして重みw1〜wkは教師信号yによって変化し、入
力に対する出力が適正であったときにはそのときの入力
(x1〜xkのうちの一部、あるいは全部)に対応する重み
が増大され、逆に不適正であったときには減少される。
第2図は第1図のモデルと機能的に等価な複数の素子
Eを相互に接続してなる集積回路を示し、各素子Eの入
力には他の全ての素子Eの出力が接続されている。ここ
に各素子の接続容量によっては各素子に他の一部の素子
を接続する構成としてもよい。第2図の回路は一端に並
べられた素子Eが入力用とされ(例えば第2図の上端に
水平に並ぶ素子)、入力信号はこれらの素子Eに与えら
れる。
Eを相互に接続してなる集積回路を示し、各素子Eの入
力には他の全ての素子Eの出力が接続されている。ここ
に各素子の接続容量によっては各素子に他の一部の素子
を接続する構成としてもよい。第2図の回路は一端に並
べられた素子Eが入力用とされ(例えば第2図の上端に
水平に並ぶ素子)、入力信号はこれらの素子Eに与えら
れる。
第2図の回路をパターン出力部1として持つパターン
判定回路の一実施例を第3図に示す。
判定回路の一実施例を第3図に示す。
第3図において、パターン出力部1は全ての素子Eの
出力をデコード部2に出力し、デコード部2には素子E
の出力より構成されるビット列データをより少数のビッ
ト例えば1ビットよりなるデジタルデータに変換する。
デコード部2の出力はD/A変換部3に入力され、D/A変換
部3はデコードされたデジタル信号に対応したレベルの
アナログ信号を出力する。D/A変換部3の出力は変調部
4に入力され、変調部4はD/A変換部3の出力に対応し
た周波数の信号を出力する。変調部4の出力は光変換部
5に入力され、光変換部5は変調部4で決定された周波
数の光パルスを発生する。
出力をデコード部2に出力し、デコード部2には素子E
の出力より構成されるビット列データをより少数のビッ
ト例えば1ビットよりなるデジタルデータに変換する。
デコード部2の出力はD/A変換部3に入力され、D/A変換
部3はデコードされたデジタル信号に対応したレベルの
アナログ信号を出力する。D/A変換部3の出力は変調部
4に入力され、変調部4はD/A変換部3の出力に対応し
た周波数の信号を出力する。変調部4の出力は光変換部
5に入力され、光変換部5は変調部4で決定された周波
数の光パルスを発生する。
光変換部5の出力は例えば光ファイバで伝達され、多
数の出力導線を要することなく、全ての出力パターンを
容易に検出できる。これによって実用的回路を具現化で
き、回路のIC化も可能となる。
数の出力導線を要することなく、全ての出力パターンを
容易に検出できる。これによって実用的回路を具現化で
き、回路のIC化も可能となる。
パターン出力部1には入力部6が接続され、入力部6
は入力信号1をパターン出力部1における各入力用の素
子Eに入力する。入力信号Iとして入力用の素子Eの総
数に対応したビット数のデジタル信号が入力されたとき
は、その信号をそのまま各素子Eに導けばよいが、入力
信号Iとして出力信号同様にアナログ信号が入力された
ときには、そのA/D変換等も入力部において行なわれ
る。
は入力信号1をパターン出力部1における各入力用の素
子Eに入力する。入力信号Iとして入力用の素子Eの総
数に対応したビット数のデジタル信号が入力されたとき
は、その信号をそのまま各素子Eに導けばよいが、入力
信号Iとして出力信号同様にアナログ信号が入力された
ときには、そのA/D変換等も入力部において行なわれ
る。
第4図はパターン判定回路の第2実施例を示すもので
あり、デコード部2、D/A変換部3、変調部4の系列が
複数設けられ、パターン出力部1の出力はこれらの系列
に分割して出力されている。これによって各系列におけ
る処理容量を軽減し、あるいはパターン出力部の出力容
量を増大し得る。各系列の出力は多重化変調部7に入力
され、各変調部4の出力を多重化したアナログ信号が形
成される。このアナログ信号は光変換部5に入力され、
多重化信号としての光パルスが出力される。このように
出力の多重化を行えば、パターン出力部1の容量すなわ
ち素子Eの総数を増大しても、1本あるいは比較的少な
い光ファイバにより出力を導出し得る。
あり、デコード部2、D/A変換部3、変調部4の系列が
複数設けられ、パターン出力部1の出力はこれらの系列
に分割して出力されている。これによって各系列におけ
る処理容量を軽減し、あるいはパターン出力部の出力容
量を増大し得る。各系列の出力は多重化変調部7に入力
され、各変調部4の出力を多重化したアナログ信号が形
成される。このアナログ信号は光変換部5に入力され、
多重化信号としての光パルスが出力される。このように
出力の多重化を行えば、パターン出力部1の容量すなわ
ち素子Eの総数を増大しても、1本あるいは比較的少な
い光ファイバにより出力を導出し得る。
前述のとおり、この発明に係るパターン判定回路は、
出力パターンを光変換して、光ファイバなどにより回路
から導出するので、多数の出力線を要することなく、実
用的脳細胞モデルの具現化を可能にし得るという優れた
効果を有する。
出力パターンを光変換して、光ファイバなどにより回路
から導出するので、多数の出力線を要することなく、実
用的脳細胞モデルの具現化を可能にし得るという優れた
効果を有する。
第1図は神経細胞モデルを示す概念図、第2図は神経細
胞モデルを相互に接続した回路を示す概念図、第3図は
第2図の回路を有するパターン判定回路の一実施例を示
すブロック図、第4図はパターン判定回路の第二実施例
を示すブロック図である。 E……素子、I……入力信号。 1……パターン出力部、2……デコード部、3……D/A
変換部、4……変調部、5……光変換部、6……入力
部。
胞モデルを相互に接続した回路を示す概念図、第3図は
第2図の回路を有するパターン判定回路の一実施例を示
すブロック図、第4図はパターン判定回路の第二実施例
を示すブロック図である。 E……素子、I……入力信号。 1……パターン出力部、2……デコード部、3……D/A
変換部、4……変調部、5……光変換部、6……入力
部。
Claims (4)
- 【請求項1】入力パターンに応じて連鎖的に出力が生じ
る素子を複数有し、出力を生じた素子のパターンを出力
するパターン判定回路において、各素子の出力のパター
ンを光信号に変換する光変換部とを備えているパターン
判定回路。 - 【請求項2】回路は集積化され、光変換部の出力を光フ
ァイバで導出していることを特徴とする特許請求の範囲
第1項記載のパターン判定回路。 - 【請求項3】各素子の出力のパターンをデコードするデ
コード部と、このデコード部の出力をD/A変換するD/A変
換部と、このD/A変換部の出力を周波数変調する変調部
とを備えた特許請求範囲第1項記載のパターン判定回
路。 - 【請求項4】デコード部、D/A変換部、変調部の系列が
複数設けられ、各変調部の出力を多重化する多重化変調
部が更に設けられ、この多重化変調部の出力が項変換部
に入力されている特許請求範囲第3項記載のパターン判
定回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62324538A JP2590353B2 (ja) | 1987-12-22 | 1987-12-22 | パターン判定回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62324538A JP2590353B2 (ja) | 1987-12-22 | 1987-12-22 | パターン判定回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01166176A JPH01166176A (ja) | 1989-06-30 |
JP2590353B2 true JP2590353B2 (ja) | 1997-03-12 |
Family
ID=18166921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62324538A Expired - Lifetime JP2590353B2 (ja) | 1987-12-22 | 1987-12-22 | パターン判定回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2590353B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03136186A (ja) * | 1989-10-23 | 1991-06-10 | Daidan Kk | 文字認識システム |
-
1987
- 1987-12-22 JP JP62324538A patent/JP2590353B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01166176A (ja) | 1989-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
BR9506787A (pt) | Processos de converter uma série de palavras de informação de m-bit em um sinal modulado e de produzir um suporte de gravação dispositivos codificador decodificador gravador e de leitura sinal e suporte de gravação | |
EP0734149A3 (en) | Method of processing image data | |
KR900006863A (ko) | 뉴랄네트워크 시스템(Neural net work system) | |
JP2590353B2 (ja) | パターン判定回路 | |
JPH0365754A (ja) | ニューラル ネットワークのための数値符号化方法及び装置 | |
ATE68620T1 (de) | Datenuebertragungsverfahren und datenuebertragungsvorrichtung. | |
EP0905947A2 (en) | Modulation/demodulation method and apparatus | |
ATE22515T1 (de) | Verfahren zur umsetzung von digitalen eingangssignalen eines lichtwellenleiteruebertragungssystems. | |
JP2587962B2 (ja) | パターン判定装置 | |
JPH0771068B2 (ja) | データ通信方式 | |
EP0295621A3 (en) | Fast summing circuit | |
EP0285352A3 (en) | Neural computation by time concentration | |
SU1580349A1 (ru) | М-разр дный комбинационный сумматор | |
SU1089592A1 (ru) | Устройство дл моделировани нейрона | |
SU1164695A1 (ru) | Устройство дл сдвига | |
SU1386992A1 (ru) | Оптоэлектронный сумматор | |
SU1348819A1 (ru) | Устройство дл выделени многоразр дного кода | |
SU1023661A2 (ru) | Пороговый логический элемент | |
SU1437850A1 (ru) | Функциональный генератор | |
SU938281A1 (ru) | Устройство дл определени принадлежности числа заданному интервалу | |
JP2744983B2 (ja) | パターン判定装置 | |
BR8906980A (pt) | Processo e aparelho para gerar um sinal de partida para operacao paralela-sincrona de tres unidades de processamento de dados substancialmente identicas | |
JPH0783271B2 (ja) | 符号変換方式 | |
JPH0834545B2 (ja) | 画像デ−タ符号化装置 | |
JPS57132442A (en) | Pcm signal compression circuit |