JP2590019Y2 - Multilayer chip inductor - Google Patents

Multilayer chip inductor

Info

Publication number
JP2590019Y2
JP2590019Y2 JP1993004609U JP460993U JP2590019Y2 JP 2590019 Y2 JP2590019 Y2 JP 2590019Y2 JP 1993004609 U JP1993004609 U JP 1993004609U JP 460993 U JP460993 U JP 460993U JP 2590019 Y2 JP2590019 Y2 JP 2590019Y2
Authority
JP
Japan
Prior art keywords
conductor pattern
hole
coil conductor
line width
chip inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1993004609U
Other languages
Japanese (ja)
Other versions
JPH0660114U (en
Inventor
高橋  彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP1993004609U priority Critical patent/JP2590019Y2/en
Publication of JPH0660114U publication Critical patent/JPH0660114U/en
Application granted granted Critical
Publication of JP2590019Y2 publication Critical patent/JP2590019Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【産業上の利用分野】本考案は、積層チップインダクタ
に関し、さらに詳しくは、小形化した場合においても磁
気特性を損ねることなく、高い信頼性を有する積層チッ
プインダクタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer chip inductor, and more particularly, to a multilayer chip inductor having high reliability without deteriorating magnetic characteristics even when the size is reduced.

【0002】[0002]

【従来の技術】近年、電子部品の小形化はあらゆる分野
において求められており、中でも積層チップインダクタ
の小形化は強く求められている。
2. Description of the Related Art In recent years, miniaturization of electronic components has been demanded in all fields, and in particular, miniaturization of multilayer chip inductors has been strongly demanded.

【0003】従来、積層チップインダクタは、チップを
構成するグリーンシートの厚さを薄くし、コイル導体の
線幅を細くすることなどによって小形化が図られてお
り、例えば、グリーンシートの厚さを焼き上がり寸法で
十数μm程度とし、このシート上にコイル導体パターン
を 0.1mm程度の線幅で形成することにより小形化を図っ
ていた。
Conventionally, a multilayer chip inductor has been reduced in size by reducing the thickness of a green sheet constituting a chip and reducing the line width of a coil conductor. For example, the thickness of a green sheet is reduced. The size was reduced to about several tens of μm by baking, and the coil conductor pattern was formed on this sheet with a line width of about 0.1 mm to reduce the size.

【0004】また、上記コイル導体パターンが形成され
る複数枚のグリーンシートには、積層工程において隣接
するシートに形成されたコイル導体パターン同士を層間
で接続するためのスルーホールが形成されるが、その大
きさ(径)は、接続の確実性を考慮すると極端に小さく
することができなかったため、0.15mmφ程度の大きさで
形成されていた。
In the green sheets on which the coil conductor patterns are formed, through holes for connecting the coil conductor patterns formed on adjacent sheets in the laminating step between layers are formed. Since the size (diameter) could not be made extremely small in consideration of connection reliability, the size (diameter) was about 0.15 mmφ.

【0005】そのため、厚さの薄いグリーンシート1に
形成されるコイル導体パターン2は、例えば図2に示す
ような形状、すなわちコイル導体パターン2におけるス
ルーホール接続部分であるパターン端部だけその線幅を
広げて形成していたのである。
For this reason, the coil conductor pattern 2 formed on the thin green sheet 1 has, for example, the shape shown in FIG. Was spread out and formed.

【0006】[0006]

【考案が解決しようとする課題】しかしながら、上記の
ようにスルーホール接続部分であるパターン端部の線幅
だけが広いコイル導体パターンが形成されたグリーンシ
ートは、積層および圧着した際に積層ズレが生じやす
く、歩留り低下が避けられないという問題点があった。
However, as described above, the green sheet on which the coil conductor pattern having only the line width of the pattern end portion which is the through hole connecting portion is formed has a misalignment when laminated and crimped. There is a problem that the yield is likely to occur and a decrease in yield cannot be avoided.

【0007】これは、スルーホール接続部以外の線幅の
細い導体部分は、その上面が平坦ではなく、かまぼこ状
に盛り上がった形状、すなわち導体を積層方向かつ線幅
と平行な方向に切断すると、その断面が半円状であり、
しかもその厚さが、上面が平坦に形成される線幅の広い
導体部分(スルーホール接続部)の厚さより実質的に薄
いためである。
[0007] This is because when the conductor portion having a small line width other than the through-hole connection portion has a shape in which the upper surface thereof is not flat and rises in a semi-cylindrical shape, that is, when the conductor is cut in the stacking direction and in a direction parallel to the line width, Its cross section is semicircular,
In addition, the thickness is substantially smaller than the thickness of the conductor portion (through-hole connection portion) having a wide line width and having a flat upper surface.

【0008】すなわち、上記のようにコイル導体パター
ン2における断面半円状の細い線幅の導体部分は、この
上に積層されるグリーンシート1との接点が半円の頂点
のみであるため、極めて安定性に欠ける上、スルーホー
ル接続部の上面平坦な広い線幅の導体部分との厚さが異
なるため、積層した際に、図4に示すように、シート1
に微妙な傾きが生じ、圧着時における圧力が線幅の細い
導体に垂直に付加されず、積層ズレを生じてしまうので
ある。
In other words, as described above, the conductor portion of the coil conductor pattern 2 having a semicircular cross section and a thin line width has only a vertex of the semicircle at the point of contact with the green sheet 1 laminated thereon. In addition to lack of stability, since the thickness of the through-hole connection part is different from that of the conductor part having a flat and wide line width, when the sheets are laminated, as shown in FIG.
This causes a slight inclination, and pressure during crimping is not applied vertically to the conductor having a small line width, resulting in lamination displacement.

【0009】なお、スルーホール接続部と同程度の線幅
を有する導体は、上面が平坦となるため、すべての導体
部分をこの線幅で形成すれば上記のような要因による積
層ズレの発生は防止することができるが、コイルの磁芯
径を細める結果となり、磁気特性が低下してしまうた
め、実用的ではない。
The conductor having the same line width as that of the through-hole connection portion has a flat upper surface. Therefore, if all the conductor portions are formed with this line width, the occurrence of lamination displacement due to the above-described factors will be avoided. Although it can be prevented, the result is that the core diameter of the coil is reduced and the magnetic characteristics are reduced, so that it is not practical.

【0010】そこで本考案は、上記従来の技術の問題点
を解決し、磁気特性を損ねることなく積層ズレの発生を
防止することができる積層チップインダクタを提供する
ことを目的とする。
Accordingly, an object of the present invention is to solve the above-mentioned problems of the prior art and to provide a multilayer chip inductor capable of preventing the occurrence of lamination displacement without deteriorating magnetic characteristics.

【0011】[0011]

【課題を解決するための手段】本考案者は、上記目的を
達成するために鋭意研究した結果、コの字状のコイル導
体パターンにおける2つの端部および2つのコーナー部
を、スルーホール径よりも大きい線幅で形成し、それ以
外の部分をスルーホール径よりも小さい線幅で形成する
ことにより、上記課題が解決されることを見い出し、本
考案に到達した。
Means for Solving the Problems The present inventor has made intensive studies to achieve the above object, and as a result, the two ends and the two corners of the U-shaped coil conductor pattern have been reduced by the through hole diameter. It has been found that the above problem can be solved by forming a large line width and forming the other portions with a line width smaller than the diameter of the through hole, and arrived at the present invention.

【0012】 すなわち、本考案は、所定の位置にスル
ーホール、および積層してスルーホール接続することに
よってらせん状のコイルが構成されるコイル導体パター
ンが形成されたグリーンシートの積層体からなる積層チ
ップインダクタであって、前記コイル導体パターンにお
ける複数のスルーホール接続部、および積層した際に各
シートに形成されているコイル導体パターンのうち該ス
ルーホール接続部と上下の位置が対応する部分、つまり
各シートのコの字状導体パターンにおける2つの端部お
よび2つのコーナー部がスルーホール径よりも大きい線
幅で形成されており、それ以外の部分がスルーホール径
よりも小さい線幅でかつ、前記コイル導体パターンにお
ける複数のスルーホール接続部および積層した際に各シ
ートに形成されているコイル導体パターンのうち該スル
ーホール接続部と上下の位置が対応する部分の厚さより
薄く形成されていることを特徴とする積層チップインダ
クタを提供するものである。
That is, the present invention provides a laminated chip comprising a green sheet laminate in which a through-hole is formed at a predetermined position and a coil conductor pattern formed by laminating and connecting through holes to form a spiral coil. An inductor, a plurality of through-hole connection portions in the coil conductor pattern, and portions of the coil conductor pattern formed on each sheet when laminated, the upper and lower positions corresponding to the through-hole connection portion, that is, two ends and two corner portions of the shaped conductor pattern of the sheet of co is formed with a large line width than the diameter of the through hole, and a smaller line width than the other portion through hole diameter of the Coil conductor pattern
Multiple through-hole connections and each
Of the coil conductor patterns formed on the
-The thickness of the part where the hole connection part and the top and bottom position correspond
An object of the present invention is to provide a multilayer chip inductor characterized by being formed thin .

【0013】[0013]

【作用】本考案の積層チップインダクタは、スルーホー
ル、およびスルーホール径よりも大きい線幅の導体と小
さい線幅の導体とで構成されたコイル導体パターンが形
成されたグリーンシートを、積層してスルーホール接続
することによって構成される。
The laminated chip inductor according to the present invention is obtained by laminating green sheets having a through-hole and a coil conductor pattern composed of a conductor having a line width larger than the diameter of the through-hole and a conductor having a smaller line width. It is configured by connecting through holes.

【0014】 すなわち、本考案の積層チップインダク
タを構成するシート上に形成されるコイル導体パターン
は、そのスルーホール接続部、および積層した際に隣接
するシートに形成されているコイル導体パターンのスル
ーホール接続部と上下の位置が対応する部分が、スルー
ホール径よりも大きい線幅であり、それ以外の部分がス
ルーホール径よりも小さい線幅で形成されているのであ
る。
That is, the coil conductor pattern formed on the sheet constituting the multilayer chip inductor of the present invention has a through hole connecting portion and a through hole of the coil conductor pattern formed on the adjacent sheet when laminated. The portion corresponding to the connection portion and the upper and lower positions have a line width larger than the through hole diameter, and the other portions have a line width smaller than the through hole diameter.

【0015】このような線幅でコイル導体パターン2を
形成することにより、積層ズレが防止されるようにな
る。これは、上記線幅のコイル導体パターンが形成され
たシートを積層すると、図3に示すように、スルーホー
ル径よりも大きい線幅の導体部分(上面が平坦で厚さの
厚い導体部分)が隣接するシート1を水平に支えるた
め、圧着時の圧力がスルーホール径よりも小さい線幅の
導体部分(断面が半円状の導体部分)に垂直に付加され
るようになり、しかも、圧着時の圧力は線幅の広い導体
部分には大きく付加され、線幅の狭い導体部分には小さ
く付加されるようになるためである。
By forming the coil conductor pattern 2 with such a line width, lamination displacement can be prevented. This is because when a sheet on which a coil conductor pattern having the above line width is formed is laminated, as shown in FIG. 3, a conductor portion having a line width larger than the through hole diameter (a conductor portion having a flat upper surface and a thicker thickness) is formed. Since the adjacent sheet 1 is supported horizontally, the pressure at the time of crimping is applied vertically to a conductor portion having a line width smaller than the through hole diameter (a conductor portion having a semicircular cross section). This pressure is applied to a conductor portion having a large line width to a large extent, and is applied to a conductor portion having a small line width to a small extent.

【0016】また、上記のような線幅で形成されたコイ
ル導体パターンから構成されるコイルは、その磁芯の投
影断面積の減少がないため、インダクタの磁気特性は低
下しない。
Further, in the coil constituted by the coil conductor pattern formed with the line width as described above, the magnetic characteristics of the inductor do not decrease because the projected sectional area of the magnetic core does not decrease.

【0017】以下、実施例により本考案をさらに詳細に
説明する。しかし本考案の範囲は以下の実施例により制
限されるものではない。
Hereinafter, the present invention will be described in more detail with reference to examples. However, the scope of the present invention is not limited by the following embodiments.

【0018】[0018]

【実施例】本考案の積層チップインダクタの製造方法の
一例を以下に示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An example of a method for manufacturing a multilayer chip inductor according to the present invention will be described below.

【0019】まず、所定の位置にスルーホール3が形成
されたセラミックグリーンシート1に、Agを主成分と
する導電ペーストを用い、図1に示すような4種類のコ
の字状のコイル導体パターン2(積層してスルーホール
接続することによってらせん状のコイルが構成される)
をスクリーン印刷した。
First, four types of U-shaped coil conductor patterns as shown in FIG. 1 are used for a ceramic green sheet 1 having through holes 3 formed at predetermined positions by using a conductive paste containing Ag as a main component. 2 (spiral coil is formed by stacking and connecting through holes)
Was screen printed.

【0020】 なお、上記コの字状のコイル導体パター
ン2は、スルーホール接続部、および積層した際に
ートに形成されているコイル導体パターンのスルーホー
ル接続部と上下の位置が対応する部分(コの字における
4つのコーナー部分)が、スルーホール3の径よりも一
回り程度大きく形成されており、それ以外の部分はスル
ーホール径よりも小さい線幅で形成されている。
The U-shaped coil conductor pattern 2 is vertically connected to the through-hole connection part and the through-hole connection part of the coil conductor pattern formed on each sheet when laminated. positions are corresponding portions (four corners in the U-shaped), which is much larger slightly than the diameter of the through hole 3, and the other portion is formed with a smaller line width than the diameter of the through hole ing.

【0021】次に、これらのシートをダミーシートの上
に所定の構成(コイル導体パターン2によってらせん状
のコイルが内設される構成)で積層し、さらにその上に
ダミーシートを重ね、図3に示すような積層体を得た。
次いで、この積層体を圧着し、焼成した後、コイル末端
部が導出されている端面に外部電極用導電ペーストを塗
布し、これを焼き付けて外部電極を形成した。
Next, these sheets are laminated on the dummy sheet in a predetermined configuration (a configuration in which a helical coil is internally provided by the coil conductor pattern 2), and a dummy sheet is further laminated thereon, and FIG. To obtain a laminate as shown in FIG.
Next, the laminate was pressed and fired, and then a conductive paste for an external electrode was applied to the end face from which the coil end portion was led out, and baked to form an external electrode.

【0022】上記のようにして得た積層チップインダク
タは、積層ズレがなく、優れた磁気特性を有するもので
あった。
The multilayer chip inductor obtained as described above had no lamination displacement and had excellent magnetic properties.

【0023】[0023]

【考案の効果】本考案の積層チップインダクタは、磁芯
の投影断面積を減少させることなく、積層ズレの発生を
防止し得るものである。したがって、本考案の積層チッ
プインダクタは、磁気特性の低下がなく、高い信頼性を
有するものであり、しかも歩留り良く製造することがで
きる。
The multilayer chip inductor according to the present invention is capable of preventing the occurrence of lamination displacement without reducing the projected sectional area of the magnetic core. Therefore, the multilayer chip inductor of the present invention has high reliability without a decrease in magnetic properties and can be manufactured with a high yield.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本考案の積層チップインダクタの一例を構成す
るシートを示す図であって、(a)ないし(d)は、各
種コイル導体パターンおよびスルーホールが形成された
グリーンシートを示す平面図である。
FIG. 1 is a plan view showing a sheet constituting an example of the multilayer chip inductor of the present invention, wherein (a) to (d) are plan views showing a green sheet on which various coil conductor patterns and through holes are formed. is there.

【図2】従来の積層チップインダクタの一例を構成する
シートを示す図であって、(a)ないし(d)は、各種
コイル導体パターンおよびスルーホールが形成されたグ
リーンシートを示す平面図である。
FIGS. 2A to 2D are views showing sheets constituting an example of a conventional multilayer chip inductor, wherein FIGS. 2A to 2D are plan views showing green sheets on which various coil conductor patterns and through holes are formed. FIGS. .

【図3】本考案の積層チップインダクタの一例を構成す
る積層体を示す側面図である。
FIG. 3 is a side view showing a laminated body constituting an example of the laminated chip inductor of the present invention.

【図4】従来の積層チップインダクタの一例を構成する
積層体を示す側面図である。
FIG. 4 is a side view showing a laminated body constituting an example of a conventional laminated chip inductor.

【符号の説明】[Explanation of symbols]

1‥‥‥グリーンシート 2‥‥‥コイル導体パターン 3‥‥‥スルーホール 1 Green sheet 2 Coil conductor pattern 3 Through hole

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01F 17/00 H01F 27/28 H05K 1/02 H05K 3/00 H05K 1/16──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int. Cl. 6 , DB name) H01F 17/00 H01F 27/28 H05K 1/02 H05K 3/00 H05K 1/16

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】 所定の位置にスルーホール、および積層
してスルーホール接続することによってらせん状のコイ
ルが構成されるコイル導体パターンが形成されたグリー
ンシートの積層体からなる積層チップインダクタであっ
て、前記コイル導体パターンにおける複数のスルーホー
ル接続部、および積層した際に各シートに形成されてい
るコイル導体パターンのうち該スルーホール接続部と上
下の位置が対応する部分、つまり各シートのコの字状導
体パターンにおける2つの端部および2つのコーナー部
がスルーホール径よりも大きい線幅で形成されており、
それ以外の部分がスルーホール径よりも小さい線幅で
つ、前記コイル導体パターンにおける複数のスルーホー
ル接続部および積層した際に各シートに形成されている
コイル導体パターンのうち該スルーホール接続部と上下
の位置が対応する部分の厚さより薄く形成されているこ
とを特徴とする積層チップインダクタ。
1. A laminated chip inductor comprising a green sheet laminate having a through hole at a predetermined position and a coil conductor pattern formed by laminating and connecting through holes to form a helical coil. A plurality of through-hole connection portions in the coil conductor pattern, and a portion of the coil conductor pattern formed on each sheet when laminated, the top and bottom positions corresponding to the through-hole connection portion, that is, The two end portions and the two corner portions of the U-shaped conductor pattern are formed with a line width larger than the through hole diameter,
Or other portion is a small line width than the diameter of the through hole
A plurality of through hoes in the coil conductor pattern;
Is formed on each sheet when stacked
Up and down with the through hole connection part of the coil conductor pattern
Are formed thinner than the thickness of the corresponding part .
JP1993004609U 1993-01-21 1993-01-21 Multilayer chip inductor Expired - Lifetime JP2590019Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993004609U JP2590019Y2 (en) 1993-01-21 1993-01-21 Multilayer chip inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993004609U JP2590019Y2 (en) 1993-01-21 1993-01-21 Multilayer chip inductor

Publications (2)

Publication Number Publication Date
JPH0660114U JPH0660114U (en) 1994-08-19
JP2590019Y2 true JP2590019Y2 (en) 1999-02-10

Family

ID=11588797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993004609U Expired - Lifetime JP2590019Y2 (en) 1993-01-21 1993-01-21 Multilayer chip inductor

Country Status (1)

Country Link
JP (1) JP2590019Y2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4678563B2 (en) * 1999-05-25 2011-04-27 日立金属株式会社 Multilayer type common mode choke coil
JP2009212255A (en) * 2008-03-04 2009-09-17 Tdk Corp Coil part and method of manufacturing the same
WO2010010799A1 (en) * 2008-07-22 2010-01-28 株式会社村田製作所 Electronic component and method for manufacturing same
JP6422783B2 (en) * 2015-01-09 2018-11-14 シャープ株式会社 Loop antenna and method of manufacturing loop antenna
US10923259B2 (en) 2016-07-07 2021-02-16 Samsung Electro-Mechanics Co., Ltd. Coil component
JP6962129B2 (en) 2017-10-20 2021-11-05 Tdk株式会社 Multilayer coil parts and their manufacturing methods

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03244181A (en) * 1990-02-21 1991-10-30 Fujitsu Ltd Formation of conductor pattern of printed wiring board
JPH03280512A (en) * 1990-03-29 1991-12-11 Toshiba Corp Manufacture of plane inductor
JPH0736367B2 (en) * 1991-03-22 1995-04-19 太陽誘電株式会社 Composite electronic components

Also Published As

Publication number Publication date
JPH0660114U (en) 1994-08-19

Similar Documents

Publication Publication Date Title
JP2539367Y2 (en) Multilayer electronic components
KR20050084853A (en) Laminated coil component and method of manufacturing the same
JP2004128506A (en) Stacked coil component and its manufacturing method
JPS6379307A (en) Moltilayered transformer
EP1075000A1 (en) Monolithic inductor
JP3201309B2 (en) Laminated coil and method of manufacturing the same
JP2590019Y2 (en) Multilayer chip inductor
JPH03219605A (en) Laminated-type inductance element
JP2807135B2 (en) Manufacturing method of multilayer ceramic inductor
JP3319449B2 (en) Multilayer inductor and manufacturing method thereof
JP3554784B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP2001155953A (en) Multi-terminal laminated ceramic capacitor for three- dimensional mounting
US6551426B2 (en) Manufacturing method for a laminated ceramic electronic component
JP2588102Y2 (en) Composite ceramic electronic components
JP2001102218A (en) Multilayer chip inductor and method for production thereof
JP2001307937A (en) Method of manufacturing laminated ceramic electronic part
US20020144765A1 (en) Method of manufacturing laminated ceramic electrionic component and method of manufacturing laminated inductor
JP2000260621A (en) Stacked type common mode choke coil
JP3329487B2 (en) Composite inductor components
JP5245645B2 (en) Manufacturing method of laminated coil component
JPH08264320A (en) Chip inductor array
JP2938631B2 (en) Manufacturing method of multilayer ceramic inductor
JPH0441620Y2 (en)
JP3433816B2 (en) Coil component and its manufacturing method
JPH0623217U (en) Multilayer ceramic inductor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981110

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081127

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081127

Year of fee payment: 10