JP2587555B2 - Two-dimensional sequential filter circuit - Google Patents

Two-dimensional sequential filter circuit

Info

Publication number
JP2587555B2
JP2587555B2 JP3286075A JP28607591A JP2587555B2 JP 2587555 B2 JP2587555 B2 JP 2587555B2 JP 3286075 A JP3286075 A JP 3286075A JP 28607591 A JP28607591 A JP 28607591A JP 2587555 B2 JP2587555 B2 JP 2587555B2
Authority
JP
Japan
Prior art keywords
pixel
pixel data
circuit
value
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3286075A
Other languages
Japanese (ja)
Other versions
JPH05128253A (en
Inventor
秀樹 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP3286075A priority Critical patent/JP2587555B2/en
Publication of JPH05128253A publication Critical patent/JPH05128253A/en
Application granted granted Critical
Publication of JP2587555B2 publication Critical patent/JP2587555B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、行方向および列方向に
それぞれ多数並ぶ多数の画素から構成される2次元画像
上の、行方向、列方向にそれぞれ複数個並ぶ画素から構
成される領域内の各画素にそれぞれ対応する各画素デー
タを画素値順に並べた際に最大値側もしくは最小値側か
ら所定の順位にある画素データを選択する操作を、上記
領域を順次移動しながら前記2次元画像上の全域に亘っ
て行なう2次元順序フィルタ回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a two-dimensional image composed of a large number of pixels arranged in a row direction and a column direction, respectively, in an area composed of a plurality of pixels arranged in a row direction and a column direction. The operation of selecting pixel data in a predetermined order from the maximum value side or the minimum value side when arranging the respective pixel data corresponding to the respective pixels in the order of the pixel values is performed by sequentially moving the above-described area. The present invention relates to a two-dimensional sequential filter circuit performed over the entire area.

【0002】[0002]

【従来の技術】例えば2次元画像上の所定領域内の複数
の画素データの中から中央値を有する画素データをピッ
クアップするいわゆるメジアンフィルタ等、2次元画像
上の所定領域内の画素データを画素値に並べることを要
する2次元順序フィルタが画像処理の分野で多用されて
おり、ハードウェア化に適した2次元順序フィルタを実
現するアルゴリズムも種々提案されている。
2. Description of the Related Art For example, a so-called median filter for picking up pixel data having a median value from a plurality of pixel data in a predetermined area on a two-dimensional image is used. In the field of image processing, two-dimensional ordered filters that need to be arranged in a matrix are frequently used, and various algorithms for realizing two-dimensional ordered filters suitable for hardware have been proposed.

【0003】図3は、2次元順序フィルタを実現するア
ルゴリズムの一例である、いわゆるオッド・イーブン・
ソート(Odd-Even-Sort) の説明図である(「Design and
Implementation of a General-Purpose Median FilterU
nit in CMOS VLSI 」MUSTAFA KARAMAN, LEVENT ONURAL,
ABDULLAH ATALAR, GOURNAL OF SOLID-STATECIRCUITS,
VOL.25, NO.2. APRIL 1990, P505〜P513 参照)。ここ
では9個のデータをその値順に並べる場合について説明
する。
FIG. 3 shows an example of an algorithm for realizing a two-dimensional ordered filter, that is, a so-called odd-even filter.
It is explanatory drawing of a sort (Odd-Even-Sort) ("Design and
Implementation of a General-Purpose Median FilterU
nit in CMOS VLSI '' MUSTAFA KARAMAN, LEVENT ONURAL,
ABDULLAH ATALAR, GOURNAL OF SOLID-STATECIRCUITS,
VOL.25, NO.2 See APRIL 1990, P505-P513). Here, a case where nine data are arranged in the order of their values will be described.

【0004】図に示す多数の各ブロック10は、それぞ
れに入力された2つのデータの値を比較し、値の大きな
データを左側の出力端子から出力し値の小さなデータを
右側の出力端子から出力する、例えばコンパレータとマ
ルチプレクサとの組合せからなる回路ブロックである。
例えばこのアルゴリズムを採用して最大値側から5番目
のデータを選択すればメジアルフィルタが実現される。
A large number of blocks 10 shown in FIG. 1 compare two input data values, output large data from a left output terminal and output small data from a right output terminal. For example, a circuit block including a combination of a comparator and a multiplexer.
For example, a median filter can be realized by selecting the fifth data from the maximum value side by employing this algorithm.

【0005】[0005]

【発明が解決しようとする課題】しかし、上記のアルゴ
リズムを用いた2次元順序フィルタをハードウェア化す
ると、9つのデータをその値順に並べ換えるために図3
に示す各ブロック10に相当する回路を36個も備える
必要があり、回路規模が大きくなってしまうという問題
がある。
However, when a two-dimensional order filter using the above algorithm is implemented in hardware, it is necessary to rearrange nine data in order of their values.
It is necessary to provide as many as 36 circuits corresponding to each block 10 shown in FIG.

【0006】回路規模の小さなメジアンフィルタを実現
するアルゴリズムとして以下のものが知られている(特
開平1−116887号公報 参照)。図4は、このメ
ジアンフィルタを実現するアルゴリズムの説明図であ
る。この図において、図に示す各升目が各画素に対応
し、その中に記された数字がその画素の画素データの画
素値であるとする。
The following algorithm is known as an algorithm for realizing a median filter having a small circuit scale (see Japanese Patent Application Laid-Open No. 1-116887). FIG. 4 is an explanatory diagram of an algorithm for realizing the median filter. In this figure, it is assumed that each cell shown in the figure corresponds to each pixel, and the number described therein is the pixel value of the pixel data of the pixel.

【0007】図4(a)に示す縦横に3画素ずつ合計9
画素を図4(b)に示すように各列毎に分け、各列内の
各3つの画素データのうちの各中央値(図3(b)に丸
印を付した数字)を検出する。次にこのようにして検出
された3つの中央値のうちからさらに中央値を検出す
る。この場合、各列内の3つの画素データのうちの各中
央値を検出するために各2つのコンパレータが必要と
し、3つの中央値のうちからさらに中央値を検出するた
めに2つのコンパレータが必要とし、したがって合計8
個のコンパレータを備えるだけで9つの画素データの中
央値を検出することができる。
[0007] As shown in FIG.
The pixels are divided for each column as shown in FIG. 4B, and the respective median values (numbers with circles in FIG. 3B) of the three pixel data in each column are detected. Next, the median is further detected from the three medians thus detected. In this case, two comparators are required to detect each median of the three pixel data in each column, and two comparators are required to detect the median from among the three medians. And therefore a total of 8
It is possible to detect the median value of nine pixel data simply by providing the comparators.

【0008】但し、このアルゴリズムでは正しい中央値
を検出することができない場合があり、例えばこの図4
に示した例では、真の中央値は「5」であるにも拘らず
「4」が検出されてしまう結果となる。本発明は、上記
事情に鑑み、小さな回路規模で実現されるとともに所望
とするデータを正しく検出することのできる2次元順序
フィルタ回路を提供することを目的とする。
However, this algorithm may not be able to detect the correct median value.
In the example shown in FIG. 7, the result is that “4” is detected even though the true median is “5”. The present invention has been made in view of the above circumstances, and has as its object to provide a two-dimensional sequential filter circuit which can be realized with a small circuit scale and can correctly detect desired data.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
の本発明の第1の2次元順序フィルタ回路は、行方向お
よび列方向にそれぞれ多数並ぶ多数の画素から構成され
る2次元画像上の、行方向にN1個、列方向にN2個並
ぶN1×N2個の画素から構成される領域内の各画素に
それぞれ対応する各画素データを画素値順に最大値側か
ら並べた際に該最大値から所定の順位にある画素データ
を選択する操作を、上記領域を順次移動しながら2次元
画像上の全域に亘って行なう2次元順序フィルタ回路に
おいて、 (1)上記領域内の、行方向に1個、列方向にN2個並
ぶN2個の画素からなる部分領域内の各画素に対応する
各画素データを画素値順に並べ換える操作を該各部分領
域毎に順次行なう1次元ソータ回路 (2)該1次元ソータ回路により画素値順に並べられた
上記各部分領域に対応するN2個の画素データを画素値
順に記憶しておく、上記各部分領域毎に備えられたN1
個のラッチ回路 (3)該N1個のラッチ回路に記憶された画素データ
の、該各ラッチ回路毎の最大値どおしを比較してこれら
N1個の最大値中の最大値を検出する最大値検出回路 (4)該最大値検出回路で検出された最大値を有する画
素データが記憶されたラッチ回路に記憶されているN2
個の画素データを、大きな画素値を有する画素データ側
に1つずつシフトして該ラッチ回路に記憶された画素デ
ータ中の最小値を有する画素データの後段に画素データ
中の最小値を有するデータあるいは画素データと区別さ
れる値を有するデータを記憶させる、上記N1個のラッ
チ回路のそれぞれに付随して備えられたN1個のシフト
回路 (5)上記最大値検出回路において最大値を検出し上記
シフト回路において画素データをシフトするルーチンの
回数をカウントするカウンタの各要素を備えたことを特
徴とするものである。
To achieve the above object, a first two-dimensional sequential filter circuit according to the present invention is a two-dimensional sequential filter circuit comprising: a plurality of pixels arranged in a row direction and a column direction; The maximum value is obtained by arranging pixel data corresponding to each pixel in an area composed of N1 × N2 pixels arranged in N1 rows in the row direction and N2 pixels in the column direction from the maximum value side in pixel value order. A two-dimensional sequential filter circuit that performs an operation of selecting pixel data having a predetermined order over the entire area on a two-dimensional image while sequentially moving the area. A one-dimensional sorter circuit for sequentially performing an operation of rearranging the pixel data corresponding to each pixel in the partial region composed of N2 pixels arranged in the column direction in the pixel direction in the order of the pixel value for each partial region (2) One-dimensional sorter circuit N2 pixel data corresponding to each of the partial areas arranged in order of pixel value is stored in order of pixel value.
(3) The maximum value for detecting the maximum value among the N1 maximum values by comparing the maximum values of the pixel data stored in the N1 latch circuits for each of the latch circuits. Value detection circuit (4) N2 stored in the latch circuit storing the pixel data having the maximum value detected by the maximum value detection circuit
The pixel data having the minimum value among the pixel data having the minimum value in the pixel data stored in the latch circuit by shifting the pixel data one by one to the pixel data side having the large pixel value. Alternatively, N1 shift circuits provided to accompany each of the N1 latch circuits for storing data having a value distinguishable from pixel data. (5) The maximum value detection circuit detects a maximum value and The shift circuit is provided with each element of a counter for counting the number of times of a routine for shifting pixel data.

【0010】また本発明の第2の2次元順序フィルタ回
路は、行方向および列方向にそれぞれ多数並ぶ多数の画
素から構成される2次元画像上の、行方向にN1個、列
方向にN2個並ぶN1×N2個の画素から構成される領
域内の各画素にそれぞれ対応する各画素データを画素値
順に最小値側から並べた際に該最小値から所定の順位に
ある画素データを選択する操作を、上記領域を順次移動
しながら2次元画像上の全域に亘って行なう2次元順序
フィルタ回路において、 (6)上記領域内の、行方向に1個、列方向にN2個並
ぶN2個の画素からなる部分領域内の各画素に対応する
各画素データを画素値順に並べ換える操作を該各部分領
域毎に順次行なう1次元ソータ回路 (7)該1次元ソータ回路により画素値順に並べられた
上記各部分領域に対応するN2個の画素データを画素値
順に記憶しておく、上記各部分領域毎に備えられたN1
個のラッチ回路 (8)該N1個のラッチ回路に記憶された画素データ
の、該各ラッチ回路毎の最小値どおしを比較してこれら
N1個の最小値中の最小値を検出する最小値検出回路 (9)該最小値検出回路で検出された最小値を有する画
素データが記憶されたラッチ回路に記憶されているN2
個の画素データを、小さな画素値を有する画素データ側
に1つずつシフトして該ラッチ回路に記憶された画素デ
ータ中の最大値を有する画素データの後段に画素データ
中の最大値を有するデータあるいは画素データと区別さ
れる値を有するデータを記憶させる、上記N1個のラッ
チ回路のそれぞれに付随して備えられたN1個のシフト
回路 (10)上記最小値検出回路において最小値を検出し上
記シフト回路において画素データをシフトするルーチン
の回数をカウントするカウンタの各要素を備えたことを
特徴とするものである。
A second two-dimensional sequential filter circuit according to the present invention comprises N1 pixels in a row direction and N2 pixels in a column direction on a two-dimensional image composed of a large number of pixels arranged in a row direction and a column direction. An operation of selecting pixel data in a predetermined order from the minimum value when arranging the pixel data corresponding to each pixel in the region composed of N1 × N2 pixels arranged in order from the minimum value side In a two-dimensional sequential filter circuit that sequentially moves the above-mentioned area over the entire area on the two-dimensional image. (6) N2 pixels in the above-mentioned area, one in the row direction and N2 in the column direction A one-dimensional sorter circuit for sequentially performing an operation of rearranging each pixel data corresponding to each pixel in the partial region in the order of the pixel value for each partial region. (7) The one-dimensional sorter circuit arranged in the order of the pixel values by the one-dimensional sorter circuit. Each part N2 pixel data corresponding to the respective areas are stored in the order of pixel values.
(8) The minimum value for detecting the minimum value among the N1 minimum values by comparing the minimum values of the pixel data stored in the N1 latch circuits for each of the latch circuits. Value detection circuit (9) N2 stored in the latch circuit storing the pixel data having the minimum value detected by the minimum value detection circuit
The pixel data having the maximum value among the pixel data having the maximum value in the pixel data stored in the latch circuit by shifting the pixel data one by one to the pixel data side having the small pixel value. Alternatively, N1 shift circuits provided to accompany each of the N1 latch circuits for storing data having a value distinguishable from pixel data. (10) The minimum value detection circuit detects a minimum value, The shift circuit is provided with each element of a counter for counting the number of times of a routine for shifting pixel data.

【0011】ここで上記「行方向」および「列方向」
は、画像を単にどのように配置するかというだけの問題
であり、したがっていずれの方向を行方向もしくは列方
向とみなしてもよいことはもちろんである。また、上記
シフト回路はラッチ回路に記憶されたデータを物理的、
電気的にシフトする回路である必要はなく、例えばメモ
リ回路のリードポインタ、ライトポインタを指示する回
路等であってもよい。また、ラッチ回路に記憶されたデ
ータがシフト回路により現実にシフトされ、このシフト
により最初のデータが失なわれるように構成する場合
は、1次元ソータ回路から出力された、ラッチ回路に最
初に記憶される画素データを保存しておくことが好まし
い。
Here, the above "row direction" and "column direction"
Is simply a matter of how the images are arranged, and of course any direction may be considered as the row direction or the column direction. Further, the shift circuit physically and physically stores the data stored in the latch circuit.
The circuit does not need to be electrically shifted, and may be, for example, a circuit for instructing a read pointer or a write pointer of a memory circuit. When the data stored in the latch circuit is actually shifted by the shift circuit and the first data is lost by this shift, the data stored in the latch circuit output from the one-dimensional sorter circuit is first stored. It is preferable to store the pixel data to be processed.

【0012】[0012]

【作用】本発明の2次元順序フィルタは、上記1次元ソ
ータ回路(上記(1),(6))により各画素データを
画素値順に並べ換えてラッチ(上記(2),(7))し
ておき、最大値検出回路(上記(3))ないし最小値検
出回路(上記(7))により最大値ないし最小値を検出
してその最大値ないし最小値をカウンタ(上記(5),
(10))でカウントしながらシフト回路(上記
(4),(9))により必要回数だけ押し出すように構
成したものであるため、小さな回路規模で、例えば中央
値、最大値から3番目のデータ等所望とするデータを正
しく検出することができる。
In the two-dimensional sequential filter of the present invention, the pixel data is rearranged in the order of the pixel value by the one-dimensional sorter circuit ((1), (6)) and latched ((2), (7)). The maximum or minimum value is detected by a maximum value detection circuit ((3)) or a minimum value detection circuit ((7)), and the maximum or minimum value is counted by a counter ((5), (5)).
(10)), the shift circuit ((4), (9)) pushes out the data a required number of times while counting. For example, desired data can be correctly detected.

【0013】ちなみに、前述した従来例と同様にN1=
3,N2=3,即ち9画素中から中央値(最大値もしく
は最小値から5番目の値を有する画素データ)を抽出す
る場合を例にとると、2つのデータの大小を判定する回
数は、1次元コンパレータで2回、最大値検出回路ない
し最小値検出回路で2回×5回、合計12回の比較で済
み、図3に示すオッド・イーブン・ソートの36回と比
べ1/3で済むこととなる。また、図4を用いて説明し
たアルゴリズムと比べ、正確な中央値を求めることがで
きることとなる。
Incidentally, as in the above-mentioned conventional example, N1 =
3, N2 = 3, that is, when the median value (pixel data having the fifth value from the maximum value or the minimum value) is extracted from the nine pixels, the number of times of judging the size of the two data is: Two comparisons are performed by the one-dimensional comparator twice and two times by the maximum value detection circuit or two times by the minimum value detection circuit, that is, a total of 12 comparisons, and only 1/3 of 36 times of the odd even sort shown in FIG. It will be. In addition, an accurate median can be obtained as compared with the algorithm described with reference to FIG.

【0014】[0014]

【実施例】以下、本発明の実施例について説明する。図
1は、本発明の第1の2次元順序フィルタ回路の一実施
例である、3×3=9画素の中から中央値を選び出すよ
うに構成された回路のアルゴリズムを示した図、図2
は、図1におけるデータの移動を表わした模式図であ
る。
Embodiments of the present invention will be described below. FIG. 1 is a diagram showing an algorithm of a circuit configured to select a median from 3 × 3 = 9 pixels, which is one embodiment of the first two-dimensional sequential filter circuit of the present invention.
FIG. 2 is a schematic diagram showing movement of data in FIG. 1.

【0015】行方向Aおよび列方向Bにそれぞれ多数並
ぶ多数の画素Pから構成される2次元画像上に、行方向
に3個、列方向にも3個並ぶ合計9個の画素からなる領
域20に、図に示すような画素値を有する画素データが
対応しているものとする。ここではこれら9個の画素デ
ータの中から中央値を有する画素データが選び出され
る。
On a two-dimensional image composed of a large number of pixels P arranged in a row direction A and a column direction B, an area 20 composed of a total of 9 pixels arranged three in the row direction and three in the column direction It is assumed that pixel data having pixel values as shown in FIG. Here, pixel data having a median value is selected from these nine pixel data.

【0016】前々回に1次元ソータ11に入力され、行
方向に1つ、列方向に3つ並ぶ、‘25’,‘6’,
‘1’の各画素値を有する3つの画素からなる部分領域
20aの画素データが、これらの画素データの画素値の
大小が判定され、ラッチ回路12に図の下側から順に最
大値‘25’,中央値‘6’,最小値‘1’がラッチさ
れている。また同様にして前回に1次元ソータ11に入
力された、その次の‘31’,‘5’,‘7’の各画素
値を有する3つの画素からなる部分領域20bの画素デ
ータがラッチ回路13にラッチされている。
The data is input to the one-dimensional sorter 11 two times before, and one line is arranged in the row direction and three lines are arranged in the column direction.
The pixel data of the partial area 20a composed of three pixels having each pixel value of “1” is determined as to the magnitude of the pixel value of these pixel data, and the maximum value “25” is sequentially stored in the latch circuit 12 from the bottom of the figure. , The median value “6” and the minimum value “1” are latched. Similarly, the pixel data of the partial area 20b consisting of three pixels having the respective pixel values of '31', '5', and '7', which was input to the one-dimensional sorter 11 last time, is also stored in the latch circuit 13 Latched to.

【0017】その状態において、今回は、やはり同様に
して‘2’,‘3’,‘9’の各画素値を有する3つの
画素からなる部分領域20cのデータが1次元ソータに
入力されその大小が判定されてラッチ回路14にラッチ
される。このようにしてラッチ回路12,13,14に
各部分領域20a,20b,20cの画素データがラッ
チされると、各ラッチ回路12,13,14の各最大値
‘9’,‘31’,‘25’の大小が比較判定される。
ここではラッチ回路13にラッチされていた‘31’が
最大であるため、図2(a)に示すようにラッチ回路1
3から画素値31を有する画素データが押し出され、ラ
ッチ回路13の図2(a)の最上部に、この2次元順序
フィルタ回路で取り扱われる数値の最小値である‘0’
がラッチされる。この最大値検出回路15による最大値
の検出、およびラッチ回路13によるデータの移動が行
なわれたことにより、カウンタ16が1だけカウントア
ップされる。
In this state, the data of the partial area 20c composed of three pixels having the pixel values of "2", "3", and "9" is similarly input to the one-dimensional sorter, Is determined and latched by the latch circuit 14. When the pixel data of each partial area 20a, 20b, 20c is latched by the latch circuits 12, 13, 14 in this manner, the maximum values' 9 ',' 31 ',' The magnitude of 25 'is compared and determined.
Here, since “31” latched by the latch circuit 13 is the maximum, the latch circuit 1 is switched as shown in FIG.
3, the pixel data having the pixel value 31 is pushed out, and the minimum value “0” of the numerical value handled by the two-dimensional sequential filter circuit is placed at the top of the latch circuit 13 in FIG.
Is latched. The detection of the maximum value by the maximum value detection circuit 15 and the movement of data by the latch circuit 13 cause the counter 16 to count up by one.

【0018】次に最大値検出回路15により、各ラッチ
回路12,13,14の最大値どおし、即ち今度は
‘9’,‘7’,‘25’が比較されて、そのうちの最
大値‘25’が検出され、図2(b)に示すように今度
はラッチ回路12にラッチされたデータが移動され、カ
ウンタ16がカウントアップされて2となる。以上の動
作を繰り返しカウンタ16が5となった時に押し出され
た画素データ‘6’がこの領域20に対応する中央値と
なる。
Next, the maximum value detection circuit 15 compares the maximum values of the latch circuits 12, 13, and 14, that is, "9", "7", and "25". When "25" is detected, the data latched by the latch circuit 12 is moved as shown in FIG. 2B, and the counter 16 counts up to "2". The above operation is repeated, and the pixel data '6' pushed out when the counter 16 becomes 5 becomes the median value corresponding to this area 20.

【0019】次に領域21の中央値の検出を行なうため
に、部分領域21cの3つの画素データが1次元ソータ
11に入力される。例えば部分領域20cが3つの領域
20,21,22に属するように、各部分領域はそれぞ
れ3つの領域に属し、したがって1次元ソータ11を経
由したデータは、上記のデータ移動により消去されない
ように保存してさえおけば3領域の中央値の検出に用い
ることができる。したがって1つの領域内の中央値を検
出するための2つのデータの比較回数は、1次元ソータ
で2回、最大値検出回路15で2回×繰り返し数5回の
合計12回で済み、しかも中央値を正確に検出すること
ができる。
Next, in order to detect the median value of the area 21, three pixel data of the partial area 21c are input to the one-dimensional sorter 11. For example, each partial region belongs to three regions so that the partial region 20c belongs to three regions 20, 21, 22. Therefore, data passed through the one-dimensional sorter 11 is stored so as not to be erased by the above data movement. Then, it can be used to detect the median of the three regions. Therefore, the number of comparisons of the two data for detecting the median value in one area is two times in the one-dimensional sorter and two times in the maximum value detection circuit 15 × 5 times in total, ie, 12 times in total. The value can be detected accurately.

【0020】尚、上記実施例は、本発明の第1の2次元
順序フィルタ回路の一実施例であるが、3つのラッチ回
路12,13,14に、図の下側に値の小さい画素デー
タが配列されるようにラッチし、最大値検出回路15に
代えて最小値検出回路を備え、各ラッチ回路12,1
3,14の、図の上方から入力する値‘0’に代えてこ
の2次元順序フィルタ回路で取り扱うことのできる最大
の値等を入力するように構成することにより、本発明の
第2の2次元順序フィルタ回路の一実施例が構成され
る。この実施例における動作は上記とほぼ同様に説明さ
れるため、ここではその図示および説明は省略する。
Although the above embodiment is an embodiment of the first two-dimensional sequential filter circuit of the present invention, three latch circuits 12, 13, and 14 are provided with pixel data having a small value on the lower side of FIG. , And a minimum value detection circuit is provided in place of the maximum value detection circuit 15.
By configuring so that the maximum value or the like that can be handled by this two-dimensional sequential filter circuit is input instead of the value “0” input from the top of the figure in FIGS. One embodiment of the dimensional order filter circuit is configured. Since the operation in this embodiment is described in substantially the same manner as described above, its illustration and description are omitted here.

【0021】また、上記実施例は行方向、列方向にそれ
ぞれ3画素ずつ並ぶ合計9画素からなる領域内の中央値
を検出する回路であるが、本発明は行方向に任意の数N
1個、列方向にも任意の数N2個並ぶN1×N2画素の
領域内の、最大値もしくは最小値から任意の順位にある
画素データを検出する場合に採用することができるもの
である。
Although the above embodiment is a circuit for detecting the median value in a region consisting of a total of 9 pixels in which 3 pixels are arranged in each of the row direction and the column direction, the present invention provides an arbitrary number N in the row direction.
This can be adopted when detecting pixel data in an arbitrary order from the maximum value or the minimum value in an N1 × N2 pixel area in which an arbitrary number N2 of pixels are arranged in the column direction.

【0022】[0022]

【発明の効果】以上説明したように、本発明の2次元順
序フィルタ回路は、1次元ソータ回路により各部分領域
内の画素データをその画素値順に並べ、複数の部分領域
内の最大値どおしもしくは最小値どおしを所定回数に亘
って比較するように構成したものであるため、小規模の
回路構成で、しかも所望とする画素データを正確に抽出
することができる。
As described above, in the two-dimensional sequential filter circuit of the present invention, the one-dimensional sorter circuit arranges the pixel data in each partial area in the order of their pixel values, and sets the maximum value in a plurality of partial areas. Alternatively, since the minimum values are compared a predetermined number of times, desired pixel data can be accurately extracted with a small-scale circuit configuration.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の2次元順序フィルタ回路の一実
施例である。
FIG. 1 is an embodiment of a first two-dimensional sequential filter circuit of the present invention.

【図2】図1におけるデータの移動を表わした模式図で
ある。
FIG. 2 is a schematic diagram showing movement of data in FIG.

【図3】2次元順序フィルタを実現するアルゴリズムの
一例である、いわゆるオッド・イーブン・ソートの説明
図である。
FIG. 3 is an explanatory diagram of a so-called odd-even sort, which is an example of an algorithm for realizing a two-dimensional ordered filter.

【図4】従来のメジアンフィルタを実現するアルゴリズ
ムの説明図である。
FIG. 4 is an explanatory diagram of an algorithm for realizing a conventional median filter.

【符号の説明】[Explanation of symbols]

11 1次元ソータ 12,13,14 ラッチ回路 15 最大値検出回路 16 カウンタ 11 One-dimensional sorter 12, 13, 14 Latch circuit 15 Maximum value detection circuit 16 Counter

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 行方向および列方向にそれぞれ多数並ぶ
多数の画素から構成される2次元画像上の、行方向にN
1個、列方向にN2個並ぶN1×N2個の画素から構成
される領域内の各画素にそれぞれ対応する各画素データ
を画素値順に最大値側から並べた際に該最大値から所定
の順位にある画素データを選択する操作を、前記領域を
順次移動しながら前記2次元画像上の全域に亘って行な
う2次元順序フィルタ回路において、 前記領域内の、行方向に1個、列方向にN2個並ぶN2
個の画素からなる部分領域内の各画素に対応する各画素
データを画素値順に並べ換える操作を該各部分領域毎に
順次行なう1次元ソータ回路と、 該1次元ソータ回路により画素値順に並べられた前記各
部分領域に対応するN2個の画素データを画素値順に記
憶しておく、前記各部分領域毎に備えられたN1個のラ
ッチ回路と、 該N1個のラッチ回路に記憶された画素データの、該各
ラッチ回路毎の最大値どおしを比較してこれらN1個の
最大値中の最大値を検出する最大値検出回路と、 該最大値検出回路で検出された最大値を有する画素デー
タが記憶されたラッチ回路に記憶されているN2個の画
素データを、大きな画素値を有する画素データ側に1つ
ずつシフトして該ラッチ回路に記憶された画素データ中
の最小値を有する画素データの後段に画素データ中の最
小値を有するデータもしくは画素データと区別される値
を有するデータを記憶させる、前記N1個のラッチ回路
のそれぞれに付随して備えられたN1個のシフト回路
と、 前記最大値検出回路において最大値を検出し前記シフト
回路において画素データをシフトするルーチンの回数を
カウントするカウンタとを備えたことを特徴とする2次
元順序フィルタ回路。
1. A two-dimensional image composed of a large number of pixels arranged in large numbers in a row direction and a column direction, respectively.
When each pixel data corresponding to each pixel in an area composed of N1 × N2 pixels arranged in N2 rows in the column direction is arranged in order of pixel value from the maximum value side, a predetermined order from the maximum value A two-dimensional sequential filter circuit for performing an operation of selecting pixel data in the area over the entire area on the two-dimensional image while sequentially moving the area, wherein: one in the row direction and one in the column direction in the area. N2 lined up
A one-dimensional sorter circuit that sequentially performs an operation of rearranging each pixel data corresponding to each pixel in a partial region composed of a plurality of pixels in the order of pixel values for each partial region; N1 latch circuits provided for each of the partial areas for storing N2 pixel data corresponding to the respective partial areas in the order of pixel values, and pixel data stored in the N1 latch circuits. A maximum value detection circuit for comparing the maximum values among the latch circuits to detect the maximum value among the N1 maximum values; and a pixel having the maximum value detected by the maximum value detection circuit. The N2 pixel data stored in the latch circuit in which the data is stored is shifted one by one to the pixel data side having the larger pixel value, and the pixel having the minimum value among the pixel data stored in the latch circuit is shifted. Data An N1 shift circuit provided in association with each of the N1 latch circuits, for storing data having a minimum value in the pixel data or data having a value distinguishable from the pixel data in the stage; 2. A two-dimensional sequential filter circuit comprising: a counter for detecting a maximum value in a value detection circuit and counting the number of routines for shifting pixel data in the shift circuit.
【請求項2】 行方向および列方向にそれぞれ多数並ぶ
多数の画素から構成される2次元画像上の、行方向にN
1個、列方向にN2個並ぶN1×N2個の画素から構成
される領域内の各画素にそれぞれ対応する各画素データ
を画素値順に最小値側から並べた際に該最小値から所定
の順位にある画素データを選択する操作を、前記領域を
順次移動しながら前記2次元画像上の全域に亘って行な
う2次元順序フィルタ回路において、 前記領域内の、行方向に1個、列方向にN2個並ぶN2
個の画素からなる部分領域内の各画素に対応する各画素
データを画素値順に並べ換える操作を該各部分領域毎に
順次行なう1次元ソータ回路と、 該1次元ソータ回路により画素値順に並べられた前記各
部分領域に対応するN2個の画素データを画素値順に記
憶しておく、前記各部分領域毎に備えられたN1個のラ
ッチ回路と、 該N1個のラッチ回路に記憶された画素データの、該各
ラッチ回路毎の最小値どおしを比較してこれらN1個の
最小値中の最小値を検出する最小値検出回路と、 該最小値検出回路で検出された最小値を有する画素デー
タが記憶されたラッチ回路に記憶されているN2個の画
素データを、小さな画素値を有する画素データ側に1つ
ずつシフトして該ラッチ回路に記憶された画素データ中
の最大値を有する画素データの後段に画素データ中の最
大値を有するデータもしくは画素データと区別される値
を有するデータを記憶させる、前記N1個のラッチ回路
のそれぞれに付随して備えられたN1個のシフト回路
と、 前記最小値検出回路において最小値を検出し前記シフト
回路において画素データをシフトするルーチンの回数を
カウントするカウンタとを備えたことを特徴とする2次
元順序フィルタ回路。
2. A two-dimensional image composed of a large number of pixels lined up in a row direction and a column direction, respectively.
When each pixel data corresponding to each pixel in an area composed of N1 × N2 pixels arranged in N2 rows in the column direction is arranged in order of pixel value from the minimum value side, a predetermined order from the minimum value is obtained. A two-dimensional sequential filter circuit for performing an operation of selecting pixel data in the area over the entire area on the two-dimensional image while sequentially moving the area, wherein: one in the row direction and one in the column direction in the area. N2 lined up
A one-dimensional sorter circuit that sequentially performs an operation of rearranging each pixel data corresponding to each pixel in a partial region composed of a plurality of pixels in the order of pixel values for each partial region; N1 latch circuits provided for each of the partial areas for storing N2 pixel data corresponding to the respective partial areas in the order of pixel values, and pixel data stored in the N1 latch circuits. A minimum value detection circuit for comparing minimum values among the latch circuits to detect a minimum value among the N1 minimum values, and a pixel having a minimum value detected by the minimum value detection circuit. The N2 pixel data stored in the latch circuit in which the data is stored is shifted one by one to the pixel data side having the smaller pixel value, and the pixel having the maximum value in the pixel data stored in the latch circuit is shifted. Data An N1 shift circuit provided in association with each of the N1 latch circuits, for storing data having a maximum value in pixel data or data having a value distinguishable from pixel data in a stage; A two-dimensional sequential filter circuit, comprising: a counter for detecting a minimum value in a value detection circuit and counting the number of routines for shifting pixel data in the shift circuit.
JP3286075A 1991-10-31 1991-10-31 Two-dimensional sequential filter circuit Expired - Fee Related JP2587555B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3286075A JP2587555B2 (en) 1991-10-31 1991-10-31 Two-dimensional sequential filter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3286075A JP2587555B2 (en) 1991-10-31 1991-10-31 Two-dimensional sequential filter circuit

Publications (2)

Publication Number Publication Date
JPH05128253A JPH05128253A (en) 1993-05-25
JP2587555B2 true JP2587555B2 (en) 1997-03-05

Family

ID=17699626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3286075A Expired - Fee Related JP2587555B2 (en) 1991-10-31 1991-10-31 Two-dimensional sequential filter circuit

Country Status (1)

Country Link
JP (1) JP2587555B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010178384A (en) * 2010-05-06 2010-08-12 Canon Inc Image signal processing circuit, camera and image signal processing method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01184587A (en) * 1988-01-19 1989-07-24 Nec Corp Two-dimensional median filter
JPH0797311B2 (en) * 1988-05-16 1995-10-18 日本電気株式会社 Data sorter

Also Published As

Publication number Publication date
JPH05128253A (en) 1993-05-25

Similar Documents

Publication Publication Date Title
CA2113140C (en) Rank order filter
US6157751A (en) Method and apparatus for interleaving a parallel image processing memory
US4644584A (en) Pattern position detecting apparatus
US4301443A (en) Bit enable circuitry for an image analyzer system
US4066880A (en) System for pretesting electronic memory locations and automatically identifying faulty memory sections
JPH03256485A (en) Motion vector detecting circuit
US4800425A (en) System for displacement vector searching during digital image analysis
US8320696B2 (en) Image processing apparatus, image processing method, and program
US4290049A (en) Dynamic data correction generator for an image analyzer system
US4797806A (en) High speed serial pixel neighborhood processor and method
CN108242051A (en) Median determines
US6175665B1 (en) Image inquiry circuit capable of comparing reference image and retrieval object image
US4442543A (en) Bit enable circuitry for an image analyzer system
JP3152203B2 (en) Appearance inspection device
JP2587555B2 (en) Two-dimensional sequential filter circuit
US7050647B2 (en) Median filter
US4811265A (en) Basic cell type full search vector quantization coder
US20050055613A1 (en) Compacting circuit responses
JP2009541914A5 (en)
JPH0132556B2 (en)
US6208764B1 (en) Rank filter using a linked-list to link elements in a memory array in numerical order
US20040113046A1 (en) Method of fixed pattern noise-reduction and system thereof
Reeves The local median and other window operations on SIMD computers
US5291457A (en) Sequentially accessible non-volatile circuit for storing data
US6298086B1 (en) Motion vector detecting apparatus

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961022

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees