JP2585320C

JP2585320C -

Info

Publication number: JP2585320C
Authority: JP
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Publication date: 1998-09-10

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はパターン形成方法に係り詳しくは、Ｓｉ基板に簡便かつ高い精度にパ
ターンを形成することに特に有効なパターン形成方法に関する。〔従来の技術〕Ｓｉ基板上に形成したＳｉＯ₂をマスクとして用いＳｉに深溝を形成する方法
に関しては、例えばアイ・イー・イー・イー・トランズアクション・オン・エレ
クトロン・デバイスイズ・３１，（１９８４年）第７４６頁（ＩＥＥＥ，Trans
．Electron Dev．３１（１９８４）ｐｐ７４６）において論じられている。〔発明が解決しようとする問題点〕上記技術は、まずＳｉ基板上にＳｉＯ₂膜を形成した後に通常のリソグラフィ
技術で所望のＳｉＯ₂パターンを形成する。そしてこのパターンをマスクとして
ドライエッチングでＳｉに深溝を形成しようとするものである。本技術はＳｉに
深溝を形成することが可能である。しかしここでＳｉに深溝の形成を行なう前に
ＳｉＯ₂のパターン形成が必要となり工程が複雑であること、パターンの転写工
程が２回あり、かつ室温以上でのドライエッチングを用いているため寸法制御性
が低いことの問題があった。本発明の目的は上記ＳｉＯ₂の形成工程を省き全体を簡略化し、それによって
高精度のパターン形成を可能にすることにある。〔問題点を解決するための手段〕上記目的は、シリコン基体の表面にパターンを有するレジスト膜を形成する工
程と、前記レジスト膜を有する前記基体の露出した表面に、前記レジスト膜をマ
スクとして酸素プラズマにより選択的にシリコン酸化膜を形成する工程と、前記
レジスト膜を除去する工程と、前記シリコン基体の温度を０℃以下に冷却し、露
出された前記シリコン基体をドライエッチングする工程とを有することを特徴と
するパターン形成方法により達成される。〔作用〕ドライエッチングでは、プラズマ中に発生した陽イオン，中性粒子等が被エッチング物表面に入射する。ここで表面原子と反応する陽イオンは電界で加速
され被エッチング物表面に対し垂直に入射するが、中性粒子で熱運動のため方向
性を持たない。従ってガス圧が約０.５Ｔorr以下の場合、イオン入射方向に対し
て垂直な面にはプラズマ中の陽イオンと中性粒子が入射し、イオン入射方向に対
して平行な面には中性粒子のみが入射すると近似できる。そして入射した粒子は
一部表面吸着される。表面に吸着した化学的に活性な粒子は表面原子と反応し、
蒸気圧の高い反応生成物を形成して表面から脱離し、ガス状となって排気される
ことにより表面のドライエッチングが進む。そのため常温ではイオン入射方向と
垂直な方向及び平行な方向とにおいてエッチングが進行する。温度が低い場合、
反応確立は低下して反応生成物の蒸気圧も低下するため、エッチングの進行が遅
くなる。その結果、パターン側面にあたるイオン入射方向に対して平行な面はほ
とんどドライエッチングされないことになる。それに対して、イオン入射方向に
対して垂直な面では電界によって加速された高エネルギーのイオンが入射するた
め、温度に対する依存性は低くドライエッチングが進行する。ここでは、粒子線として電子線を用いた場合について説明する。レジストに電
子線が入射した場合、下地の基板からの反射により、入射電子のエネルギーが堆
積する領域は広がる。しかしレジスト表面では下地からの距離が遠く反射電子の
影響が小さいためその広がりはほとんどない。このため、表面部分が現像された時点で現像を中断した場合、入射領域で忠実
な凹凸が形成されることになる。この状態でＯ₂プラズマを用いたドライエッチ
ングを行ないレジスト全体の膜厚を減じれば、該凹凸の内凸部分をＳｉ基板上に
残すことができる。ここで常温でドライエッチングを行なうと、前述の如くパタ
ーン側面のエッチングが進行するため、パターン寸法が大きくなり望ましいもの
ではない。低温でドライエッチングを行なえばパターン側面のエッチングが抑制
されるため、該凹凸の内凸部分が寸法つずれがなくＳｉ基板上に残ることになる
。そして更にＯ₂プラズマ中でのドライエッチングを続けると、ＳｉとＯ₂との反
応によりＳｉ表面にＳｉＯ₂が成長する。即ち上記レジストのパターン形成工程において凹部となった部分に選択的にＳｉＯ₂膜が形成されることになる。Ｓｉ上に残ったレジスト凸部を除去することでＳｉ上にエッチングマスクとし
てＳｉＯ₂が残った状態が得られる。なお、ここで上記Ｏ₂プラズマによるドライ
エッチングを続行しているため、レジスト凸部の膜は減少しており、レジスト除
去工程が短縮化される。このＳｉＯ₂パターンをマスクとしてエッチングガスのプラズマを用い、低温
においてＳｉをドライエッチングしてパターンを形成する。低温におけるドライ
エッチングのため、前述の如くパターン側面方向へのエッチングを抑制し、高精
度に加工することが可能となる。これらの機構に基づき、ポジ型レジストを用いた場合について第１図を用いて
本発明の考え方を説明する。同図(a)はＳｉ基板上１上に塗布されたレジスト２
上を粒子線３を照射しパターンの潜像を形成する様子を示す。その後同図(b)に
示すように、現像を短時間行なうことによってレジスト表面部にパターンの凹凸
を形成する。そして全体を低温下に置きＯ₂プラズマ中でドライエッチングする
ことによって、同図(c)に示すようにレジスト表面上の凹凸部の内凸部が高精度
にＳｉ基板１上に残ることでＳｉ基板１の露出部と非露出部とを形成する。更に
Ｏ₂プラズマ中でのドライエッチングを続行すると、同図(d)に示すようにＳｉ基
板１の露出部にＳｉＯ₂５が形成される。通常行なわれているアッシング処理で
残存レジストを除去すると、同図(e)に示すようにＳｉ基板１上にパターン形成
のためのＳｉＯ₂マスクパターンが得られる。ここでＳｉとの反応性が高いエッ
チングガスプラズマ中で低温においてドライエッチングすることにより、同図(f
)に示すようにＳｉ基板１のパターン形成が完了する。段差がある場合のパターン形成について第２図を用いて説明する。同図(a)の
ように段差があるＳｉ基板１上にレジスト２を塗布して粒子線３でパターンの潜
像４を形成する。その後同図(b)に示すように、現像を短時間行なうことによっ
て、レジスト表面部にパターンの凹凸を形成する。そして全体を低温下に置きＯ
₂プラズマ中でドライエッチングを行なう。この時Ｓｉ基板に段差があるため、
部分によりレジストの膜厚が異っている。ここでドライエッチングを行なうと、同図(c)に示すようにまず膜厚が薄いレジスト部分６でＳｉ基板が
露出する。更にドライエッチングを続けることによりレジストの膜厚が一様に減
少し、同図(d)に示すように膜厚が厚いレジスト部７においてもＳｉ基板１が露
出する。この時、膜厚の薄いレジスト部分６にはＳｉＯ₂が形成され始めている
。そして低温でのＯ₂ドライエッチングを続行することにより、同図(e)に示すよ
うに膜厚が厚いレジスト部分７にもＳｉＯ₂が形成される。そして通常行なわれ
ているアッシング処理で残存レジストを除去すると、同図(f)に示すようにＳｉ
基板１上にパターン形成のためのＳｉＯ₂マスクパターンが得られる。ここでＳ
ｉとの反応性が高いエッチングガスプラズマ中で低温においてドライエッチング
することにより、同図(g)に示すようにＳｉ基板１のパターン形成が完了する。
低温では前述の如くドライエッチングを続行してもパターン側面方向にはエッチ
ングが進行しないため、このように膜厚が異なった部分がある場合でも寸法精度
は低下しない。このように本発明を用いれば、レジスト表面に形成した高精度なパターンがＳ
ｉ基板にまで寸法シフトが小さく転写されることになる。〔実施例〕以下、本発明の一実施例を図を用いて詳しく説明する。実施例１第１図はＳｉ基板のドライエッチング加工の図を示す。ここではレジスト２を
ポジ型電子線レジストＲＥ−５０００Ｐ（日立化成製）、粒子線３を電子線とし
た場合の例を示す。シリコン基板／上にポジ型電子線レジストＲＥ−５０００Ｐ
２を回転塗布により０．５μｍの膜厚に塗布する。そして、同図(a)に示すよう
に電子線３を選択的に照射して所望のパターンの描画を行ない潜像４を形成する
。ここで電子線描画装置は加速電圧３０ＫＶの可変矩形式のものであり、最適な
電子線照射量は現像条件によって異るが、１乃至１００×１０^-6Ｃ／cm²である
。次にこのポジ型電子線レジストＲＥ−５０００Ｐ３を現像する。現像液はＲＥ
−５０００Ｐの専用現像液を用いた。液温は１６乃至２２℃である。ポジ型電子線レジスト２が塗布されたＳｉ基板１を現像液に１０秒間浸漬し、静止現像
する。これによって同図(b)に示すようにポジ型電子線レジスト２表面に深さ０.
２μｍの凹凸が形成される。その後、全体が−１１０℃に冷却された状態でＯ₂プラズマのドライエッチン
グを行なう。ここでＯ₂圧は１００ｍＴorr、高周波出力２００Ｗ（電力密度０.
２ｗ／cm²）である。Ｏ₂プラズマのドライエッチングによって、同図(c)に示す
ようにポジ型電子線レジストは一様にエッチングされ現像時の段差が保持された
ままレジストの凸部が残り、Ｓｉ基板１上で露出部、非露出部ができる。更にＯ
₂プラズマ中でのドライエッチングを５分続行すると、同図(d)に示すようにＳｉ
基板１の露出部にＳｉＯ₂５が形成された、次に通常行なわれているアッシング
処理により、レジストを除去した。ここでＯ₂は１Ｔorr、高周波出力２００Ｗ（
電力密度０.２ｗ／cm²）である。この結果、同図(e)に示すようにＳｉ基板上で
、選択的にＳｉＯ₂が形成された状態となる。そして−１１０℃に再び基板全体を冷却し、ＳＦ₆を導入してＳｉのドライエ
ッチングを行なう。ここでＳＦ₆圧は６５ｍＴorr、高周波電力２００Ｗ（電力密
度０.２ｍｗ／cm2）である。実験によると、ＳｉＯ₂とＳｉの選択比は２０から
３０となり、前記で形成されたＳｉＯ₂をマスクとして、同図(f)に示すように深
さ５μｍのＳｉ深溝が寸法精度よく形成された。またエッチングガスとしてＣＣｌ₄あるいはＢｒ₂ガスを用いても同様の結果を
得た。第３図はドライエッチングに用いた高周波放電平行平板型カソードカップル式
プラズマエッチング装置に示す。これは試料台８ならびに対向電極９に冷却装置
１０（水温以下，−１２０℃以上）を具備させた装置である。プラズマは高周波
電力をｒｆ電源１１から試料１２を載せた試料台８に印加し両電極間で発生させ
る。ガス導入にはポート１３および１３′である。また、ガス交換のための排気
系１４を有したものである。実施例２前記実施例において、加工基板としてpoly−Ｓｉを用いた場合、同様にエッチ
ングガスとしてＳＦ₆あるいはＣＣｌ₄，Ｂｒ₂を用い、温度を−１１０℃として、実施例１と同様の高精度なパターン形成が可能であった。実施例３前記実施例において、加工基板としてアモルファス−Ｓｉを用いた場合、同様
にエッチングガスとしてＳＦ₆あるいはＣＣｌ₄，Ｂｒ₂を用い、温度を−１１０
℃として、実施例１と同様の高精度なパターン形成が可能であった。本方式は、マイクロ波エッチング装置やイオンビームエッチング装置等の他の
エッチング装置にも有効である。またレジストとしてネガ型レジストを用いても本方法が有効なことは言うまで
もない。本発明は粒子線として、光や、イオン線，Ｘ線，γ線を用いたリソグラフィに
も有効である。〔発明の効果〕本発明によれば、レジスト表面部に形成したパターンが複雑な工程を経ること
なく、高精度にＳｉ基板に転写でき、かつＳｉＯ₂膜の形成工程を経なくてもよ
いため、パターン形成の精度及び工程数低減に著しい効果がある。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pattern forming method, and more particularly, to a pattern forming method which is particularly effective for forming a pattern on a Si substrate simply and with high accuracy. [Prior Art] With respect to a method of forming a deep groove in Si using SiO ₂ formed on a Si substrate as a mask, for example, IEE Transactions on Electron Devices, 31, (1984) Year) p. 746 (IEEE, Trans
. Electron Dev. 31 (1984) pp 746). [Problems to be Solved by the Invention] In the above technique, a desired SiO ₂ pattern is formed by a normal lithography technique after forming a SiO ₂ film on a Si substrate. Then, using this pattern as a mask, a deep groove is to be formed in Si by dry etching. The present technology can form a deep groove in Si. However, since the formation of a pattern of SiO ₂ is required before forming a deep groove in Si, the process is complicated, and the pattern transfer process is performed twice, and dimensional control is performed because dry etching is performed at room temperature or higher. There was a problem of poor performance. SUMMARY OF THE INVENTION An object of the present invention is to omit the step of forming SiO ₂ and simplify the entire structure, thereby enabling highly accurate pattern formation. [Means for Solving the Problems] The object of the present invention is to form a resist film having a pattern on the surface of a silicon substrate, and to mask the resist film on the exposed surface of the substrate having the resist film.
Selectively forming a silicon oxide film using oxygen plasma as a mask, removing the resist film, cooling the temperature of the silicon substrate to 0 ° C. or less, and dry-etching the exposed silicon substrate. And a pattern forming method characterized by having the following. [Operation] In dry etching, cations, neutral particles, and the like generated in the plasma are incident on the surface of the object to be etched. Here, the cations reacting with the surface atoms are accelerated by the electric field and are perpendicularly incident on the surface of the object to be etched, but are neutral particles and have no directionality due to thermal motion. Therefore, when the gas pressure is about 0.5 Torr or less, cations and neutral particles in the plasma are incident on a plane perpendicular to the ion incident direction, and neutral particles are incident on a plane parallel to the ion incident direction. It can be approximated that only light enters. The incident particles are partially adsorbed on the surface. The chemically active particles adsorbed on the surface react with the surface atoms,
Dry etching of the surface proceeds by forming a reaction product having a high vapor pressure and desorbing from the surface to be gasified and exhausted. Therefore, at normal temperature, etching proceeds in a direction perpendicular to and parallel to the ion incident direction. If the temperature is low,
Since the reaction establishment is reduced and the vapor pressure of the reaction product is also reduced, the progress of etching is slowed. As a result, the surface parallel to the ion incident direction, which is the side surface of the pattern, is hardly dry-etched. On the other hand, since high-energy ions accelerated by an electric field are incident on a plane perpendicular to the ion incident direction, dry etching proceeds with low dependence on temperature. Here, a case where an electron beam is used as a particle beam will be described. When an electron beam is incident on the resist, the region where the energy of the incident electrons is deposited expands due to reflection from the underlying substrate. However, on the resist surface, the distance from the underlayer is long and the influence of the reflected electrons is small, so that there is almost no spread. Therefore, if the development is interrupted when the surface portion is developed, faithful irregularities are formed in the incident area. In this state, if dry etching using O ₂ plasma is performed to reduce the film thickness of the entire resist, the inwardly convex portions of the irregularities can be left on the Si substrate. Here, if dry etching is performed at room temperature, the etching of the side surface of the pattern proceeds as described above, and the pattern size becomes large, which is not desirable. If dry etching is performed at a low temperature, the etching of the side surface of the pattern is suppressed, so that the inwardly protruding portions of the irregularities remain on the Si substrate without dimensional deviation. When the dry etching in the O ₂ plasma is further continued, SiO ₂ grows on the Si surface by the reaction between Si and O ₂ . That is, the SiO ₂ film is selectively formed in the concave portion in the resist pattern forming step. By removing the resist protrusions remaining on Si, a state in which SiO ₂ remains as an etching mask on Si can be obtained. Here, since the dry etching using the O ₂ plasma is continued, the film of the resist convex portion is reduced, and the resist removing step is shortened. Using this SiO ₂ pattern as a mask, Si is dry-etched at a low temperature using plasma of an etching gas to form a pattern. Since dry etching is performed at a low temperature, etching in the pattern side surface direction can be suppressed as described above, and processing can be performed with high precision. Based on these mechanisms, the concept of the present invention will be described with reference to FIG. 1 when a positive resist is used. FIG. 3A shows a resist 2 applied on a Si substrate 1.
A state in which a particle beam 3 is irradiated on the upper side to form a latent image of a pattern is shown. Thereafter, as shown in FIG. 3B, the pattern is formed on the resist surface by performing development for a short time. Then, the whole is placed at low temperature and dry-etched in O ₂ plasma, so that the inner protrusions of the unevenness on the resist surface remain on the Si substrate 1 with high precision as shown in FIG. An exposed portion and a non-exposed portion of the substrate 1 are formed. When the dry etching in the O ₂ plasma is further continued, SiO ₂ 5 is formed on the exposed portion of the Si substrate 1 as shown in FIG. When the remaining resist is removed by ashing which is usually performed, an SiO ₂ mask pattern for forming a pattern is obtained on the Si substrate 1 as shown in FIG. Here, by performing dry etching at a low temperature in an etching gas plasma having high reactivity with Si, FIG.
), The pattern formation of the Si substrate 1 is completed. The pattern formation when there is a step will be described with reference to FIG. As shown in FIG. 1A, a resist 2 is applied on a Si substrate 1 having a step, and a latent image 4 of a pattern is formed by a particle beam 3. Thereafter, as shown in FIG. 3 (b), the pattern is formed on the resist surface by performing development for a short time. And put the whole under low temperature O
₂ Perform dry etching in plasma. At this time, since the Si substrate has a step,
The thickness of the resist varies depending on the portion. Here, when dry etching is performed, the Si substrate is first exposed in the resist portion 6 having a small thickness as shown in FIG. Further, by continuing the dry etching, the film thickness of the resist is uniformly reduced, and the Si substrate 1 is exposed even in the thick resist portion 7 as shown in FIG. At this time, SiO ₂ has begun to be formed in the resist portion 6 having a small thickness. By continuing the O ₂ dry etching at a low temperature, SiO ₂ is also formed on the resist portion 7 having a large film thickness as shown in FIG. Then, when the remaining resist is removed by the usual ashing process, as shown in FIG.
An SiO ₂ mask pattern for pattern formation is obtained on the substrate 1. Where S
By performing dry etching at a low temperature in an etching gas plasma having high reactivity with i, the pattern formation of the Si substrate 1 is completed as shown in FIG.
At low temperatures, even if dry etching is continued as described above, etching does not proceed in the direction of the pattern side surface, so that dimensional accuracy does not decrease even when there are portions with different film thicknesses. As described above, according to the present invention, a highly accurate pattern formed on the resist
The dimensional shift is transferred to the i-substrate with a small size. Embodiment An embodiment of the present invention will be described below in detail with reference to the drawings. Example 1 FIG. 1 shows a diagram of dry etching of a Si substrate. Here, an example is shown in which the resist 2 is a positive-type electron beam resist RE-5000P (manufactured by Hitachi Chemical) and the particle beam 3 is an electron beam. Positive electron beam resist RE-5000P on silicon substrate /
2 is applied to a film thickness of 0.5 μm by spin coating. Then, as shown in FIG. 2A, a desired pattern is drawn by selectively irradiating the electron beam 3 to form a latent image 4. Here, the electron beam lithography apparatus is of a variable rectangular type with an acceleration voltage of 30 KV, and the optimal dose of the electron beam varies from 1 to 100 × 10 ⁻⁶ C / cm ² depending on the development conditions. Next, this positive electron beam resist RE-5000P3 is developed. The developer is RE
A dedicated developer of -5000P was used. The liquid temperature is 16 to 22 ° C. The Si substrate 1 coated with the positive electron beam resist 2 is immersed in a developing solution for 10 seconds and statically developed. As a result, as shown in FIG.
2 μm unevenness is formed. Thereafter, dry etching of O ₂ plasma is performed while the whole is cooled to −110 ° C. Here, the O ₂ pressure is 100 mTorr, the high-frequency output is 200 W (the power density is 0.
2w / cm ² ). By dry etching with O ₂ plasma, the positive type electron beam resist is uniformly etched as shown in FIG. 4C, and the convex portion of the resist remains while the step at the time of development is maintained, and is exposed on the Si substrate 1. Part, non-exposed part. Further O
_{(2) If} dry etching in plasma is continued for 5 minutes, as shown in FIG.
After the SiO ₂ 5 was formed on the exposed portion of the substrate 1, the resist was removed by an ashing process which is usually performed next. Here, O ₂ is 1 Torr, high frequency output 200 W (
The power density is 0.2 w / cm ² ). As a result, as shown in FIG. 4E, a state is obtained in which SiO ₂ is selectively formed on the Si substrate. Then, the entire substrate is cooled again to -110 ° C., and SF ₆ is introduced to perform dry etching of Si. Here, the SF ₆ pressure is 65 mTorr and the high frequency power is 200 W (power density is 0.2 mw / cm 2). According to the experiment, the selectivity between SiO ₂ and Si became 20 to 30, and a 5 μm deep Si deep groove was formed with high dimensional accuracy using the formed SiO ₂ as a mask as shown in FIG. . Similar results were obtained when CCl ₄ or Br ₂ gas was used as the etching gas. FIG. 3 shows a high frequency discharge parallel plate type cathode couple type plasma etching apparatus used for dry etching. This is a device in which a cooling device 10 (water temperature or lower, −120 ° C. or higher) is provided on the sample stage 8 and the counter electrode 9. Plasma is applied between the two electrodes by applying high frequency power from the rf power source 11 to the sample stage 8 on which the sample 12 is mounted. Ports 13 and 13 'for gas introduction. Further, it has an exhaust system 14 for gas exchange. Embodiment 2 In the above embodiment, when poly-Si is used as a processing substrate, SF ₆ or CCl ₄ , Br ₂ is used as an etching gas and the temperature is set to −110 ° C., and the same high accuracy as in Embodiment 1 is used. It was possible to form a suitable pattern. Embodiment 3 In the above embodiment, when amorphous-Si is used as a processing substrate, SF ₆ or CCl ₄ or Br ₂ is used as an etching gas, and the temperature is set to −110.
At a temperature of ° C., the same high-precision pattern formation as in Example 1 was possible. This method is also effective for other etching apparatuses such as a microwave etching apparatus and an ion beam etching apparatus. Needless to say, the method is effective even if a negative resist is used as the resist. The present invention is also effective for lithography using light, ion beams, X-rays, and γ-rays as particle beams. [Effects of the Invention] According to the present invention, a pattern formed on a resist surface portion can be transferred to a Si substrate with high precision without going through a complicated process, and it is not necessary to go through a process of forming a SiO ₂ film. This has a remarkable effect on pattern formation accuracy and the number of steps.

【図面の簡単な説明】第１図は本発明の原理を説明するための原理図、第２図は本発明を段差基板に
適用した場合の段面図、第３図は本発明の実施に用いた平行平板型エッチング装
置の一例の構成を示す図である。１…Ｓｉ基板、２…レジスト、３…粒子線、４…潜像、５…ＳｉＯ₂、６…膜圧
が薄いレジスト部分、７…膜圧が厚いレジスト部分、８…試料台、９…対向電極
、１０…冷却装置、１１…ｒｆ電源、１２…試料、１３，１３′…ガス導入口、
１４…排気系。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a principle view for explaining the principle of the present invention, FIG. 2 is a step view when the present invention is applied to a stepped substrate, and FIG. FIG. 2 is a diagram showing a configuration of an example of a parallel plate type etching apparatus used. 1 ... Si substrate, 2 ... resist, 3 ... particle beam, 4 ... latent, 5 ... SiO _2, 6 ... film pressure thin resist portion 7 ... film pressure thick resist portion, 8 ... sample stage, 9 ... counter Electrodes, 10: cooling device, 11: rf power supply, 12: sample, 13, 13 ': gas inlet,
14 Exhaust system.

Claims

[Claims] 1. Forming a resist film having a pattern on a surface of a silicon substrate; and masking the resist film on an exposed surface of the substrate having the resist film.
Selectively forming a silicon oxide film by oxygen plasma , removing the resist film, cooling the temperature of the silicon substrate to 0 ° C. or lower, and dry-etching the exposed silicon substrate. A pattern forming method, comprising: 2 . 2. The pattern forming method according to claim 1, wherein said resist film is a positive resist film. 3 . 3. The pattern forming method according to claim 1, wherein the silicon substrate is etched using SF ₆ , CCl ₄ or Br ₂ . 4 . 4. The pattern forming method according to claim 1, wherein said silicon substrate is made of amorphous silicon. 5 . 5. The pattern forming method according to claim 1, wherein the resist film is removed using oxygen plasma. 6 . The step of forming a resist film having the pattern includes: forming a resist film on the entire surface of the silicon substrate; and irradiating the resist film formed on the entire surface with a particle beam to form a latent image of the pattern. Developing the resist film irradiated with the particle beam so that the surface of the silicon substrate is not exposed; exposing the surface of the silicon substrate on the resist film in a region irradiated with the particle beam. And a removing step.
Item 6. The pattern forming method according to any one of Items 5 to 5.