JP2584350B2 - DC voltage detection circuit - Google Patents

DC voltage detection circuit

Info

Publication number
JP2584350B2
JP2584350B2 JP3023337A JP2333791A JP2584350B2 JP 2584350 B2 JP2584350 B2 JP 2584350B2 JP 3023337 A JP3023337 A JP 3023337A JP 2333791 A JP2333791 A JP 2333791A JP 2584350 B2 JP2584350 B2 JP 2584350B2
Authority
JP
Japan
Prior art keywords
transistor
voltage
emitter
output
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3023337A
Other languages
Japanese (ja)
Other versions
JPH04262607A (en
Inventor
良哉 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP3023337A priority Critical patent/JP2584350B2/en
Publication of JPH04262607A publication Critical patent/JPH04262607A/en
Application granted granted Critical
Publication of JP2584350B2 publication Critical patent/JP2584350B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、正の直流電圧が所定レ
ベル以上であるとき、及び負の直流電圧が所定レベル以
下であるとき、その旨の検出出力を発生する直流電圧検
出回路に関し、特にOCL増幅器の出力点に発生する直
流電圧を検出し、それにより前記出力点に接続される負
荷が破壊されるのを保護する保護回路に用いて好適な直
流電圧検出回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC voltage detecting circuit for generating a detection output when a positive DC voltage is higher than a predetermined level and when a negative DC voltage is lower than a predetermined level. In particular, the present invention relates to a DC voltage detection circuit suitable for use in a protection circuit that detects a DC voltage generated at an output point of an OCL amplifier and thereby protects a load connected to the output point from being destroyed.

【0002】[0002]

【従来の技術】現在、ハイファイ音響増幅器の主流であ
り、出力コンデンサが接続されていないOCL増幅器に
おいては、正及び負の2電源が使用され、出力点の直流
電圧がアース電圧になされており、出力点とスピーカと
が直流的に直結されている。その為、OCL増幅器の内
部回路の故障、例えば出力トランジスタが破壊され、出
力点に直流電圧が発生すると、スピーカを破損させてし
まうので、OCL増幅器には、スピーカを保護するべく
保護回路が備えられている。
2. Description of the Related Art At present, the mainstream of hi-fi acoustic amplifiers, in an OCL amplifier to which an output capacitor is not connected, two positive and negative power supplies are used, and a DC voltage at an output point is set to a ground voltage. The output point and the speaker are directly connected in a DC manner. Therefore, if the internal circuit of the OCL amplifier fails, for example, if the output transistor is destroyed and a DC voltage is generated at the output point, the speaker will be damaged. Therefore, the OCL amplifier is provided with a protection circuit to protect the speaker. ing.

【0003】この様な保護回路は、OCL増幅器の出力
点に発生する直流電圧を検出し、その検出出力に応じて
リレー等を作動させ、スピーカを前記出力点から切り離
す様にしている。その為、前記保護回路には、例えば実
開昭63−129315号に示される如く、直流電圧検
出回路が備えられている。
Such a protection circuit detects a DC voltage generated at an output point of the OCL amplifier, operates a relay or the like in accordance with the detected output, and disconnects the speaker from the output point. Therefore, the protection circuit is provided with a DC voltage detection circuit as shown in, for example, Japanese Utility Model Application Laid-Open No. 63-129315.

【0004】ところで、前述の様な直流電圧検出回路に
おいては、OCL増幅器の出力点に正及び負のいずれの
直流電圧が発生した場合であっても正しく検出出来る様
に、正及び負における直流電圧の検出感度を合わせるこ
とが重要な要件である。その為、前述の実開昭63−1
29315号に示される直流電圧検出回路においては、
正及び負における直流電圧の検出感度を独立に設定出来
る様にしてそれぞれの検出感度を合わせていた。
By the way, in the DC voltage detecting circuit as described above, the positive and negative DC voltages are detected so that the positive and negative DC voltages are generated at the output point of the OCL amplifier correctly. It is an important requirement to match the detection sensitivity of. Therefore, the above-mentioned actual opening 63-1
In the DC voltage detection circuit shown in No. 29315,
The detection sensitivities of the positive and negative DC voltages are set independently so that the respective detection sensitivities are matched.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、前述の
直流電圧検出回路は、ショットキーダイオードを使用す
ること及び使用する素子数の増加によるコスト面、及び
該ショットキーダイオードの導通電圧や各抵抗の抵抗値
を考慮する必要が生じることによる設計面で問題があっ
た。
However, the DC voltage detection circuit described above requires the use of a Schottky diode and an increase in the number of elements to be used, thereby reducing the cost, the conduction voltage of the Schottky diode, and the resistance of each resistor. There was a problem in design due to the need to consider values.

【0006】[0006]

【課題を解決するための手段】本発明は前述の点に鑑み
なされたもので、検出される直流電圧がベースに印加さ
れるエミッタ接地型の第1トランジスタと、検出される
直流電圧がエミッタに印加されるベース接地型の第2ト
ランジスタと、ベースが該第2トランジスタのコレクタ
に接続されているとともに、エミッタが前記第1トラン
ジスタのコレクタに接続されたコレクタ接地型の第3ト
ランジスタとを備え、前記第1トランジスタのコレクタ
と前記第3トランジスタのエミッタとの接続点から検出
出力を得る様に成している。
SUMMARY OF THE INVENTION The present invention has been made in view of the foregoing points, and has a grounded-type first transistor in which a detected DC voltage is applied to a base, and a detected DC voltage which is applied to an emitter. A grounded-base second transistor to be applied, and a grounded-collector third transistor having a base connected to the collector of the second transistor and an emitter connected to the collector of the first transistor, A detection output is obtained from a connection point between the collector of the first transistor and the emitter of the third transistor.

【0007】[0007]

【作用】1電源の直流電圧検出回路は、直流電圧を検出
する為に用いられるトランジスタが、正及び負極性では
接地方式が異なるものが使用される。そして、この接地
方式の違いによる電流増幅率の差が正及び負における直
流電圧の検出感度差に起因することに着目し、本発明は
一方の極性の直流電圧をエミッタ接地型のトランジスタ
を使用することにより検出する様にするとともに、他方
の極性の直流電圧をベース接地型のトランジスタと、ベ
ースが該ベース接地型のトランジスタのコレクタに接続
されたコレクタ接地型のトランジスタとを使用すること
により検出する様にし、この他方の極性の直流電圧を検
出する為の2つのトランジスタによる合成の電流増幅率
を、前記エミッタ接地型のトランジスタの電流増幅率に
合わせる様にしたものである。
In the DC voltage detecting circuit of one power supply, a transistor used for detecting a DC voltage has a different grounding method for positive and negative polarity. Focusing on the fact that the difference in the current amplification factor due to the difference in the grounding scheme is caused by the difference in detection sensitivity between the positive and negative DC voltages, the present invention uses a DC emitter of one polarity using a transistor with a common emitter. The DC voltage of the other polarity is detected by using a common-base transistor and a common-collector transistor whose base is connected to the collector of the common-base transistor. Thus, the combined current amplification factor of the two transistors for detecting the DC voltage of the other polarity is matched with the current amplification factor of the common emitter type transistor.

【0008】[0008]

【実施例】図1は、本発明の一実施例を示す回路図であ
る。同図において、1はOCL増幅器(図示せず)の出
力点に発生する出力電圧が印加される入力端子、2及び
3は互いに直列に接続され、該入力端子1及びアース間
に接続される第1及び第2抵抗、4はバイパス・コンデ
ンサ、5は前記第1及び第2抵抗2及び3の分圧点Aに
発生する直流電圧がベースに印加されるエミッタ接地型
の第1トランジスタ、6は前記分圧点Aに発生する直流
電圧がエミッタに印加されるベース接地型の第2トラン
ジスタ、7はベースが該第2トランジスタ6のコレクタ
に接続されたコレクタ接地型の第3トランジスタであ
る。
FIG. 1 is a circuit diagram showing an embodiment of the present invention. In the figure, reference numeral 1 denotes an input terminal to which an output voltage generated at an output point of an OCL amplifier (not shown) is applied, 2 and 3 are connected in series with each other, and are connected between the input terminal 1 and ground. 1 and 2 resistors, 4 is a bypass capacitor, 5 is a first transistor of a common-emitter type to which a DC voltage generated at a voltage dividing point A of the first and second resistors 2 and 3 is applied to a base, 6 is The grounded-type second transistor 7 to which the DC voltage generated at the voltage dividing point A is applied to the emitter is a grounded-collector type third transistor whose base is connected to the collector of the second transistor 6.

【0009】8はOCL増幅器の出力点とスピーカ(図
示せず)とを切り離す為のリレー接点、9は該リレー接
点8を駆動するリレーコイル、10は該リレーコイル9
に駆動電流を供給する駆動トランジスタ、11は前記第
1トランジスタ5のコレクタ及び前記第3トランジスタ
7のエミッタに接続された入力端子12を有するととも
に、前記駆動トランジスタ10を制御する為の制御信号
を出力する出力端子13を有するマイクロコンピュータ
であり、前記入力端子12に印加される信号レベルに応
じてOCL増幅器の出力点の状態を検知し、前記入力端
子12に電源電圧レベル(+VDD)の「H」信号が印加
されたとき、前記出力端子13から「H」信号を出力
し、一方、前記入力端子12にアース電圧レベル(0
V)の「L」信号が印加されたとき、前記出力端子13
から「L」信号を出力する。
Reference numeral 8 denotes a relay contact for separating the output point of the OCL amplifier from a speaker (not shown), 9 denotes a relay coil for driving the relay contact 8, and 10 denotes a relay coil 9.
A driving transistor 11 for supplying a driving current to the driving transistor 11 has an input terminal 12 connected to the collector of the first transistor 5 and the emitter of the third transistor 7, and outputs a control signal for controlling the driving transistor 10. A microcomputer having an output terminal 13 for detecting the state of the output point of the OCL amplifier in accordance with the signal level applied to the input terminal 12 and providing the input terminal 12 with a power supply voltage level (+ V DD ) of "H". Signal is applied, an "H" signal is output from the output terminal 13 while the ground voltage level (0
V) when the "L" signal is applied, the output terminal 13
Outputs an “L” signal.

【0010】図1において、OCL増幅器の出力点に発
生される出力電圧は、入力端子1に印加され、第1及び
第2抵抗2及び3により分圧されて検出する電圧レベル
の設定が行われるとともに、バイパス・コンデンサ4に
より交流成分が除去される。その為、分圧点Aには、前
記出力点の出力電圧の直流成分を第1及び第2抵抗2及
び3によりレベル設定した直流電圧が発生される。前記
分圧点Aに発生した直流電圧は、第1トランジスタ5の
ベースに印加されるとともに、第2トランジスタ6のエ
ミッタに印加される。
In FIG. 1, an output voltage generated at an output point of the OCL amplifier is applied to an input terminal 1 and divided by first and second resistors 2 and 3 to set a voltage level to be detected. At the same time, the AC component is removed by the bypass capacitor 4. Therefore, a DC voltage in which the DC component of the output voltage at the output point is set by the first and second resistors 2 and 3 is generated at the voltage dividing point A. The DC voltage generated at the voltage dividing point A is applied to the base of the first transistor 5 and to the emitter of the second transistor 6.

【0011】ここで、前記第1トランジスタ5は、前記
分圧点Aに発生する直流電圧がアース電圧より該第1ト
ランジスタ5のベース・エミッタ間の立上り電圧VBE1
以上上昇したときオンし、一方、第2トランジスタ6
は、前記分圧点Aに発生する直流電圧がアース電圧より
該第2トランジスタ6のベース・エミッタ間の立上り電
圧VBE2 以上下降したときオンする。そして、前記第2
トランジスタ6がオンすると、第3トランジスタ7がオ
ンする。その為、前記分圧点Aの直流電圧がVBE 1 以上
になったとき、及び前記分圧点Aの直流電圧が−VBE2
以下になったとき、マイクロコンピュータ11の入力端
子12には「L」信号が印加され、前記分圧点Aの直流
電圧が−VBE2 より大きく、かつVBE1 未満のとき、前
記入力端子12には「H」信号が印加される。尚、第1
及び第2トランジスタ5及び6としては、通常、ベース
・エミッタ間の立上り電圧が約0.6Vのトランジスタ
が使用される。
The DC voltage generated at the voltage dividing point A of the first transistor 5 is higher than the ground voltage by the rising voltage V BE1 between the base and the emitter of the first transistor 5.
It turns on when it rises above, while the second transistor 6
Is turned on when the DC voltage generated at the voltage dividing point A falls below the ground voltage by the rising voltage V BE2 between the base and the emitter of the second transistor 6. And the second
When the transistor 6 turns on, the third transistor 7 turns on. Therefore, when the DC voltage of the voltage dividing point A becomes V BE 1 or more, and the DC voltage of the voltage dividing point A is -V BE2
When the voltage falls below, an “L” signal is applied to the input terminal 12 of the microcomputer 11, and when the DC voltage at the voltage dividing point A is higher than −V BE2 and lower than V BE1 , the input terminal 12 is connected to the input terminal 12. Is applied with an "H" signal. The first
As the second transistors 5 and 6, transistors whose rising voltage between the base and the emitter is about 0.6 V are usually used.

【0012】前記入力端子12に「L」信号が印加され
ると、マイクロコンピュータ11の出力端子13から
「L」信号が出力されるので、この場合、駆動トランジ
スタ10はオフ状態になる。その為、リレーコイル9に
駆動電流が流れず、リレー接点8は開放状態になる。
When an "L" signal is applied to the input terminal 12, an "L" signal is output from the output terminal 13 of the microcomputer 11, and in this case, the drive transistor 10 is turned off. Therefore, no drive current flows through the relay coil 9 and the relay contact 8 is opened.

【0013】したがって、OCL増幅器の出力点とスピ
ーカとが切り離される。一方、入力端子12に「H」信
号が印加されると、出力端子13から「H」信号が出力
されるので、この場合、駆動トランジスタ10はオン状
態になる。その為、リレーコイル9に駆動電流が流れ、
リレー接点8は閉成状態になる。
Therefore, the output point of the OCL amplifier and the speaker are separated. On the other hand, when the "H" signal is applied to the input terminal 12, the "H" signal is output from the output terminal 13, and in this case, the drive transistor 10 is turned on. Therefore, a drive current flows through the relay coil 9,
The relay contact 8 is closed.

【0014】したがって、OCL増幅器の出力点とスピ
ーカとが接続された状態になる。今、OCL増幅器が正
常状態であり、出力点の直流電圧がアース電圧(0V)
であるとする。このとき、分圧点Aに発生する直流電圧
A もアース電圧であり、−VBE2 <VA <VBE1 とな
るので、第1及び第2トランジスタ5及び6は共にオフ
状態にある。その為、マイクロコンピュータ11の入力
端子12には「H」信号が印加され、出力端子13から
は「H」信号が出力される。
Therefore, the output point of the OCL amplifier and the speaker are connected. Now, the OCL amplifier is in a normal state, and the DC voltage at the output point is equal to the ground voltage (0 V).
And At this time, the DC voltage V A generated in the voltage dividing point A is also ground voltage, since the -V BE2 <V A <V BE1 , the first and second transistors 5 and 6 are both turned off. Therefore, an “H” signal is applied to the input terminal 12 of the microcomputer 11, and an “H” signal is output from the output terminal 13.

【0015】したがって、リレー接点8は閉成状態にあ
るので、OCL増幅器の出力点に発生する信号がスピー
カに供給される様に成されている。
Therefore, since the relay contact 8 is in the closed state, a signal generated at the output point of the OCL amplifier is supplied to the speaker.

【0016】一方、OCL増幅器が故障し、出力点に正
あるいは負の直流電圧が発生する様になり、分圧点Aに
発生する直流電圧VA がアース電圧より第1トランジス
タ5のベース・エミッタ間の立上り電圧VBE1 以上上昇
するか、あるいはアース電圧より第2トランジスタ6の
ベース・エミッタ間の立上り電圧VBE2 以上下降する
と、第1あるいは第2トランジスタ5あるいは6がオン
する。その為、マイクロコンピュータ11の入力端子1
2に「L」信号が印加され、出力端子13からは「L」
信号が出力される。
[0016] On the other hand, OCL amplifier fails, positive or negative DC voltage becomes as generated at the output point, the DC voltage V A generated in the voltage dividing point A is higher than the ground voltage of the first transistor 5 base-emitter The first or second transistor 5 or 6 is turned on when the voltage rises by more than the rising voltage V BE1 between them or falls by more than the rising voltage V BE2 between the base and the emitter of the second transistor 6 from the ground voltage. Therefore, the input terminal 1 of the microcomputer 11
2 is applied with an “L” signal, and the output terminal 13 outputs an “L” signal.
A signal is output.

【0017】したがって、リレー接点8は開放されるの
で、スピーカに直流電流が流れなくなり、該スピーカが
破損から保護される。
Accordingly, since the relay contact 8 is opened, no DC current flows through the speaker, and the speaker is protected from damage.

【0018】ところで、図1の回路においては、正及び
負の直流電圧を共通の第1及び第2抵抗2及び3により
分圧しているので、正及び負における直流電圧の検出感
度の差は、第1トランジスタ5の動作感度と第2及び第
3トランジスタ6及び7の合成の動作感度との差が影響
する。ここで、トランジスタの動作感度は電流増幅率が
主な要因となる。
In the circuit of FIG. 1, since the positive and negative DC voltages are divided by the common first and second resistors 2 and 3, the difference between the positive and negative DC voltage detection sensitivities is as follows. The difference between the operating sensitivity of the first transistor 5 and the combined operating sensitivity of the second and third transistors 6 and 7 has an effect. Here, the operational sensitivity of the transistor is mainly determined by the current amplification factor.

【0019】ところで、電流増幅率は、トランジスタの
接地方式によりそれぞれ決定され、エミッタ接地におけ
る直流の電流増幅率hFEを基準にすると、ベース接地の
直流の電流増幅率hFBは、
By the way, the current gain is determined by the transistor grounding method, and based on the DC current gain h FE at the common emitter, the DC current gain h FB at the common base is

【0020】[0020]

【数1】 hFB=-hFE/(1+hFE)[Equation 1] h FB = -h FE / (1 + h FE )

【0021】と表わせ、コレクタ接地の直流の電流増幅
率hFCは、
The current amplification factor h FC of the collector-grounded direct current is

【0022】[0022]

【数2】 hFC=-(1+hFE)[Equation 2] h FC =-(1 + h FE )

【0023】と表わせる。ここで、正の直流電圧を検出
する為の第1トランジスタ5は、エミッタ接地になされ
ており、その直流の電流増幅率は前述した如くhFEであ
る。一方、負の直流電圧を検出する為の第2及び第3ト
ランジスタ6及び7は、それぞれベース接地及びコレク
タ接地になされている。そして、前記第2及び第3トラ
ンジスタ6及び7を合成した電流増幅率は、接続関係か
らその第2及び第3トランジスタ6及び7のそれぞれの
電流増幅率hFB及びhFCの積とみなせる。その為、前記
第2及び第3トランジスタ6及び7を合成した電流増幅
率は、hFB×hFC、すなわち、第2及び第3トランジス
タ6及び7としてhFEが等しい特性のものを使用すれ
ば、前記合成の電流増幅率は、hFEとなる。
## EQU2 ## Here, the first transistor 5 for detecting a positive DC voltage is grounded to the emitter, and the DC current amplification factor is h FE as described above. On the other hand, the second and third transistors 6 and 7 for detecting a negative DC voltage are connected to a common base and a common collector, respectively. The current amplification rate obtained by combining the second and third transistors 6 and 7 can be regarded as the product of the current amplification rates h FB and h FC of the second and third transistors 6 and 7 from the connection relationship. Therefore, the second and third transistors 6 and 7 synthesized current amplification factor is, h FB × h FC, i.e., the use of those h FE is equal characteristics as the second and third transistors 6 and 7 , The combined current amplification factor is h FE .

【0024】したがって、各トランジスタの特性を揃え
れば、第1トランジスタ5の電流増幅率と、第2及び第
3トランジスタ6及び7の合成の電流増幅率とを同一に
することが出来、電流増幅率による正及び負における直
流電圧の検出感度の差を解消することが出来る。
Therefore, if the characteristics of the respective transistors are made uniform, the current amplification factor of the first transistor 5 and the combined current amplification factor of the second and third transistors 6 and 7 can be made equal, and the current amplification factor can be increased. , The difference between the positive and negative DC voltage detection sensitivities can be eliminated.

【0025】仮に、各トランジスタの特性を揃えなくて
も、負の直流電圧を検出する為に使用される、電流増幅
率hFB≒1のベース接地のトランジスタに、正の直流電
圧を検出する為に使用されるエミッタ接地のトランジス
タと電流増幅率(hF パラメータ)が近いコレクタ接地
のトランジスタを接続しているので、正及び負における
直流電圧の検出感度の差を大幅に減少させることが出来
る。
Even if the characteristics of the respective transistors are not uniform, a positive DC voltage can be detected by a grounded base transistor having a current amplification factor h FB ≒ 1, which is used for detecting a negative DC voltage. since the transistor and the current amplification factor of the emitter-grounded used (h F parameter) connects the transistor near the collector grounded, the difference in detection sensitivity of the DC voltage at the positive and negative can be greatly reduced.

【0026】よって、図1の回路においては、正及び負
における直流電圧の検出感度が概ね揃えられる。
Therefore, in the circuit of FIG. 1, the detection sensitivities of the positive and negative DC voltages are substantially equalized.

【0027】ところで、第1トランジスタ5が作動する
際の該第1トランジスタ5のコレクタ・エミッタ間の電
位差は+VDDであり、第2及び第3トランジスタ6及び
7が作動する際の該第2トランジスタ6のエミッタと前
記第3トランジスタ7のエミッタとの電位差は+VDD
(−VBE2 )である。その為、前記第1トランジスタ5
の電流増幅率と、前記第2及び第3トランジスタ6及び
7の合成の電流増幅率とが等しくなると、逆に正の直流
電圧の検出感度に比べ負の直流電圧の検出感度が少許良
好になるが、この感度差を補償するには、図1の破線に
示す如く、第3トランジスタ7のベース・エミッタ間に
抵抗14を接続し、前記第3トランジスタ7に流れるベ
ース電流を少許減少することにより解決出来る。
Incidentally, the potential difference between the collector and the emitter of the first transistor 5 when the first transistor 5 operates is + V DD , and the second transistor when the second and third transistors 6 and 7 operate. 6 and the potential difference between the emitter of the third transistor 7 is + V DD-
(−V BE2 ). Therefore, the first transistor 5
Is equal to the combined current gain of the second and third transistors 6 and 7, the negative DC voltage detection sensitivity is slightly better than the positive DC voltage detection sensitivity. However, in order to compensate for this sensitivity difference, a resistor 14 is connected between the base and the emitter of the third transistor 7 as shown by the broken line in FIG. 1 to reduce the base current flowing through the third transistor 7 slightly. Can be solved.

【0028】[0028]

【発明の効果】以上述べた如く、本発明に依れば、負の
直流電圧を検出する為に使用されるベース接地型のトラ
ンジスタにコレクタ接地型のトランジスタを組み合わ
せ、それらのトランジスタの合成の電流増幅率を、正の
直流電圧を検出する為に使用されるエミッタ接地のトラ
ンジスタの電流増幅率に合わせているので、簡単な回路
構成により正及び負における直流電圧の検出感度を揃え
た直流電圧検出回路が提供出来る。
As described above, according to the present invention, a common base transistor used for detecting a negative DC voltage is combined with a common collector transistor, and the combined current of those transistors is combined. Since the amplification factor is adjusted to the current amplification factor of the transistor with the grounded emitter used to detect the positive DC voltage, the DC voltage detection with the same sensitivity for positive and negative DC voltage with a simple circuit configuration Circuit can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing one embodiment of the present invention.

【符号の説明】[Explanation of symbols]

2,3 抵抗 5 第1トランジスタ 6 第2トランジスタ 7 第3トランジスタ 2,3 resistor 5 first transistor 6 second transistor 7 third transistor

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 正の直流電圧が所定レベル以上であるこ
と、及び負の直流電圧が所定レベル以下であることを検
出する直流電圧検出回路であって、検出される直流電圧
がベースに印加されるエミッタ接地型の第1トランジス
タと、該第1トランジスタと導電形式が同一極性である
とともに、検出される直流電圧がエミッタに印加される
ベース接地型の第2トランジスタと、該第2トランジス
タと導電形式が逆極性であるとともに、ベースが該第2
トランジスタのコレクタに接続されコレクタ接地型の
第3トランジスタとを備え、前記第1トランジスタのコ
レクタと前記第3トランジスタのエミッタとを接続し、
その第1トランジスタのコレクタと第3トランジスタの
エミッタとの接続点から検出出力を得る様に成した直流
電圧検出回路。
1. A DC voltage detecting circuit for detecting that a positive DC voltage is higher than a predetermined level and a negative DC voltage is lower than a predetermined level, wherein the detected DC voltage is applied to a base. Grounded-type first transistor having the same conductivity type as the first transistor
Together with a second transistor grounded base type DC voltage detection is applied to the emitter, the second transistor
And the conductive type are opposite in polarity, and the base is
A third transistor of a common-collector type connected to the collector of the transistor, wherein the collector of the first transistor is connected to the emitter of the third transistor ;
The collector of the first transistor and the third transistor
DC voltage detection circuit that obtains the detection output from the connection point with the emitter .
JP3023337A 1991-02-18 1991-02-18 DC voltage detection circuit Expired - Lifetime JP2584350B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3023337A JP2584350B2 (en) 1991-02-18 1991-02-18 DC voltage detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3023337A JP2584350B2 (en) 1991-02-18 1991-02-18 DC voltage detection circuit

Publications (2)

Publication Number Publication Date
JPH04262607A JPH04262607A (en) 1992-09-18
JP2584350B2 true JP2584350B2 (en) 1997-02-26

Family

ID=12107777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3023337A Expired - Lifetime JP2584350B2 (en) 1991-02-18 1991-02-18 DC voltage detection circuit

Country Status (1)

Country Link
JP (1) JP2584350B2 (en)

Also Published As

Publication number Publication date
JPH04262607A (en) 1992-09-18

Similar Documents

Publication Publication Date Title
US4549147A (en) Load impedance detector for audio power amplifiers
US4258406A (en) Protecting circuit
JP2584350B2 (en) DC voltage detection circuit
JP2000022451A (en) Signal processing circuit device
JPH0241931Y2 (en)
JP3267721B2 (en) Piezoelectric buzzer
JP3682122B2 (en) Full-wave rectifier circuit
JPS6012393Y2 (en) speaker protection circuit
JP3265637B2 (en) Fan motor drive control circuit
JPS5914820Y2 (en) power circuit
JPH0210664Y2 (en)
JP3249254B2 (en) Integrated amplifier
JPH0117848Y2 (en)
JPS6211811B2 (en)
JPS6342593Y2 (en)
JPS6325768Y2 (en)
JPS58501929A (en) Amplifiers suitable for low supply voltage operation
JPH0215380Y2 (en)
JPS6223136Y2 (en)
JPS5921109A (en) Power amplifier having constant output characteristic
JPH06188640A (en) Amplifier circuit and ic using thereof
JPH0215381Y2 (en)
JPH0753297Y2 (en) Differential amplifier circuit
JP2643659B2 (en) Step-down circuit
JPH05327368A (en) Amplifier circuit