JP2581299B2 - Method for manufacturing semiconductor device having bump electrode - Google Patents

Method for manufacturing semiconductor device having bump electrode

Info

Publication number
JP2581299B2
JP2581299B2 JP2283146A JP28314690A JP2581299B2 JP 2581299 B2 JP2581299 B2 JP 2581299B2 JP 2283146 A JP2283146 A JP 2283146A JP 28314690 A JP28314690 A JP 28314690A JP 2581299 B2 JP2581299 B2 JP 2581299B2
Authority
JP
Japan
Prior art keywords
bump electrode
metal film
plating
film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2283146A
Other languages
Japanese (ja)
Other versions
JPH04157728A (en
Inventor
晋 村島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2283146A priority Critical patent/JP2581299B2/en
Publication of JPH04157728A publication Critical patent/JPH04157728A/en
Application granted granted Critical
Publication of JP2581299B2 publication Critical patent/JP2581299B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体基板上に配置された突起状のバンプ電
極を有する半導体装置の製造方法に関する。
Description: TECHNICAL FIELD The present invention relates to a method for manufacturing a semiconductor device having a protruding bump electrode disposed on a semiconductor substrate.

[従来の技術] 例えば、ハイブリッド型赤外線センサは、半導体基板
状に赤外線検出素子が配設された光電変換用半導体チッ
プと、出力信号を処理する信号処理回路が形成されたシ
リコンIC半導体チップとを組み合わせることにより製造
されている。このような半導体チップを電気的及び機械
的に接続する場合は、一般的に、双方の半導体チップに
インジウム等の軟質金属からなる突起状のバンプ電極を
形成し、このバンプ電極を相互に目合わせして熱圧着す
る方法がある。
[Prior Art] For example, a hybrid infrared sensor includes a semiconductor chip for photoelectric conversion in which an infrared detecting element is provided on a semiconductor substrate, and a silicon IC semiconductor chip on which a signal processing circuit for processing an output signal is formed. Manufactured by combining. When such a semiconductor chip is electrically and mechanically connected, generally, a bump-shaped bump electrode made of a soft metal such as indium is formed on both semiconductor chips, and the bump electrodes are aligned with each other. Thermocompression bonding.

第3図は従来のバンプ電極を有する半導体装置の製造
方法を工程順に示す断面図である。
FIG. 3 is a sectional view showing a conventional method of manufacturing a semiconductor device having bump electrodes in the order of steps.

先ず、第3図(a)に示すように、半導体基板21上に
絶縁膜27を形成した後、バンプ電極形成予定領域22の絶
縁膜27に開口部を設ける。次いで、この開口部内の半導
体基板21の表面に高濃度n型層28を形成し、この高濃度
n型層28上及びその近傍の絶縁膜27上にオーミック電極
23を選択的に形成する。
First, as shown in FIG. 3A, after an insulating film 27 is formed on a semiconductor substrate 21, an opening is provided in the insulating film 27 in a region 22 where a bump electrode is to be formed. Next, a high-concentration n-type layer 28 is formed on the surface of the semiconductor substrate 21 in the opening, and an ohmic electrode is formed on the high-concentration n-type layer 28 and the insulating film 27 in the vicinity thereof.
23 is selectively formed.

次に、第3図(b)に示すように、全面にメッキ下地
金属膜24を被着する。このメッキ下地金属膜24はメッキ
下地として使用すると共に、メッキ電流の供給用配線と
して使用するものである。
Next, as shown in FIG. 3 (b), a plating base metal film 24 is deposited on the entire surface. The plating base metal film 24 is used not only as a plating base but also as a wiring for supplying a plating current.

次に、第3図(c)に示すように、バンプ電極形成予
定領域22に開口部を有するフォトレジスト膜25をメッキ
下地金属膜24上に形成する。次いで、メッキ下地金属膜
24を陰極とし、フォトレジスト膜25をマスクとしてメッ
キ成長させ、バンプ電極形成予定領域22のメッキ下地金
属膜24上にバンプ電極26を選択的に形成する。
Next, as shown in FIG. 3 (c), a photoresist film 25 having an opening in the region 22 where a bump electrode is to be formed is formed on the metal substrate 24 for plating. Then, plating metal film
The bump electrode 26 is selectively formed on the plating base metal film 24 in the bump electrode formation region 22 by using the photoresist film 25 as a mask and the photoresist film 25 as a mask.

次に、第3図(d)に示すように、フォトレジスト膜
25を除去する。
Next, as shown in FIG.
Remove 25.

その後、第3図(e)に示すように、フォトレジスト
膜25を除去した後、バンプ電極26をマスクとするエッチ
ングによってメッキ下地金属膜24を選択的に除去して各
素子間を電気的に切り離すことにより、バンプ電極を有
する半導体装置を製造することができる。
Thereafter, as shown in FIG. 3 (e), after removing the photoresist film 25, the plating underlying metal film 24 is selectively removed by etching using the bump electrode 26 as a mask to electrically connect the elements. By separating, a semiconductor device having a bump electrode can be manufactured.

このようなバンプ電極を有する半導体装置の製造方法
によれば、5μm以上の厚さを必要とするバンプ電極26
を容易に形成することができる。
According to the method of manufacturing a semiconductor device having such a bump electrode, the bump electrode 26 having a thickness of 5 μm or more is required.
Can be easily formed.

[発明が解決しようとする課題] しかしながら、上述した従来のバンプ電極を有する半
導体装置の製造方法では、メッキ下地金属膜24を除去す
る工程において以下に示すような問題点がある。即ち、
バンプ電極26をマスクとしてメッキ下地金属膜24をエッ
チングする際に、バンプ電極26自体も若干エッチングさ
れてしまう。また、バンプ電極26の直下域のメッキ下地
金属膜24がその周囲から侵食されてバンプ電極26の接続
強度が低下してしまう。更に、絶縁膜27も若干エッチン
グされ、半導体装置の素子特性が劣化してしまう。これ
により、バンプ電極を有する半導体装置の良品率及び信
頼性が低下するという問題点がある。
[Problems to be Solved by the Invention] However, the above-described conventional method for manufacturing a semiconductor device having a bump electrode has the following problems in the step of removing the plating base metal film 24. That is,
When the base metal film 24 is etched using the bump electrode 26 as a mask, the bump electrode 26 itself is slightly etched. In addition, the plating base metal film 24 immediately below the bump electrode 26 is eroded from the periphery thereof, and the connection strength of the bump electrode 26 is reduced. Further, the insulating film 27 is also slightly etched, and the element characteristics of the semiconductor device deteriorate. As a result, there is a problem that the yield rate and reliability of the semiconductor device having the bump electrode are reduced.

本発明はかかる問題点に鑑みてなされたものであっ
て、信頼性が高いバンプ電極を有する半導体装置を高い
良品率で製造することができるバンプ電極を有する半導
体装置の製造方法を提供することを目的とする。
The present invention has been made in view of such a problem, and an object of the present invention is to provide a method of manufacturing a semiconductor device having a bump electrode, which can manufacture a semiconductor device having a highly reliable bump electrode at a high yield rate. Aim.

[課題を解決するための手段] 本発明に係るバンプ電極を有する半導体装置の製造方
法は、集積回路が形成された半導体基板上にそのバンプ
電極形成予定領域を含む領域に開口部を有する第1のフ
ォトレジスト膜を形成する工程と、全面にメッキ下地用
の金属膜を被着した後前記第1のフォトレジスト膜を溶
解して除去することによりこの第1のフォトレジスト膜
上の前記金属膜を除去する工程と、前記半導体基板上に
前記バンプ電極形成予定領域に開口部を有する第2のフ
ォトレジスト膜を形成する工程と、前記集積回路を駆動
させて前記バンプ電極形成予定領域に残存した前記金属
膜にメッキ電流を供給することによりこの金属膜上にバ
ンプ電極を積層形成する工程とを有することを特徴とす
る。
[Means for Solving the Problems] A method of manufacturing a semiconductor device having a bump electrode according to the present invention is directed to a method of manufacturing a semiconductor device having an integrated circuit formed on a semiconductor substrate having an opening in a region including a region where a bump electrode is to be formed. Forming a photoresist film, and dissolving and removing the first photoresist film after depositing a metal film for plating underlayer on the entire surface, thereby forming the metal film on the first photoresist film. Removing, a step of forming a second photoresist film having an opening in the area where the bump electrode is to be formed on the semiconductor substrate, and driving the integrated circuit to remain in the area where the bump electrode is to be formed Supplying a plating current to the metal film to form a bump electrode on the metal film.

[作用] 本発明において、半導体基板上にそのバンプ電極形成
予定領域を含む領域に開口部を有する第1のフォトレジ
スト膜を形成し、全面にメッキ下地用の金属膜を被着し
た後、所謂リフトオフ法によって前記第1のフォトレジ
スト膜を溶解して除去することにより、この第1のフォ
トレジスト膜上の前記金属膜を除去する。これにより、
前記バンプ電極形成予定領域の前記半導体基板上にメッ
キ下地用の前記金属膜を残存させる。その後、前記半導
体基板上に前記バンプ電極形成予定領域に開口部を有す
る第2のフォトレジスト膜を形成した後、前記集積回路
を駆動させて前記バンプ電極形成予定領域に残存した前
記金属膜にメッキ電流を供給する。これにより、前記第
2のフォトレジスト膜の前記開口部内の金属膜上にバン
プ電極を積層形成することができる。
[Operation] In the present invention, a first photoresist film having an opening in a region including a region where a bump electrode is to be formed is formed on a semiconductor substrate, and a metal film for plating underlayer is coated on the entire surface, so-called, By dissolving and removing the first photoresist film by a lift-off method, the metal film on the first photoresist film is removed. This allows
The metal film for plating underlayer is left on the semiconductor substrate in the region where the bump electrode is to be formed. Then, after forming a second photoresist film having an opening in the bump electrode formation planned region on the semiconductor substrate, the integrated circuit is driven to plate the metal film remaining in the bump electrode formation region. Supply current. Thereby, a bump electrode can be formed on the metal film in the opening of the second photoresist film.

本発明によれば、半導体基板の集積回路を駆動させて
メッキ下地用の金属膜にメッキ電流を供給するため、こ
の金属膜は予め相互に分離して形成することができる。
このため、前記金属膜を陰極としたメッキ処理により前
記金属上にバンプ電極を形成した後、従来とは異なっ
て、不要のメッキ下地用金属膜をエッチングする必要が
ない。従って、メッキ下地用金属膜のエッチングに伴う
従来の問題点、即ち不要のメッキ下地用金属膜を除去す
る際にバンプ電極がエッチングされたり、バンプ電極の
直下域のメッキ下地用金属膜が侵食されてバンプ電極の
接続強度が低下したり、絶縁膜がエッチングされたりす
ることを防止でき、信頼性が高いバンプ電極を有する半
導体装置を高い良品率で製造することができる。
According to the present invention, an integrated circuit on a semiconductor substrate is driven to supply a plating current to a metal film used as a base for plating. Therefore, the metal films can be formed separately from each other in advance.
For this reason, after the bump electrode is formed on the metal by plating using the metal film as a cathode, there is no need to etch an unnecessary metal film for plating base unlike the conventional case. Therefore, the conventional problem associated with the etching of the plating base metal film, that is, the bump electrode is etched when the unnecessary plating base metal film is removed, or the plating base metal film immediately below the bump electrode is eroded. As a result, it is possible to prevent the connection strength of the bump electrode from being lowered and prevent the insulating film from being etched, and to manufacture a semiconductor device having a highly reliable bump electrode at a high yield rate.

また、本発明においては、集積回路の駆動方法に応じ
て、メッキ下地用金属膜にメッキ電流を供給する時間を
適切に変化させることができるので、所謂パルスメッキ
法によりバンプ電極を形成することができる。このパル
スメッキ法によれば、バンプ電極はその粒子を微細化す
ることができ、その欠陥密度を小さくすることができる
と共に、不純物の混入を低減することができる。これに
より、バンプ電極を有する半導体装置の信頼性を更に高
めることができる。
Further, in the present invention, the time for supplying the plating current to the plating base metal film can be appropriately changed according to the driving method of the integrated circuit. Therefore, it is possible to form the bump electrode by a so-called pulse plating method. it can. According to this pulse plating method, the bump electrode can be made finer in its particle, its defect density can be reduced, and contamination of impurities can be reduced. Thereby, the reliability of the semiconductor device having the bump electrode can be further improved.

[実施例] 次に、本発明の実施例について添付の図面を参照して
説明する。
Example Next, an example of the present invention will be described with reference to the accompanying drawings.

第1図は本発明の第1の実施例に係るバンプ電極を有
する半導体装置の製造方法を工程順に示す断面図、第2
図はその半導体基板に形成される信号処理回路の一例を
示す回路図である。なお、本実施例はバンプ電極の構成
金属としてインジウムを使用したものである。
FIG. 1 is a sectional view showing a method of manufacturing a semiconductor device having a bump electrode according to a first embodiment of the present invention in the order of steps.
The figure is a circuit diagram showing an example of a signal processing circuit formed on the semiconductor substrate. In this embodiment, indium is used as a constituent metal of the bump electrode.

先ず、第1図(a)に示すように、p型のシリコンか
らなる半導体基板1上に絶縁膜5を形成した後、バンプ
電極形成予定領域2及びメッキ電流供給電極形成予定領
域の絶縁膜5に開口部を設ける。次に、バンプ電極形成
予定領域2の半導体基板1の表面に高濃度n型層4を形
成した後、バンプ電極形成予定領域2及びメッキ電流供
給電極形成予定領域の半導体基板1上に夫々アルミニウ
ム等からなる信号入力電極11豊びメッキ電流供給電極15
をパターン形成する。次いで、バンプ電極形成予定領域
2及びメッキ電流供給電極15の形成領域に開口部を有す
るフォトレジスト膜3を絶縁膜5上にパターン形成す
る。
First, as shown in FIG. 1 (a), after an insulating film 5 is formed on a semiconductor substrate 1 made of p-type silicon, an insulating film 5 in a region 2 where a bump electrode is to be formed and a region where a plating current supply electrode is to be formed. Is provided with an opening. Next, after the high concentration n-type layer 4 is formed on the surface of the semiconductor substrate 1 in the bump electrode formation scheduled area 2, aluminum or the like is respectively formed on the bump electrode formation scheduled area 2 and the plating current supply electrode formation scheduled area on the semiconductor substrate 1. Signal input electrode 11 consisting of plating current supply electrode 15
Is patterned. Next, a photoresist film 3 having an opening in the region 2 where the bump electrode is to be formed and the region where the plating current supply electrode 15 is to be formed is patterned on the insulating film 5.

信号入力電極11は光電変換用半導体チップ(図示せ
ず)から供給される信号が入力されるようになってお
り、半導体基板1には信号入力電極11を含む所定の信号
処理回路が設けられた複数の信号処理用半導体チップが
形成されていて、この信号処理回路において光電変換用
半導体チップからの信号が処理される。
A signal supplied from a photoelectric conversion semiconductor chip (not shown) is input to the signal input electrode 11, and a predetermined signal processing circuit including the signal input electrode 11 is provided on the semiconductor substrate 1. A plurality of signal processing semiconductor chips are formed, and a signal from the photoelectric conversion semiconductor chip is processed in the signal processing circuit.

前述の信号処理回路は、例えば第2図に示すように構
成されている。即ち、夫々信号入力電極11に接続された
複数個の赤外線センサ20が行列状に配置され、その複数
の列ラインはデコーダ16に接続され、複数の行ラインは
シフトレジスタ17に接続されている。デコーダ16及びシ
フトレジスタ17は夫々複数の信号処理回路駆動用電極12
からパルス信号を入力し、このパルス信号に応じて複数
のセル群から所定の列及び行のセルを選択するようにな
っている。信号入力電極11は前記セルと赤外線センサ20
との間に設けられている。キャパシタ18はシフトレジス
タ17と前記セル群とを接続する各行ラインに設けられて
いて、赤外線センサ20に入射する赤外線の量に応じて電
荷を蓄積する。信号出力アンプ19はキャパシタ18に蓄え
られた電荷を電圧として外部に信号を出力する。リセッ
ト電圧入力端子14はキャパシタ18及び前記セルを介して
信号入力電極11に接続されている。このリセット電圧入
力端子14は第1図のメッキ供給用電極15として使用す
る。
The above-described signal processing circuit is configured, for example, as shown in FIG. That is, a plurality of infrared sensors 20 respectively connected to the signal input electrodes 11 are arranged in a matrix, a plurality of column lines are connected to the decoder 16, and a plurality of row lines are connected to the shift register 17. The decoder 16 and the shift register 17 are each provided with a plurality of signal processing circuit driving electrodes 12.
, And a cell in a predetermined column and row is selected from a plurality of cell groups according to the pulse signal. The signal input electrode 11 is connected to the cell and the infrared sensor 20.
And is provided between them. The capacitor 18 is provided in each row line connecting the shift register 17 and the cell group, and accumulates electric charge in accordance with the amount of infrared light incident on the infrared sensor 20. The signal output amplifier 19 outputs a signal to the outside by using the charge stored in the capacitor 18 as a voltage. The reset voltage input terminal 14 is connected to the signal input electrode 11 via the capacitor 18 and the cell. This reset voltage input terminal 14 is used as the plating supply electrode 15 in FIG.

次に、第1図(b)に示すように、全面に金属膜6を
蒸着する。この金属膜6は信号入力電極11及び絶縁膜5
に強固に被着するものであれば良く、本実施例において
は、例えばクロム膜、チタン膜又はこれらの膜と銅膜若
しくは金膜等との積層膜を使用できる。なお、金属膜6
はフォトレジスト膜3が設けられているため、このフォ
トレジスト膜上の部分とその他の部分と間に段差が生
じ、この段差により分離される。
Next, as shown in FIG. 1B, a metal film 6 is deposited on the entire surface. This metal film 6 is used for the signal input electrode 11 and the insulating film 5.
In this embodiment, for example, a chromium film, a titanium film, or a laminated film of such a film and a copper film or a gold film can be used. The metal film 6
Since the photoresist film 3 is provided, a step is generated between the portion on the photoresist film and other portions, and the step is separated by the step.

次に、第1図(c)に示すように、所謂リフトオフ法
によってフォトレジスト膜3を溶解して除去することに
より、このフォトレジスト膜3上に成膜された金属膜6
を除去する。これにより、バンプ電極形成予定領域2の
信号入力電極11上にメッキ下地金属膜7をパターン形成
すると共に、メッキ電流供給電極15上及びその近傍の絶
縁膜5上に電極端子13をパターン形成する。
Next, as shown in FIG. 1 (c), by dissolving and removing the photoresist film 3 by a so-called lift-off method, the metal film 6 formed on the photoresist film 3 is removed.
Is removed. Thus, the plating base metal film 7 is patterned on the signal input electrode 11 in the bump electrode formation planned area 2, and the electrode terminals 13 are patterned on the plating current supply electrode 15 and the insulating film 5 in the vicinity thereof.

次に、第1図(d)に示すように、バンプ電極形成予
定領域2(メッキ下地金属膜7上)に開口部を有するフ
ォトレジスト膜8を絶縁膜5上に形成する。次いで、第
2図の信号処理回路駆動用電極12に所定のパルス信号を
入力することにより、デコーダ16は全ての列を選択する
と共に、シフトレジスタ17はハイレベルのデータパルス
信号を入力しつつクロックパルス信号を入力して全ての
行を選択する。これにより、全ての信号入力端子11を導
通状態にする。次いで、電極端子13及びメッキ電流供給
電極15を介して全てのメッキ下地金属膜7にメッキ電流
を供給する。そして、このメッキ下地金属膜7を陰極と
し、フォトレジスト膜8をマスクとしてインジウムをメ
ッキ成長させ、メッキ下地金属膜7上にインジウムから
なるバンプ電極(インジウムバンプ)9を形成する。
Next, as shown in FIG. 1D, a photoresist film 8 having an opening in the bump electrode formation planned area 2 (on the plating base metal film 7) is formed on the insulating film 5. Next, by inputting a predetermined pulse signal to the signal processing circuit driving electrode 12 shown in FIG. 2, the decoder 16 selects all the columns, and the shift register 17 inputs a high-level data pulse signal while inputting a clock signal. Input a pulse signal and select all rows. Thereby, all the signal input terminals 11 are turned on. Next, a plating current is supplied to all the plating base metal films 7 via the electrode terminals 13 and the plating current supply electrode 15. Then, indium is plated and grown using the plating base metal film 7 as a cathode and the photoresist film 8 as a mask, and a bump electrode (indium bump) 9 made of indium is formed on the plating base metal film 7.

その後、第1図(e)に示すように、フォトレジスト
膜8を除去することにより、バンプ電極を有する半導体
装置を製造することができる。
Thereafter, as shown in FIG. 1E, by removing the photoresist film 8, a semiconductor device having a bump electrode can be manufactured.

本実施例においては、従来の方法とは異なって、メッ
キ処理後、メッキ下地金属膜7をエッチング除去する工
程を有していない。即ち、従来の方法では半導体基板上
に配列された全てバンプ電極形成予定領域のメッキ下地
金属膜にメッキ電流を供給するためにメッキ下地金属膜
を共通電極、即ち連続膜として形成している。このた
め、メッキ処理後、エッチングによりメッキ下地金属膜
をパターニングする必要がある。しかしながら、本実施
例方法では、リフトオフ法により各メッキ下地金属膜7
を分離して形成した後、半導体基板に形成した集積回路
を使用して各メッキ下地金属膜7にメッキ電流を供給す
る。このため、本実施例によれば、従来のように不要の
メッキ下地金属膜を除去する際にバンプ電極がエッチン
グされたり、バンプ電極の直下域のメッキ下地金属膜が
侵食されてバンプ電極の接続強度が低下したり、絶縁膜
がエッチングされたりすることを防止できる。従って、
信頼性が高いバンプ電極を有する半導体装置を高い良品
率で製造することができる。
In this embodiment, unlike the conventional method, there is no step of etching and removing the plating base metal film 7 after plating. That is, in the conventional method, the plating base metal film is formed as a common electrode, that is, a continuous film, in order to supply a plating current to the plating base metal film in all the bump electrode formation regions arranged on the semiconductor substrate. For this reason, after the plating process, it is necessary to pattern the underlying metal film by etching. However, in the method of the present embodiment, each plating base metal film 7 is formed by a lift-off method.
Are formed separately, and a plating current is supplied to each plating base metal film 7 using an integrated circuit formed on the semiconductor substrate. For this reason, according to the present embodiment, the bump electrode is etched when the unnecessary plating base metal film is removed unlike the related art, or the plating base metal film immediately below the bump electrode is eroded to connect the bump electrode. It is possible to prevent the strength from decreasing and the insulating film from being etched. Therefore,
A semiconductor device having a highly reliable bump electrode can be manufactured at a high yield rate.

また、本実施例においては、デコーダ16及びシフトレ
ジスタ17を夫々例えば1列及び1行づつ選択する等して
信号処理回路の駆動方法を変えることにより、メッキ下
地金属膜7の電気的な接続状態を連続的ではなく間欠的
にすることもできる。このため、メッキ下地金属膜7に
メッキ電流を供給する時間を適切に変化させることもで
きるので、所謂パルスメッキ法によりバンプ電極9を形
成することができる。このパルスメッキ法によれば、バ
ンプ電極9はその粒子を微細化することができ、その欠
陥密度を小さくすることができると共に、不純物の混入
を低減することができる。これにより、バンプ電極を有
する半導体装置の信頼性を更に高めることができる。
Further, in the present embodiment, the driving method of the signal processing circuit is changed by, for example, selecting the decoder 16 and the shift register 17 one by one and one row, respectively, so that the electrical connection state of the plating base metal film 7 is changed. Can be intermittent rather than continuous. Therefore, the time for supplying the plating current to the plating base metal film 7 can be appropriately changed, so that the bump electrodes 9 can be formed by a so-called pulse plating method. According to this pulse plating method, the bump electrode 9 can have its particles finer, its defect density can be reduced, and its contamination with impurities can be reduced. Thereby, the reliability of the semiconductor device having the bump electrode can be further improved.

なお、上記実施例においては、半導体基板1としてシ
リコンからなるものを使用し、バンプ電極9としてイン
ジウムからなるものを使用した例を示したが、本発明に
おいては、半導体基板としては砒素化ガリウム又はイン
ジウムアンチモン等からなる通常の半導体基板を使用で
き、バンプ電極としてはアンチモン、ビスマス、鉛、錫
及び亜鉛等の軟質金属又はこれらと銅若しくは金等とを
積層したものを使用することができる。
In the above embodiment, the semiconductor substrate 1 is made of silicon, and the bump electrode 9 is made of indium. However, in the present invention, the semiconductor substrate is made of gallium arsenide or A normal semiconductor substrate made of indium antimony or the like can be used, and a soft metal such as antimony, bismuth, lead, tin and zinc, or a laminate of these with copper or gold can be used as the bump electrode.

[発明の効果] 以上説明したように本発明によれば、半導体基板の集
積回路を駆動させてメッキ下地用の金属膜にメッキ電流
を供給するから、この金属膜は予め分離して形成するこ
とができる。このため、前記金属膜を陰極としたメッキ
処理により前記金属膜上にバンプ電極を形成した後、前
記金属膜をエッチングする必要はない。従って、メッキ
下地用金属膜のエッチングに伴う従来の問題点を解決す
ることができ、信頼性が高いバンプ電極を有する半導体
装置を高い良品率で製造することができる。
[Effects of the Invention] As described above, according to the present invention, an integrated circuit of a semiconductor substrate is driven to supply a plating current to a metal film for plating underlayer. Can be. Therefore, it is not necessary to etch the metal film after forming a bump electrode on the metal film by plating using the metal film as a cathode. Therefore, the conventional problems associated with the etching of the plating base metal film can be solved, and a semiconductor device having a highly reliable bump electrode can be manufactured at a high yield rate.

また、本発明においては、集積回路の駆動方法に応じ
て、メッキ下地用の金属膜にメッキ電流を供給する時間
を適切に変化させることができるので、所謂パルスメッ
キ法によりバンプ電極を形成することができ、これによ
りバンプ電極を有する半導体装置の信頼性を更に高める
ことができるという効果も奏する。
Further, in the present invention, the time for supplying the plating current to the metal film for the base of plating can be appropriately changed according to the driving method of the integrated circuit. Therefore, the bump electrode is formed by a so-called pulse plating method. Accordingly, there is an effect that the reliability of the semiconductor device having the bump electrode can be further improved.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の第1の実施例に係るバンプ電極を有す
る半導体装置の製造方法を工程順に示す断面図、第2図
はその半導体基板に形成される信号処理回路の一例を示
す回路図、第3図は従来のバンプ電極を有する半導体装
置の製造方法を工程順に示す断面図である。 1,21;半導体基板、2,22;バンプ電極形成予定領域、3,8,
25;フォトレジスト膜、4,28;高濃度n型層、5,27;絶縁
膜、6;金属膜、7,24;メッキ下地金属膜、9,26;バンプ電
極、11;信号入力電極、12;信号処理回路駆動用電極、1
3;電極端子、14;リセット電極入力端子、15;メッキ電流
供給用電極、16;デコーダ、17;シフトレジスタ、18;キ
ャパシタ、19;信号出力アンプ、20;赤外線センサ、23;
オーミック電極
FIG. 1 is a sectional view showing a method of manufacturing a semiconductor device having bump electrodes according to a first embodiment of the present invention in the order of steps, and FIG. 2 is a circuit diagram showing an example of a signal processing circuit formed on the semiconductor substrate. FIG. 3 is a sectional view showing a conventional method for manufacturing a semiconductor device having bump electrodes in the order of steps. 1,21; semiconductor substrate, 2,22; bump electrode formation planned area, 3,8,
25; photoresist film, 4, 28; high-concentration n-type layer, 5, 27; insulating film, 6; metal film, 7, 24; plating base metal film, 9, 26; bump electrode, 11; signal input electrode, 12; signal processing circuit driving electrode, 1
3; electrode terminal, 14; reset electrode input terminal, 15; plating current supply electrode, 16; decoder, 17; shift register, 18; capacitor, 19; signal output amplifier, 20; infrared sensor, 23;
Ohmic electrode

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】集積回路が形成された半導体基板上にその
バンプ電極形成予定領域を含む領域に開口部を有する第
1のフォトレジスト膜を形成する工程と、全面にメッキ
下地用の金属膜を被着した後前記第1のフォトレジスト
膜を溶解して除去することによりこの第1のフォトレジ
スト膜上の前記金属膜を除去する工程と、前記半導体基
板上に前記バンプ電極形成予定領域に開口部を有する第
2のフォトレジスト膜を形成する工程と、前記集積回路
を駆動させて前記バンプ電極形成予定領域に残存した前
記金属膜にメッキ電流を供給することによりこの金属膜
上にバンプ電極を積層形成する工程とを有することを特
徴とするバンプ電極を有する半導体装置の製造方法。
A step of forming a first photoresist film having an opening in a region including a region where a bump electrode is to be formed on a semiconductor substrate on which an integrated circuit is formed; Removing the metal film on the first photoresist film by dissolving and removing the first photoresist film after the deposition, and opening the bump electrode formation region on the semiconductor substrate. Forming a second photoresist film having a portion, and supplying a plating current to the metal film remaining in the bump electrode formation scheduled region by driving the integrated circuit, thereby forming a bump electrode on the metal film. A method of manufacturing a semiconductor device having a bump electrode.
【請求項2】前記バンプ電極はパルスメッキ法により形
成することを特徴とする請求項1に記載のバンプ電極を
有する半導体装置の製造方法。
2. The method according to claim 1, wherein the bump electrodes are formed by a pulse plating method.
JP2283146A 1990-10-19 1990-10-19 Method for manufacturing semiconductor device having bump electrode Expired - Lifetime JP2581299B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2283146A JP2581299B2 (en) 1990-10-19 1990-10-19 Method for manufacturing semiconductor device having bump electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2283146A JP2581299B2 (en) 1990-10-19 1990-10-19 Method for manufacturing semiconductor device having bump electrode

Publications (2)

Publication Number Publication Date
JPH04157728A JPH04157728A (en) 1992-05-29
JP2581299B2 true JP2581299B2 (en) 1997-02-12

Family

ID=17661816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2283146A Expired - Lifetime JP2581299B2 (en) 1990-10-19 1990-10-19 Method for manufacturing semiconductor device having bump electrode

Country Status (1)

Country Link
JP (1) JP2581299B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5394461B2 (en) * 2011-06-28 2014-01-22 シャープ株式会社 Method for manufacturing optical semiconductor element
TWI587540B (en) * 2016-05-18 2017-06-11 茂迪股份有限公司 Method of performing plating process on transparent conductive film for solar cells

Also Published As

Publication number Publication date
JPH04157728A (en) 1992-05-29

Similar Documents

Publication Publication Date Title
KR100505894B1 (en) Fabricating method of cmos image sensor protecting low temperature oxide delamination
US20030186487A1 (en) Method for producing a semiconductor wafer, semiconductor chip, and intermediate semiconductor product
US4197633A (en) Hybrid mosaic IR/CCD focal plane
US4286278A (en) Hybrid mosaic IR/CCD focal plane
US7368380B2 (en) Method of manufacturing semiconductor device
JP2581299B2 (en) Method for manufacturing semiconductor device having bump electrode
US5384267A (en) Method of forming infrared detector by hydrogen plasma etching to form refractory metal interconnects
US4803375A (en) Image sensors and methods of manufacturing same including semiconductor layer over entire substrate surface
JPS60217646A (en) Manufacture of bump electrode type semiconductor device
EP1003209A1 (en) Process for manufacturing semiconductor device
US6583506B1 (en) Semiconductor device
JP2001044414A (en) Semiconductor device
JP2581258B2 (en) Method of forming bump electrode
JP3370663B2 (en) Semiconductor radiation detecting element array and method of forming solder bump
JPH0638417B2 (en) Semiconductor device
JP2754969B2 (en) Semiconductor device having bump formation region
JP3298570B2 (en) Method for manufacturing semiconductor device
JPH0715908B2 (en) Method of forming bump electrode
KR100614459B1 (en) method for fabricating array substrate for liquid crystal display device
EP0396276A2 (en) Method of manufacturing semiconductor device
JPH065609A (en) Bump forming method
JP2591125B2 (en) Thermal head
JPH05267392A (en) Multilayer interconnection board
JPH04278542A (en) Semiconductor device and manufacture thereof
JPH0974096A (en) Formation of terminal electrode for solder bump mounting