JP2581007B2 - Cpu固定システム - Google Patents

Cpu固定システム

Info

Publication number
JP2581007B2
JP2581007B2 JP6119297A JP11929794A JP2581007B2 JP 2581007 B2 JP2581007 B2 JP 2581007B2 JP 6119297 A JP6119297 A JP 6119297A JP 11929794 A JP11929794 A JP 11929794A JP 2581007 B2 JP2581007 B2 JP 2581007B2
Authority
JP
Japan
Prior art keywords
cpu
job
fixed
fixing
executed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6119297A
Other languages
English (en)
Other versions
JPH07325791A (ja
Inventor
正純 川名部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6119297A priority Critical patent/JP2581007B2/ja
Publication of JPH07325791A publication Critical patent/JPH07325791A/ja
Application granted granted Critical
Publication of JP2581007B2 publication Critical patent/JP2581007B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は密結合マルチプロセッサ
システムにおけるCPU固定システムに関する。
【0002】
【従来の技術】特開平4−283849号公報記載の技
術は、複数のマルチプロセッサと複数階層からなるキャ
ッシュを組み合わせて複数のミニクラスタを構成し、ス
レッドと実行プロセッサとの関係を記録するプロセステ
ーブルと各プロセッサとミニクラスタとの関係を記録す
るキャッシュ構成テーブルを配し、さらに各プロセッサ
毎にジョブキューを用意するように構成したマルチプロ
セッサシステムであり、アイドル状態のプロセッサから
デキューされたスレッドと同一タスクで実行中のスレッ
ドがある場合には、このスレッドを同一のミニクラスタ
のプロセッサの内のジョブキュー最短のプロセッサで実
行するようにしたものである。
【0003】
【発明が解決しようとする課題】この従来の技術は、同
一タスクに属するスレッドが復帰時に同一のミニクラス
タで実行されるようにスケジューリングし、キャッシュ
の効果を損なわないようにする、すなわちプロセスマイ
グレーションを防ぐ技術である。
【0004】しかしながら、この従来の技術において
は、スレッドの実行途中に意識的に異なる特性のプロセ
ッサに遷移することは実現されていない。
【0005】本発明の目的は、複数の異なる特性のCP
Uを備える密結合マルチプロセッサシステムにおける効
率的なシステム運用を実現することにある。
【0006】本発明の他の目的は、密結合マルチプロセ
ッサシステムにおけるCPU間の負荷を均等化し、シス
テム全体のスループットを向上させることにある。
【0007】さらに本発明の他の目的は、ジョブ開始時
に該ジョブを実行するCPU番号を選択することがで
き、さらに該ジョブの実行中に該CPU番号を変更する
ことができるCPU固定システムを提供することにあ
る。
【0008】
【課題を解決するための手段】本発明の第1のCPU固
定システムは、複数のCPUから構成される密結合マル
チプロセッサシステムにおいて、ジョブの実行途中に実
行するCPUを変更するCPU固定システムであって、
ジョブの開始時に、ユーザに指定された該ジョブを実行
するCPU番号を固定CPU番号格納領域に格納する固
定CPU番号格納手段と、空き状態のCPU発生時に、
実行待ち状態のジョブのキューからCPU割り当て候補
のジョブを選択するCPU割り当てジョブ選択手段と、
このCPU割り当てジョブ選択手段が選択したCPU割
り当て候補のジョブの前記固定CPU番号格納手段が格
納した前記固定CPU番号格納領域の値と、空き状態の
CPUの番号が一致している場合、または該ジョブに実
行するCPUが指定されていない場合に、該ジョブに空
き状態のCPUを割り当てるCPU割り当て手段と、ジ
ョブ実行中に、該ジョブの前記固定CPU番号格納手段
が格納した前記固定CPU番号格納領域の値をオペレー
タコマンドで指定されたCPU番号に変更する固定CP
U番号再設定手段と、該ジョブを実行中のCPUから解
放し、実行待ち状態のジョブのキューにつなぐCPU再
割り当て手段とから構成されている。
【0009】本発明の第2のCPU固定システムは、複
数のCPUから構成される密結合マルチプロセッサシス
テムにおいて、ジョブの実行途中に実行するCPUを変
更するCPU固定システムであって、ジョブ単位に存在
し、それぞれのジョブについてCPUの固定を行うか否
かを表すCPU固定フラグと、ジョブの開始時に、ユー
ザがCPUの固定を指示した時に、該ジョブの前記CP
U固定フラグをオンにし、CPUの固定が指示されなか
った時には、前記CPU固定フラグをオフにするCPU
固定フラグ設定手段と、ジョブ単位に存在し、それぞれ
のジョブがCPU固定の対象の場合に、どのCPUに固
定するかのCPU番号を格納する固定CPU番号格納領
域と、前記CPU固定フラグ設定手段から制御を渡さ
れ、ユーザが該ジョブのCPUの固定を指示した時に、
該ジョブの固定CPU番号格納領域に、ユーザに指示さ
れたCPU番号を格納する固定CPU番号格納手段と、
空き状態のCPU発生時に実行可能状態のジョブの何れ
かにCPUを割り当てるためのディスパッチャが動作し
た時、実行待ち状態のジョブのキューからCPU割り当
て候補のジョブを選択するCPU割り当てジョブ選択手
段と、このCPU割り当てジョブ選択手段が選択したC
PU割り当て候補のジョブの前記CPU固定フラグ設定
手段が設定した前記CPU固定フラグがオンであるかオ
フであるかを判断するCPU固定判断手段と、このCP
U固定判断手段がCPU割り当て候補のジョブの前記C
PU固定フラグがオンであると判断した場合に、このC
PU固定判断手段から制御を渡され、CPU割り当て候
補のジョブの前記固定CPU番号格納手段が格納した前
記固定CPU番号格納領域の値と、空き状態のCPUの
番号を比較し、一致していないと判断した場合に前記C
PU割り当てジョブ選択手段に制御を戻す固定CPU番
号確認手段と、前記CPU固定判断手段がCPU割り当
て候補のジョブの前記CPU固定フラグがオフであると
判断した場合に前記CPU固定判断手段から制御を渡さ
れ、またはこの固定CPU番号確認手段がCPU割り当
て候補のジョブの前記固定CPU番号格納手段が格納し
た前記固定CPU番号格納領域の値と、空き状態のCP
Uの番号を比較して一致していると判断した場合にこの
固定CPU番号確認手段から制御を渡され、選択された
ジョブに空き状態のCPUを割り当てるCPU割り当て
手段と、ジョブ実行中に、該ジョブの前記固定CPU番
号格納手段が格納した前記固定CPU番号格納領域の値
をオペレータコマンドで指定されたCPU番号に変更す
る固定CPU番号再設定手段と、該ジョブを実行中のC
PUから解放し、実行待ち状態のジョブのキューにつな
ぐCPU再割り当て手段とから構成されている。
【0010】本発明の第3のCPU固定システムは、複
数のCPUから構成される密結合マルチプロセッサシス
テムにおいて、ジョブの実行途中に実行するCPUを変
更するCPU固定システムであって、ジョブ単位に存在
し、それぞれのジョブについてCPUの固定を行うか否
かを表すCPU固定フラグと、ジョブの開始時に、ユー
ザがCPUの固定を指示したか否かを判定するCPU固
定判定ステップと、このCPU固定判定ステップにおい
て、ユーザがCPUの固定を指示したと判定した時には
前記CPU固定フラグをオンにし、CPUの固定を指示
しなかったと判定した時には前記CPU固定フラグをオ
フにするCPU固定フラグ設定ステップと、固定CPU
番号格納手段に制御を渡す固定CPU番号格納手段起動
ステップとを含むCPU固定フラグ設定手段と、ジョブ
単位に存在し、それぞれのジョブがCPU固定の対象の
場合に、どのCPUに固定するかのCPU番号を格納す
る固定CPU番号格納領域と、前記CPU固定フラグ設
定手段から制御を渡され、ユーザがCPUの固定を指示
したか否かを判定するCPU固定判定ステップと、この
CPU固定判定ステップにおいて、ユーザがCPUの固
定を指示したと判定した時には該ジョブの固定CPU番
号格納領域に、ユーザに指示されたCPU番号を格納す
る固定CPU番号格納ステップとを含む固定CPU番号
格納手段と、空き状態のCPU発生時に実行可能状態の
ジョブの何れかにCPUを割り当てるためのディスパッ
チャが動作した時、実行待ち状態のジョブのキューから
CPU割り当て候補のジョブを選択するCPU割り当て
ジョブ選択ステップと、CPU固定判断手段に制御を渡
すCPU固定判断手段起動ステップとを含むCPU割り
当てジョブ選択手段と、このCPU割り当てジョブ選択
手段が選択したCPU割り当て候補のジョブについて、
ユーザがCPUの固定を指示したか否かを判定するCP
U固定判定ステップと、このCPU固定判定ステップに
おいて、ユーザがCPUの固定を指示したと判定した時
には固定CPU番号確認手段に制御を渡す固定CPU番
号確認手段起動ステップと、CPUの固定を指示しなか
ったと判定した時にはCPU割り当て手段に制御を渡す
CPU割り当て手段起動ステップとを含むCPU固定判
断手段と、CPU割り当て候補のジョブの前記固定CP
U番号格納手段が格納した前記固定CPU番号格納領域
の値と、空き状態のCPUの番号を比較するCPU番号
比較ステップと、このCPU番号比較ステップにおい
て、一致していると判定した場合にはCPU割り当て手
段に制御を渡すCPU割り当て手段起動ステップと、一
致していないと判定した場合には前記CPU割り当てジ
ョブ選択手段に制御を戻すCPU割り当てジョブ選択手
段起動ステップとを含む固定CPU番号確認手段と、C
PU割り当て候補として選択されたジョブに空き状態の
CPUを割り当てるCPU割り当てステップを含むCP
U割り当て手段と、ジョブ実行中に、該ジョブの前記固
定CPU番号格納手段が格納した前記固定CPU番号格
納領域の値をオペレータコマンドで指定されたCPU番
号に変更する固定CPU番号再設定ステップと、CPU
再割り当て手段に制御を渡すCPU再割り当て手段起動
ステップとを含む固定CPU番号再設定手段と、該ジョ
ブを実行中のCPUから解放するジョブ解放ステップ
と、該ジョブを実行待ち状態のジョブのキューにつなぐ
ジョブ退避ステップとを含むCPU再割り当て手段とか
ら構成されている。
【0011】
【実施例】以下、本発明の一実施例について、図を参照
しながら詳細に説明する。
【0012】図1を参照すると、本発明の第1の実施例
であるCPU固定システムは、ジョブ単位に存在し対象
ジョブのCPUの固定を行うか否かを表すCPU固定フ
ラグ1と、ジョブの開始時に、ユーザによりCPU固定
が指示された時には開始する該ジョブのCPU固定フラ
グ1をオンにし、CPU固定が指示されなかった時には
CPU固定フラグ1をオフにするプログラムであるCP
U固定フラグ設定プログラム(以下、CPU固定フラグ
設定手段とする)11と、ジョブ単位に存在し対象ジョ
ブがCPU固定の対象の場合にどのCPUに固定するか
のCPU番号を格納する固定CPU番号格納領域2と、
ジョブの開始時に、ユーザにより該ジョブのCPU固定
が指示された時には開始する該ジョブの固定CPU番号
格納領域2にユーザに指示されたCPU番号を格納する
プログラムである固定CPU番号格納プログラム(以
下、固定CPU番号格納手段とする)12と、空き状態
のCPU発生時に実行可能状態のジョブの何れかにCP
Uを割り当てるためのディスパッチャが動作した時、実
行待ち状態のジョブのキューからCPU割り当て候補の
ジョブを選択するプログラムであるCPU割り当てジョ
ブ選択プログラム(以下、CPU割り当てジョブ選択手
段とする)21と、CPU割り当て候補のジョブのCP
U固定フラグ1を参照し、オンであれば固定CPU番号
確認プログラム23に制御を渡し、オフであればCPU
割り当てプログラム24に制御を渡すプログラムである
CPU固定判断プログラム(以下、CPU固定判断手段
とする)22と、CPU割り当て候補のジョブの固定C
PU番号格納領域2の値と空き状態のCPUの番号を比
較し、一致していればCPU割り当てプログラム24に
制御を渡し、一致していなければCPU割り当てジョブ
選択手段21に制御を戻すプログラムである固定CPU
番号確認プログラム(以下、固定CPU番号確認手段と
する)23と、選択されたジョブに空き状態のCPUを
割り当てるプログラムであるCPU割り当てプログラム
(以下、CPU割り当て手段とする)24と、システム
稼働中にオペレータコマンドにより固定CPU番号の変
更が指示された時に、対象ジョブの固定CPU番号格納
領域2の値を指示されたCPU番号に変更するプログラ
ムである固定CPU番号再設定プログラム(以下、固定
CPU番号再設定手段とする)31と、対象ジョブを実
行中のCPUから解放し、実行可能状態のジョブのキュ
ーにつなぐプログラムであるCPU再割り当てプログラ
ム(以下、CPU再割り当て手段とする)32から構成
されている。
【0013】次に本発明の第1の実施例であるCPU固
定システムについて、図1〜図4を参照して説明する。
【0014】まずジョブを実行するユーザは、該ジョブ
を実行するCPUを指定するか否か、およびCPUを指
定する場合にはそのCPU番号を指定する。
【0015】ユーザが該ジョブを実行すると、CPU固
定フラグ設定手段11は、CPU固定の指定の有無を判
定し(ステップ201)、指定されている場合には該ジ
ョブのCPU固定フラグ1をオンにする(ステップ20
2)。またステップ201において、CPU固定が指定
がされていない場合には該ジョブのCPU固定フラグ1
をオフにする(ステップ203)。CPU固定フラグ設
定手段11は、ステップ202終了後、固定CPU番号
格納手段12に制御を渡す(ステップ204)。
【0016】固定CPU番号格納手段12は、CPU固
定フラグ設定手段11から起動されると、対象ジョブの
CPU固定フラグ1がオンかオフかを判定し(ステップ
205)、オンの場合には、該ジョブの固定CPU番号
格納領域2に、ユーザが指定したジョブを固定するCP
U番号を格納する(ステップ206)。
【0017】空き状態のCPU発生時に実行可能状態の
ジョブの何れかにCPUを割り当てるためのディスパッ
チャが動作した時、CPU割り当てジョブ選択手段21
は、実行可能状態のジョブのキューからCPU割り当て
候補のジョブを選び出し(ステップ301)、CPU固
定判断手段22に制御を渡す(ステップ302)。
【0018】CPU固定判断手段22は、CPU割り当
て候補のジョブのCPU固定フラグ1がオンかオフかを
判定し(ステップ303)、オンの場合には、固定CP
U番号確認手段23に制御を渡し(ステップ304)、
オフの場合には、CPU割り当て手段24に制御を渡す
(ステップ305)。
【0019】固定CPU番号確認手段23は、CPU割
り当て候補のジョブの固定CPU番号格納領域2の値と
空き状態のCPUの番号を比較し(ステップ306)、
一致している場合には、CPU割り当て手段24に制御
を渡し(ステップ307)、一致していない場合には、
CPU割り当てジョブ選択手段21に制御を戻す(ステ
ップ308)。
【0020】CPU割り当て手段24は、選択されたジ
ョブに空き状態のCPUを割り当てる(ステップ30
9)。
【0021】システム稼働中にオペレータコマンドによ
り固定CPU番号の変更が指示された時、固定CPU番
号再設定手段31は、該ジョブの固定CPU番号格納領
域2の値を指示されたCPU番号に変更し(ステップ4
01)、CPU再割り当て手段32に制御を渡す(ステ
ップ402)。
【0022】CPU再割り当て手段32は、該ジョブを
実行中のCPUから解放し(ステップ403)、該ジョ
ブを実行可能状態のジョブのキューにつなぐ(ステップ
404)。
【0023】以上により、本発明の第1の実施例である
CPU固定システムの処理が完了する。
【0024】本発明の第1の実施例であるCPU固定シ
ステムは、ジョブ開始時に該ジョブを実行するCPU番
号を選択することができ、さらに該ジョブの実行中に該
CPU番号を変更することができる効果を有している。
【0025】
【発明の効果】以上説明したとおり、本発明は、複数の
異なる特性のCPUを備える密結合マルチプロセッサに
おいて、各ジョブを任意のCPUで実行することが可能
となり、またジョブの実行中に別のCPUで実行するよ
うに変更することが可能となるので、実行するジョブの
特性を判断し適切なCPUにジョブを固定することによ
り、CPUを有効利用した効率的なシステム運用が可能
になり、またシステム稼働中に同じ特性のCPU間で、
高負荷のCPUから低負荷のCPUへジョブのCPU固
定番号を変更してCPU間の負荷を均等化する運用が可
能になり、システム全体の運用性とスループットを向上
させる効果を有している。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示すブロック図であ
る。
【図2】本発明の第1の実施例におけるCPU固定フラ
グ設定手段11と固定CPU番号格納手段12の処理を
示す流れ図である。
【図3】本発明の第1の実施例におけるCPU割り当て
ジョブ選択手段21、CPU固定判断手段22、固定C
PU番号確認手段23、およびCPU割り当て手段24
の処理を示す流れ図である。
【図4】本発明の第1の実施例における固定CPU番号
再設定手段31とCPU再割り当て手段32の処理を示
す流れ図である。
【符号の説明】 1 CPU固定フラグ 2 固定CPU番号格納領域 11 CPU固定フラグ設定手段 12 固定CPU番号格納手段 21 CPU割り当てジョブ選択手段 22 CPU固定判断手段 23 固定CPU番号確認手段 24 CPU割り当て手段 31 固定CPU番号再設定手段 32 CPU再割り当て手段

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数のCPUから構成される密結合マル
    チプロセッサシステムにおいて、ジョブの実行途中に実
    行するCPUを変更するCPU固定システムであって、 ジョブの開始時に、ユーザに指定された該ジョブを実行
    するCPU番号を固定CPU番号格納領域に格納する固
    定CPU番号格納手段と、 空き状態のCPU発生時に、実行待ち状態のジョブのキ
    ューからCPU割り当て候補のジョブを選択するCPU
    割り当てジョブ選択手段と、 このCPU割り当てジョブ選択手段が選択したCPU割
    り当て候補のジョブの前記固定CPU番号格納手段が格
    納した前記固定CPU番号格納領域の値と、空き状態の
    CPUの番号が一致している場合、または該ジョブに実
    行するCPUが指定されていない場合に、該ジョブに空
    き状態のCPUを割り当てるCPU割り当て手段と、 ジョブ実行中に、該ジョブの前記固定CPU番号格納手
    段が格納した前記固定CPU番号格納領域の値をオペレ
    ータコマンドで指定されたCPU番号に変更する固定C
    PU番号再設定手段と、 該ジョブを実行中のCPUから解放し、実行待ち状態の
    ジョブのキューにつなぐCPU再割り当て手段とを備え
    たことを特徴とするCPU固定システム。
  2. 【請求項2】 複数のCPUから構成される密結合マル
    チプロセッサシステムにおいて、ジョブの実行途中に実
    行するCPUを変更するCPU固定システムであって、 ジョブ単位に存在し、それぞれのジョブについてCPU
    の固定を行うか否かを表すCPU固定フラグと、 ジョブの開始時に、ユーザがCPUの固定を指示した時
    に、該ジョブの前記CPU固定フラグをオンにし、CP
    Uの固定が指示されなかった時には、前記CPU固定フ
    ラグをオフにするCPU固定フラグ設定手段と、 ジョブ単位に存在し、それぞれのジョブがCPU固定の
    対象の場合に、どのCPUに固定するかのCPU番号を
    格納する固定CPU番号格納領域と、 前記CPU固定フラグ設定手段から制御を渡され、ユー
    ザが該ジョブのCPUの固定を指示した時に、該ジョブ
    の固定CPU番号格納領域に、ユーザに指示されたCP
    U番号を格納する固定CPU番号格納手段と、 空き状態のCPU発生時に実行可能状態のジョブの何れ
    かにCPUを割り当てるためのディスパッチャが動作し
    た時、実行待ち状態のジョブのキューからCPU割り当
    て候補のジョブを選択するCPU割り当てジョブ選択手
    段と、 このCPU割り当てジョブ選択手段が選択したCPU割
    り当て候補のジョブの前記CPU固定フラグ設定手段が
    設定した前記CPU固定フラグがオンであるかオフであ
    るかを判断するCPU固定判断手段と、 このCPU固定判断手段がCPU割り当て候補のジョブ
    の前記CPU固定フラグがオンであると判断した場合
    に、このCPU固定判断手段から制御を渡され、CPU
    割り当て候補のジョブの前記固定CPU番号格納手段が
    格納した前記固定CPU番号格納領域の値と、空き状態
    のCPUの番号を比較し、一致していないと判断した場
    合に前記CPU割り当てジョブ選択手段に制御を戻す固
    定CPU番号確認手段と、 前記CPU固定判断手段がCPU割り当て候補のジョブ
    の前記CPU固定フラグがオフであると判断した場合に
    前記CPU固定判断手段から制御を渡され、またはこの
    固定CPU番号確認手段がCPU割り当て候補のジョブ
    の前記固定CPU番号格納手段が格納した前記固定CP
    U番号格納領域の値と、空き状態のCPUの番号を比較
    して一致していると判断した場合にこの固定CPU番号
    確認手段から制御を渡され、選択されたジョブに空き状
    態のCPUを割り当てるCPU割り当て手段と、 ジョブ実行中に、該ジョブの前記固定CPU番号格納手
    段が格納した前記固定CPU番号格納領域の値をオペレ
    ータコマンドで指定されたCPU番号に変更する固定C
    PU番号再設定手段と、 該ジョブを実行中のCPUから解放し、実行待ち状態の
    ジョブのキューにつなぐCPU再割り当て手段とを備え
    たことを特徴とするCPU固定システム。
  3. 【請求項3】 複数のCPUから構成される密結合マル
    チプロセッサシステムにおいて、ジョブの実行途中に実
    行するCPUを変更するCPU固定システムであって、 ジョブ単位に存在し、それぞれのジョブについてCPU
    の固定を行うか否かを表すCPU固定フラグと、 ジョブの開始時に、ユーザがCPUの固定を指示したか
    否かを判定するCPU固定判定ステップと、このCPU
    固定判定ステップにおいて、ユーザがCPUの固定を指
    示したと判定した時には前記CPU固定フラグをオンに
    し、CPUの固定を指示しなかったと判定した時には前
    記CPU固定フラグをオフにするCPU固定フラグ設定
    ステップと、固定CPU番号格納手段に制御を渡す固定
    CPU番号格納手段起動ステップとを含むCPU固定フ
    ラグ設定手段と、 ジョブ単位に存在し、それぞれのジョブがCPU固定の
    対象の場合に、どのCPUに固定するかのCPU番号を
    格納する固定CPU番号格納領域と、 前記CPU固定フラグ設定手段から制御を渡され、ユー
    ザがCPUの固定を指示したか否かを判定するCPU固
    定判定ステップと、このCPU固定判定ステップにおい
    て、ユーザがCPUの固定を指示したと判定した時には
    該ジョブの固定CPU番号格納領域に、ユーザに指示さ
    れたCPU番号を格納する固定CPU番号格納ステップ
    とを含む固定CPU番号格納手段と、 空き状態のCPU発生時に実行可能状態のジョブの何れ
    かにCPUを割り当てるためのディスパッチャが動作し
    た時、実行待ち状態のジョブのキューからCPU割り当
    て候補のジョブを選択するCPU割り当てジョブ選択ス
    テップと、CPU固定判断手段に制御を渡すCPU固定
    判断手段起動ステップとを含むCPU割り当てジョブ選
    択手段と、 このCPU割り当てジョブ選択手段が選択したCPU割
    り当て候補のジョブについて、ユーザがCPUの固定を
    指示したか否かを判定するCPU固定判定ステップと、
    このCPU固定判定ステップにおいて、ユーザがCPU
    の固定を指示したと判定した時には固定CPU番号確認
    手段に制御を渡す固定CPU番号確認手段起動ステップ
    と、CPUの固定を指示しなかったと判定した時にはC
    PU割り当て手段に制御を渡すCPU割り当て手段起動
    ステップとを含むCPU固定判断手段と、 CPU割り当て候補のジョブの前記固定CPU番号格納
    手段が格納した前記固定CPU番号格納領域の値と、空
    き状態のCPUの番号を比較するCPU番号比較ステッ
    プと、このCPU番号比較ステップにおいて、一致して
    いると判定した場合にはCPU割り当て手段に制御を渡
    すCPU割り当て手段起動ステップと、一致していない
    と判定した場合には前記CPU割り当てジョブ選択手段
    に制御を戻すCPU割り当てジョブ選択手段起動ステッ
    プとを含む固定CPU番号確認手段と、 CPU割り当て候補として選択されたジョブに空き状態
    のCPUを割り当てるCPU割り当てステップを含むC
    PU割り当て手段と、 ジョブ実行中に、該ジョブの前記固定CPU番号格納手
    段が格納した前記固定CPU番号格納領域の値をオペレ
    ータコマンドで指定されたCPU番号に変更する固定C
    PU番号再設定ステップと、CPU再割り当て手段に制
    御を渡すCPU再割り当て手段起動ステップとを含む固
    定CPU番号再設定手段と、 該ジョブを実行中のCPUから解放するジョブ解放ステ
    ップと、該ジョブを実行待ち状態のジョブのキューにつ
    なぐジョブ退避ステップとを含むCPU再割り当て手段
    とを備えたことを特徴とするCPU固定システム。
JP6119297A 1994-05-31 1994-05-31 Cpu固定システム Expired - Fee Related JP2581007B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6119297A JP2581007B2 (ja) 1994-05-31 1994-05-31 Cpu固定システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6119297A JP2581007B2 (ja) 1994-05-31 1994-05-31 Cpu固定システム

Publications (2)

Publication Number Publication Date
JPH07325791A JPH07325791A (ja) 1995-12-12
JP2581007B2 true JP2581007B2 (ja) 1997-02-12

Family

ID=14757932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6119297A Expired - Fee Related JP2581007B2 (ja) 1994-05-31 1994-05-31 Cpu固定システム

Country Status (1)

Country Link
JP (1) JP2581007B2 (ja)

Also Published As

Publication number Publication date
JPH07325791A (ja) 1995-12-12

Similar Documents

Publication Publication Date Title
JP3678414B2 (ja) 多重プロセッサ・システム
JP2550864B2 (ja) ジョブ実行における分散型制御方法及びその装置
US6269391B1 (en) Multi-processor scheduling kernel
JP2866241B2 (ja) コンピュータシステムおよびスケジューリング方法
CA1251868A (en) Dynamic assignment of affinity for vector tasks
US5377352A (en) Method of scheduling tasks with priority to interrupted task locking shared resource
TWI235952B (en) Thread dispatch mechanism and method for multiprocessor computer systems
JPH03103963A (ja) 複数プロセッサへのタスク割り当て装置及び方法
JP3541212B2 (ja) プロセッサ割当て装置
EP0547991A2 (en) Adaptive method for starting tasks in a multi-tasking operating system
JPH07160656A (ja) 外部割込み制御方法
JP2581007B2 (ja) Cpu固定システム
JP4211645B2 (ja) 専用プロセッサの備わった計算機システム
WO2020213397A1 (ja) プロセッサおよびレジスタの継承方法
JP3019317B2 (ja) プロセススケジューリング方法
JPH06318191A (ja) マルチスレッド処理方式
JPH03116334A (ja) タスクディスパッチ方式
JPH11249917A (ja) 並列型計算機及びそのバッチ処理方法及び記録媒体
JPH10320201A (ja) コンピュータシステムおよび情報処理方法ならびに記録媒体
JP3796344B2 (ja) 仮想記憶管理システムおよび記録媒体
JP3415641B2 (ja) 制御装置
JP3585956B2 (ja) 情報処理装置及びその方法
JPH02129724A (ja) プログラム実行方式
JPS635790B2 (ja)
JPH0344742A (ja) マルチプロセッサにおけるタスク割り当て制御方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071121

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees